RU2074512C1 - Pulse sequence generator - Google Patents

Abstract

FIELD: devices for conversion of signal shape, frequency multipliers and dividers. SUBSTANCE: device has counter 1, oscillator 2, sync pulse generator 3, register 4, read-only memory unit 5, subtraction counter 6. EFFECT: increased functional capabilities. 2 dwg

Description

Изобретение относится к преобразовательной технике и может найти применение в устройствах преобразования формы сигналов, умножителях и делителях частоты. The invention relates to a conversion technique and may find application in waveform converting devices, multipliers and frequency dividers.

Известен формирователь импульсной последовательности, содержащий совокупность ферромагнитных сердечников с системой обмоток и схему управления [1]
Недостатком такого формирователя является существенная зависимость формы выходного сигнала от уровня и формы входного.Known shaper pulse sequence containing a set of ferromagnetic cores with a winding system and a control circuit [1]
The disadvantage of this shaper is a significant dependence of the shape of the output signal on the level and shape of the input.

Наиболее близким по технической сущности к предложенному техническому решению является формирователь импульсной последовательности, входящий в состав преобразователя однофазного напряжения и содержащий двоичный счетчик, счетный вход которого соединен с генератором, а нулевой установочный вход с выходом формирователя синхроимпульсов, подключенного входом к входному зажиму [2]
Недостатком такого формирователя импульсной последовательности является нарушение равнозначности временной последовательности при нестабильности частоты входного сигнала, что обусловлено непосредственной зависимостью интервала между последними импульсами от частоты входного сигнала.The closest in technical essence to the proposed technical solution is a pulse sequence generator, which is part of a single-phase voltage converter and contains a binary counter, the counting input of which is connected to the generator, and the zero installation input with the output of the clock generator connected to the input terminal [2]
The disadvantage of this pulse shaper is the violation of the equivalence of the time sequence with instability of the frequency of the input signal, which is due to the direct dependence of the interval between the last pulses on the frequency of the input signal.

Цель изобретения повышение точности временной последовательности при нестабильности частоты входного сигнала. The purpose of the invention is to improve the accuracy of the time sequence with instability of the frequency of the input signal.

Цель достигается тем, что в известный формирователь импульсной последовательности, содержащий двоичный счетчик, счетный вход которого соединен с генератором, а нулевой установочный вход с выходом формирователя синхроимпульсов, подключенного входом к входному зажиму, введены регистр, установочные входы которого соединены с выходом двоичного счетчика, а вход синхронизации с выходом формирователя синхроимпульсов, постоянное запоминающее устройство, входы которого соединены с выходами регистра, вычитающий счетчик, входы предварительной установки которого соединены с выходами постоянного запоминающего устройства (ПЗУ), счетный вычитающий вход - с генератором, выход перехода через нуль с собственным входом синхронизации, а нулевой установочный вход с выходом формирователя синхроимпульсов. The goal is achieved by the fact that in a known pulse sequence generator containing a binary counter, the counting input of which is connected to the generator, and the zero installation input with the output of the clock generator connected to the input terminal input, a register is entered, the installation inputs of which are connected to the output of the binary counter, and synchronization input with the output of the generator of clock pulses, read-only memory, the inputs of which are connected to the outputs of the register, subtracting the counter, inputs previously the first settings of which are connected to the outputs of the read-only memory (ROM), the counting subtracting input - with the generator, the zero-crossing output with its own synchronization input, and the zero installation input with the output of the clock generator.

На фиг. 1 электрическая схема предложенного формирователя импульсной последовательности; на фиг. 2 изображены диаграммы, поясняющие принцип его работы. На диаграммах изображены изменения во времени:
а выходного сигнала И1 формирователя синхроимпульсов 3;
б сигнала И2 генератора 2;
в цифрового кода Х1, двоичного счетчика 1;
г цифрового кода Х2, ПЗУ 5;
д цифрового кода Х3 вычитающего счетчика 6;
е выходного сигнала И3.In FIG. 1 is a circuit diagram of the proposed pulse shaper; in FIG. 2 shows diagrams explaining the principle of its operation. The diagrams show changes over time:
and the output signal I1 of the shaper of the clock 3;
b signal I2 generator 2;
in digital code X1, binary counter 1;
g digital code X2, ROM 5;
d digital code X3 subtracting counter 6;
e output signal I3.

Формирователь последовательности импульсов (фиг. 1) содержит двоичный счетчик 1, счетный вход которого соединен с генератором 2, а нулевой установочный вход с выходом формирователя синхроимпульсов 3, подключенного входом к входному зажиму, регистр 4, установочные входы которого соединены с выходом двоичного счетчика 1, а вход синхронизации с выходом формирователя синхроимпульсов 3, ПЗУ 5, входы которого соединены с выходами регистра 4, вычитающий счетчик 6, входы предварительной установки которого соединены с выходами ПЗУ 5, счетный вычитающий вход с генератором 1, выход перехода через нуль с собственным входом синхронизации, а нулевой установочный вход - с выходом формирователя синхроимпульсов 3. The pulse sequence generator (Fig. 1) contains a binary counter 1, the counting input of which is connected to the generator 2, and the zero installation input with the output of the clock generator 3, connected by the input to the input terminal, register 4, the installation inputs of which are connected to the output of the binary counter 1, and the input of synchronization with the output of the generator of clock pulses 3, ROM 5, the inputs of which are connected to the outputs of the register 4, subtracting counter 6, the inputs of the preset of which are connected to the outputs of the ROM 5, counting subtracting the first input with generator 1, the zero-crossing output with its own synchronization input, and the zero installation input - with the output of the synchronizer 3.

Все узлы формирователя импульсной последовательности выполнены на интегральных микросхемах серии К 155. All nodes of the pulse shaper are made on integrated circuits of the K 155 series.

Формирование импульсной последовательности происходит следующим образом. The formation of the pulse sequence is as follows.

Формирователь синхроимпульсов формирует из входного сигнала последовательность импульсов И1, совпадающих по времени с моментами перехода им нулевого уровня (фиг. 2, а). Этими импульсами двоичный счетчик 1 устанавливается в исходнонулевое состояние (фиг. 2, в), после чего производится подсчет импульсов И 2 (фиг. 2, б), поступающих на его счетный вход с генератора 2. В формированный двоичным счетчиком 1 код Х=(Х1, Х2,Хn) следующим в последовательности И1 импульсом заносится в регистр 4, где хранится до прихода очередного синхроимпульса И1. Этот код схемой ПЗУ 5 преобразуется в код управления Y=(y1, y2,yn) по алгоритму Y=[(X1+2*X2+4*X3+.)/K] где К кратность преобразования частоты равная отношению частоты формируемой последовательности к частоте входного сигнала. The clock generator generates from the input signal a sequence of pulses I1, coinciding in time with the moment of transition to zero level (Fig. 2, a). With these pulses, the binary counter 1 is set to the initial zero state (Fig. 2, c), after which the pulses And 2 (Fig. 2, b) are fed to its counter input from the generator 2. In the code generated by the binary counter 1, X = ( X1, X2, Xn), the next pulse in the sequence I1 is entered into register 4, where it is stored until the arrival of the next clock pulse I1. This code is converted by ROM 5 into a control code Y = (y1, y2, yn) according to the algorithm Y = [(X1 + 2 * X2 + 4 * X3 +.) / K] where K the frequency conversion is equal to the ratio of the frequency of the generated sequence to the frequency input signal.

Импульсы И2, поступающее на вычитающий вход вычитающего счетчика 6, изменяют его состояние, определяемое кодом Z. При этом в моменты достижения им нулевого уровня импульсом И3 с выхода "=0" вновь происходит запись кода Y по его установочных входам (фиг. 2, g). Процесс продолжается многократно, обеспечивая формирование равномерной последовательности импульсов И3. Если в процессе работы устройства произошло изменение частоты входного сигнала, это незамедлительно приведет к изменению количества импульсов, накопленных двоичным счетчиком 1. Сформированный им код Х скорректирует значение код управления вычитающим счетчиком Y, так что уже в следующий период сформированная последовательность И3, изменит длительность интервала между импульсами, оставаясь равномерной и сохраняя требуемую кратность преобразования. The pulses of I2, arriving at the subtracting input of the subtracting counter 6, change its state, determined by the Z code. At the same time, when it reaches the zero level by the pulse I3 from the output "= 0", the Y code is recorded again by its installation inputs (Fig. 2, g ) The process continues many times, providing the formation of a uniform sequence of pulses I3. If during the operation of the device there was a change in the frequency of the input signal, this will immediately lead to a change in the number of pulses accumulated by the binary counter 1. The code X generated by it will correct the value of the control code of the subtracting counter Y, so that in the next period the generated I3 sequence will change the length of the interval between pulses, remaining uniform and maintaining the required conversion ratio.

Сравнение предложенного технического решения с известным показывает, что оно обеспечивает большую равномерность последовательности в условиях нестабильности частоты и формы входного сигнала. A comparison of the proposed technical solution with the known one shows that it provides greater uniformity of the sequence under conditions of instability of the frequency and shape of the input signal.

Claims (1)

Формирователь импульсной последовательности, содержащий двоичный счетчик, счетный вход которого соединен с генератором, а нулевой установочный вход с выходом формирователя синхроимпульсов, подключенного входом к входному зажиму, отличающийся тем, что в него введены регистр, установочные входы которого соединены с выходом двоичного счетчика, в вход синхронизации с выходом формирователя синхроимпульсов, постоянное запоминающее устройство, входы которого соединены с выходами регистра, вычитающий счетчик, входы предварительной установки которого соединены с выходами постоянного запоминающего устройства, счетный вычитающий вход с генератором, выход перехода через нуль с собственным входом синхронизации, а нулевой установочный вход с выходом формирователя синхроимпульсов. A pulse sequence generator comprising a binary counter, the counter input of which is connected to the generator, and a zero installation input with the output of a clock generator connected to the input terminal by an input, characterized in that a register is inserted into it, the installation inputs of which are connected to the output of the binary counter, to the input synchronization with the output of the shaper of clock pulses, read-only memory, the inputs of which are connected to the outputs of the register, a subtracting counter, preset inputs whose kokes are connected to the outputs of the permanent storage device, a counting subtracting input with a generator, a zero-crossing output with its own synchronization input, and a zero setting input with the output of the clock generator.

Images