SU1072044A1 - Calculating device - Google Patents

Abstract

ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО, содержащее генератор тактовых импульсов , первый и второйсчетчики, реверсивный счетчик, .дешифратор нул ,схему сравнени , управл емый делитель частоты, одновибратор, триггер, п ть элементрв И, элемент И-НЕ, первый и второй элементы ИЛИ, причем выход генератора тактовых импульсов соединен с первыми входами первого, второго и третьего элементов И, второй вход первого элемента И - с первым входом элемента И-НЕ, с входом одновибратора и с первым информационным входом устройства, выход первого элемента И - с тактовым входом первого счетчика, второй вход второго ; элемента И - с входом установки в единицу триггера и с вторым информационным входом устройства, третий вход второго элемента И - с выходом элемента И-НЕ, выход второго элемента И - с входом сложени  реверсивного счетчика, второй вход элемента И-НЕ - с входом управлени  делением и вычитанием устройства, выход триггера - с вторым входом третьего .элемента И, третий вход которого соединен с входом управлени  умножением и сложением устройства, а выход третьего элемента И - с первым входом второго элемента ИЛИ и с тактовым входом управл емого делител  ч стоты , установочные входы которого соединены соответственно с. разр дными ;выходами первого счетчика, с входами ,первой группы схемы сравнени , входы второй группы которой соединены соответственно с разр дными выходами реверсивного счетчика и с входами дешифратора нул , выхЪд схемы сравнени  соединен с первым входом четвертого элемента И и с первым входом первого элемента ИЛИ, второй вход которого соединен с, выходом одновибратора , а выход - с первым входом п того элемента И, выход четвертого элемента И соединен с входом сброса реверсивного счетчика, выход депшфратора нул  - с входом установки в . нуль триггера, выход п того элемен- ( та И - с вторым входом второго элр (Л мента ИЛИ, выход которого соединен с тактовым входом второго счетчика, отличающеес  тем, что, с пелью расширени  функциональных возможностей за счет возможности вы- а полнени  операций сложени  и вычитани  помимо операций умножени  и делени  временных интервалов, в него введены шестой, седьмой, восьмой и дев тый элементы И и третий элемент ИЛИ, причем выход третьего элемента И соединен с первым входом шестого элемента И, выход управл емого делител  частоты соединен с первым входом седьмого элемента Ц, выходы шестого и седьмого элементов И соединены соответственно с первым и вторым йходами третьего элемента ИЛИ, выход которого соединен с входом вычитани  реверсивного счетчика, вторые входы четвертого и п того элементов И объединены и соединены с входом управлени  делением устройства, выход первого элемента И соединен с первым входом восьмого элемента И, выход второго элемента И - с первым входом дев того элемента И, выход1}1 восьмс-:о и дев того элементов И соединены со ответственно с третьим и четвертымCOMPUTATIONAL DEVICE, comprising a clock pulse generator, first and second counters, a reversible counter, a zero decoder, a comparison circuit, a controlled frequency divider, a one-shot, a trigger, five elements AND, an AND-NOT element, the first and second elements OR, and the generator output clock pulses connected to the first inputs of the first, second and third elements And the second input of the first element AND - with the first input element AND-NOT, with the input of the one-shot and the first information input device, the output of the first element AND - with so ovym input of the first counter, the second input of the second; element I - with the installation input into the trigger unit and with the second information input of the device, the third input of the second element AND with the output of the element AND-NOT, the output of the second element AND with the input of the reversible counter, the second input of the element AND-NOT with the control input dividing and subtracting the device, the output of the trigger is with the second input of the third And element, the third input of which is connected to the control input of the multiplication and addition of the device, and the output of the third element And with the first input of the second OR element and with the clock input of the control This is the divider of the frequency, the installation inputs of which are connected respectively with. the outputs of the first counter, with the inputs of the first group of the comparison circuit, the inputs of the second group of which are connected respectively to the discharge outputs of the reversible counter and the inputs of the decoder zero, the output of the comparison circuit is connected to the first input of the fourth AND element whose second input is connected to the one-shot output, and the output is connected to the first input of the fifth element I, the output of the fourth element I is connected to the reset input of the reversible counter, the output of the zero section to the input of the unit in. the zero of the trigger, the output of the p of the element (And - with the second input of the second elr (OR), the output of which is connected to the clock input of the second counter, characterized in that, with the extension of the functional capabilities due to the possibility of performing addition operations and subtracting, in addition to the multiplication and division of time intervals, the sixth, seventh, eighth and ninth AND elements and the third OR element are entered, the output of the third AND element is connected to the first input of the sixth And element, the output of the controlled frequency divider the first input of the seventh element C, the outputs of the sixth and seventh elements And are connected respectively to the first and second yodes of the third element OR, the output of which is connected to the subtraction input of the reversible counter, the second inputs of the fourth and fifth elements And are connected and connected to the control input of the device division , the output of the first element And is connected to the first input of the eighth element And, the output of the second element And - to the first input of the ninth element And, output 1} 1 eighth-: o and the ninth element And connected respectively with a third them and the fourth

Description

входами второго элемента .ИЛИ, вторые входы шестого и восьмого элементов И объединены и соединены с входом управлени  сложением устройства, второй вход седьмого элемента И соединен с входом управлени  умножением устройства, второй вход дев того элемента И - с входом управлени  вычитанием устройст-г на.the inputs of the second element .OR, the second inputs of the sixth and eighth elements And are combined and connected to the input of the device's addition control, the second input of the seventh element And is connected to the input of the device multiplication control, the second input of the ninth element I - to the input of the device subtraction control on.

Изобретение относитс  к автоМатике и вычислительной технике и может быть использовано в информационноизмерительных системах дл  выполнени  арифметических операций над врем импульсными сигналами. Известно вычислительное устройство , содержащее генератор тактовых импульсов, первый и второй счетчики схему сравнени , одновибратор и элементы И, ИЛИ, НЕ {1}. Однако устройство позвол ет выполн ть ТОЛЬКО операции.делени  врем импульсных сигналов, что ограничивает его функциональные возможности Наиболее близким к изобретению по технической сущности  вл етс  вычислительное устройство, содержащее счеТчики, первый тлз которых подключен счетным входом к выходу первого элемента И, а выходами - к первой группе входов блока сравнени  кодов соединенного второй группой входов с выходами второго счетчика, а выходом с первым входом первого элемента ИЛИ второй вход которого через одновибратор подклю 1ен к шине ввода первого врем импульсного сигнала и к первому входу первого элемента И, соединенного вторым входом с выходом генератора импульсов и с первым входом второго элемента И, подключенного вторым входом к шине ввода второго врем импульсного сигнала, а выходом - к суммирующему входу второго счетчика, триггер, дешифратор нул , элемент И-НЕ, второй элемент ИЛИ третий, четвертый и п тый элементы И и управл емый делитель частоты, соединенный счетным входом с выходом третьего элемента И и с первым входом второго элемента ИЛИ, управл ющими входами - с выходами первого счетчика, а выходом - с вычитающим входом второго счетчика, подключенного выходами к входам дешифратора, нули,.а входом обнулени  - R выходу четвертого элемента И, соединенного первьом входом с шиной установки режима Деление, первым входс 1 элемента И-НЕ с первым входом п того элемента И, а вторым, входом - с первым входом первого элемента ИЛИ, : подключенного выходом к второму входу п Еого элемента И, выход которого соединен с вторым входом второго элемента ИЛИ, подключенного выходом к счетному входу третьего счетчика, причем.выход дешифратора нул  соединен с перВЕлм в.ходом триг .гера, подключенного вторым входом к шине ввода второго врем импульсного сигнала, а выходом - к первому входу третьего элемента И, соединенного вторЬм и третьим в.ходами соответственно с выходом генератора импульсов и с шиной установки режима Умножение , а элемент И-НЕ подключен втоЕЖЯМ входом к шине ввода первого врем импульсного сигнала, а выходом к третьему входу второго элемента И 2. . . Недостатком этого устройства  вл етс  то, что ОНО позвол ет выполн ть только операции делени  и перемножени  зрем импульсных сигналов, что ограничивает его функциональные возможности. Цель изобретени  - расширение функциональных возможностей устройства за счет возможности выполнени  операций сложени  и вычитани  помимо .операций умножени  и делени  временных интервалов. Поставленна  цель достигаетс  тем, что в устройство, содержащее генератор тактовых импульсов, первый и второй счетчики, реверсивный счетчик, дешифратор нул , схему сравнени , управл емый делитель частоты, одновибратор , триггер, п ть элементов И, элемент И-НЕ, первый и второй элементы ИЛИ, причем выход генератора тактовых импульсов соединен с первыми входами первого, второго и третьего элементов И, второй вход первого элемента И - с первым входом элемента И-НЕ/, с входом одНовибратора и с первьм информационным входом устройства , выход первого элемента И с тактовым входом первого счетчика, второй вход второго элемента и соединен с входом установки в единицу триггера и с вторым информационным входом устройства, третий вход второго элемента И - с выходом элемента И-НЕ, выход второго элемента и - с входом сложени  реверсивного счетчика , второй вход элемента И-НЕ с входом управлени  делением и вычитанием устройства, выход триггера с вторым входом третьего элемента И третий вход которого соединен с входом управлени  умножением и сложением устройства, а выход третьегр .элемента И - с первым входом второго элемента ИЛИ и с тактовым входом управл емого делител  частоты, уста ,новочные входы которого соединены соответственно с разр дными выходами рервого счетчика, с входами первой группы схемы сравнени , входы второй группы которой соединены соответственно с разр дными выходами ревероивного счетчика и с входами дешифратора нул , выход схемы сравнени  соединен с первым входом четвертого элемента И и с первым входом первого элемента ИЛИ, второй вход кото рого соединен с выходе одновибратора , а выход - с первым ,входом п того элемента И, выход четвертого элемента И соединен с входом сбросу реверсивного счетчика, выход дешифратора нул  - с входом установки в нуль триггера, выход п того элемента -И - с вторым входом второго элемента ИЛИ, выход которого соединен с тактовым входом второго счетчика, введены шестой, седьмой, восьмой и дев тый элементы И и третий элемент ИЛИ, причем выход третьего элемента И соединен с первым входом шестого элемента И, выход управл емого делител  частоты соединен с первым входом седьмого элемента И, выходы шестого и седьмого элементов И соединены соответственно с первым и вторалм входами третьего элемента ИЛИ, выход которого соединен с. входом вычитани  реверсивного счетчика , вторые входы четвертого.и п того элементов И объединены и соединены с входом управлени  делением устройства , выход первого элемента И соединен с первым входом восьмого элемента И, выход второго элемента И с первым вХОДСЯ4 дев того элемента И, выходы восьмого и дев того элементов И соединены соответственно с, третьим и четвертым входами второ-. го эледлента ИЛИ, вторые входы шестого и восьмого элементов И объединены и соединены с входом управлени  сложением устройства, второй вход седьмого элемента И соединен с входом управлени  умножением устройства , второй вход дев того элемента И - с входом управлени  вычитанием устройства.The invention relates to automatics and computing and can be used in information measurement systems for performing arithmetic operations over time by pulsed signals. A computing device is known comprising a clock pulse generator, first and second counters, a comparison circuit, a one-shot and AND, OR, NOT {1} elements. However, the device allows you to perform ONLY operations of the pulse time, which limits its functionality. The closest to the invention to the technical essence is a computing device containing counters, the first of which is connected by a counting input to the output of the first element I, and the outputs to the first group of inputs of the code comparison unit connected by the second group of inputs to the outputs of the second counter, and the output to the first input of the first element OR the second input of which through the one-shot connection u 1 is connected to the input bus of the first time of a pulse signal and to the first input of the first element I connected by a second input to the output of the pulse generator and to the first input of the second element I connected to the input bus of the second time of the pulse signal by the second input and to the summing input of the second counter, trigger, zero decoder, AND-NE element, second OR element, third, fourth and fifth AND elements and a controlled frequency divider connected to the counting input with the output of the third AND element and with the first input of the second OR element, with the outputs of the first counter, and the output with the subtracting input of the second counter connected by the outputs to the inputs of the decoder, zeros. And the zeroing input is the R output of the fourth And element connected with the first input to the Split mode bus, first input 1 of the And element - NOT with the first input of the first element AND, and the second input with the first input of the first element OR,: connected by the output to the second input of the first element AND, the output of which is connected to the second input of the second OR element, connected by the output to the counting input of the third the second counter, the output of the zero decoder is connected to the first input of the trigger, connected by the second input to the input bus of the second time of the pulse signal, and the output to the first input of the third And element connected to the second and third century inputs, respectively, to the generator output impulses and with the bus of the multiplication mode setting, and the AND-NO element is connected via a second input to the input bus of the first time of the pulse signal, and output to the third input of the second element AND 2.. . The disadvantage of this device is that IT allows only the operations of dividing and multiplying by the sound of pulse signals, which limits its functionality. The purpose of the invention is to expand the functionality of the device due to the possibility of performing addition and subtraction operations in addition to multiplication and division of time intervals. The goal is achieved in that the device containing a clock pulse generator, the first and second counters, a reversible counter, a zero decoder, a comparison circuit, a controlled frequency divider, a one-shot, a trigger, five AND elements, an AND — NOT element, the first and second OR elements, the output of the clock generator is connected to the first inputs of the first, second and third elements AND, the second input of the first element AND to the first input of the element AND-NOT /, to the input of the singleVovibrator and to the first information input of the device, the output to The second element And with the clock input of the first counter, the second input of the second element and connected to the input of the unit installation of the trigger and the second information input of the device, the third input of the second element And - with the output of the element AND-NOT, the output of the second element and - with the input of the reverse the counter, the second input of the element IS-NOT with the input of the control division and subtraction of the device, the output of the trigger with the second input of the third element And the third input of which is connected to the input of the control of multiplication and addition of the device, and the output of the third. This AND - with the first input of the second element OR and with the clock input of the controlled frequency divider, the input, the new inputs of which are connected respectively to the bit outputs of the first counter, with the inputs of the first group of the comparison circuit, the inputs of the second group of which are connected respectively to the bit outputs of the reverse the counter and with the inputs of the zero decoder, the output of the comparison circuit is connected to the first input of the fourth AND element and to the first input of the first OR element, the second input of which is connected to the one-shot output, and the output to the first , the input of the fifth element And, the output of the fourth element And is connected to the reset input of the reversible counter, the output of the decoder zero - to the input of the trigger setting to zero, the output of the fifth element - And - to the second input of the second element OR, the output of which is connected to the clock input of the second the sixth, seventh, eighth and ninth And elements and the third OR element are entered, the output of the third And element is connected to the first input of the sixth And element, the output of the controlled frequency divider is connected to the first input of the seventh And element, the sixth and c outputs The eighth And elements are connected respectively to the first and second inputs of the third element OR, the output of which is connected to. input subtraction reversible counter, the second inputs of the fourth and fifth elements And are combined and connected to the input control division device, the output of the first element And is connected to the first input of the eighth element And, the output of the second element And the first INPUT 9 ninth element And, the outputs of the eighth and the ninth And elements are connected respectively with the third and fourth entrances of the second. The second element is OR, the second inputs of the sixth and eighth elements are combined with and connected to the device control input, the second input of the seventh element is connected to the device multiplication control input, and the second input of the ninth element is connected to the device subtraction control input.

На чертеже показана функциональна  схема устройства.The drawing shows the functional diagram of the device.

Вычислительное устройство содер жит генератор 1 тактовых импульсов, выход которого подключен к первым входам первого и второго элементов И 2 и 3, элемент И-НЕ 4, один изThe computing device contains a generator of 1 clock pulses, the output of which is connected to the first inputs of the first and second elements AND 2 and 3, the element AND NOT 4, one of

входов которого подключен к первому информационному входу 5 устройства и к второму входу первого элемента И 2, другой вход - к входу 6 управлени  делением и вычитанием устройства, а выход .- к второму входу второго элемента И 3, третий вход которого подключен к второму.информационному входу 7 устройства, а выход - к суммирующему входу реверсивного счетчика 8, выходы которого соединены с входами первой группы схемы 9 сравнени , вхо1ды второй группы которой соединены с выходами первого счетчика 10,. «счетный вход которого подключен к ВЫХОДУ первого элемента И 2, одновибратор 11 вход которого подключен к первому информационному входу 5 устройства, а выход - к одному из входов первого элемента ИЛИ 12, Другой вход которого соединен с выходом схемы 9 сравнени , дешифратор 13 нул , входы которого соединены с вькодами реверсивного счетчика .8, а выход - с однЙ1(4 из входов триггера 14, другбй вход которого подключе Н к второму информационнтэму входу 7 устройства , а выход - к первому входу третьего элемента И 15, второй вход которого соединен с выходом генератора 1 тактовых импульсов, третий вход с входом 16 управлени  умножением и сложением устройства, а выход - с первым входом второго элемента ИЛИ 17 и со счетным входом управл емого делител  18 частоты, управл ющие входы которого соединены с выходами первого счетчика 10, четвертый элемент И 19, входы которого соединены с выходОм схемы 9 сравнени  и с входом 2 управлени  делением устройства, а выход - с входом сброса счетчика 8, п тый элемент И 21, входы которого соединены с входом 20 управлени  делением устройства и с выходом первого элемента ИЛИ 12, а выход - с вторым входом второго элемента ИЛИ 17, выход которого подключен к счетному входу второго счетчика 22, шестой и седьмой элементы И 23 и 24, пепервые входы которых соединены с входом 25 управлени  сложением и входом 26 управлени  умножением устройства соответственно, вторые входы - с выходамитретьего элемента .И 15 и управл емого делител  18 частоты , а выходы через третий элемент ИЛИ 27 - с вычитакнцим входом счетчика 8, восьмой элемент И 28, входы которого соединены с входом 29 управлени  вычитанием устройства и с выходом второго элемента И 3, а выход - с третьим входом второго элемента ИЛИ 17, и дев тый элемент И 30 входы которого соединены с входом 25 управлени  сложением устройства и с выходом первого элемента И 2, аwhose inputs are connected to the first information input 5 of the device and to the second input of the first element And 2, another input to the input 6 of the division and subtraction control input, and the output. to the second input of the second element 3, the third input of which is connected to the second information the device input 7, and the output to the summing input of the reversible counter 8, the outputs of which are connected to the inputs of the first group of the comparison circuit 9, the inputs of the second group of which are connected to the outputs of the first counter 10 ,. “The counting input of which is connected to the OUTPUT of the first element I 2, the one-shot 11 input of which is connected to the first information input 5 of the device, and the output to one of the inputs of the first element OR 12, the other input of which is connected to the output of the comparison circuit 9, the decoder 13 zero, the inputs of which are connected to the codes of the reversible counter .8, and the output are connected to one1 (4 of the inputs of the trigger 14, each input of which is connected to the second information input 7 of the device, and the output to the first input of the third element 15, the second input of which is connected to way out generator 1 clock pulses, the third input with input 16 controls the multiplication and addition of the device, and the output with the first input of the second element OR 17 and with the counting input of a controlled frequency divider 18, the control inputs of which are connected to the outputs of the first counter 10, the fourth element AND 19 whose inputs are connected to the output of the comparison circuit 9 and to the device control input 2, and the output to the reset input of the counter 8, the fifth element 21, the inputs of which are connected to the device control input 20 and to the output of the first element LI 12, and the output - with the second input of the second element OR 17, the output of which is connected to the counting input of the second counter 22, the sixth and seventh elements AND 23 and 24, the first time inputs of which are connected to the input 25 of the addition control and the input 26 of the multiplication control device, respectively, the second inputs are from the output of the third element .AI 15 and the controlled frequency divider 18, and the outputs through the third element OR 27 - with the readout of the input of the counter 8, the eighth element And 28, the inputs of which are connected to the input 29 of the device’s subtraction control and the output of the second element NTA and 3, and an output - to a third input of the second OR gate 17, and a ninth AND gate 30 whose inputs are connected to the input 25 of the control device and adding output of the first AND gate 2, and

выход - с четвертью входом второго элемента ИЛИ 17.output - with a quarter of the input of the second element OR 17.

. Устройство работает в режимах выполнени  операций делени , умножени , сложени  и вычитани  временных интервалов. Тот или иной режим задаетс  путем подачи разрешаквдего потенциала высокого уровн  на соответствующие управл ющие входы устройства .. The device operates in the modes of dividing, multiplying, adding and subtracting time intervals. A particular mode is set by applying a resolution of just a high level potential to the corresponding control inputs of the device.

режим делени  временных интервалов .time division mode.

Этот режим задаетс  путем подачи разрешаквдего потенциала высокого уровн , соответствующего уровню логической 1 (в дальнейшем разрешающего потенциала) на входы 6. и 20 устройства. При этом подготавливаютс  элементы И 19 и 21 и элемент И-НЕ 4. Импульсы тактовой частоты с выхода генератора 1 тактовой частоты прюход т через элемент И 2 в течение временного интервала Т, поданного на первый информационный вход 5 устройства, и поступают на счетчик 10, содержимое которого ли нейно увеличиваетс  по мере его заполнени  и в момент времени, соответствующий окончанию указанного интервала, стадовитс  равным где fg- частота импульсов генератора 1 тактовых импульсов. Это значение кода в дальнейшем сохран етс  неизменным в счетчике 10 в течение всего цикла измерений.This mode is set by supplying a resolution of a high level potential corresponding to the level of logic 1 (hereinafter allowing potential) at the inputs 6. and 20 of the device. In this case, the elements AND 19 and 21 and the element AND-NOT 4 are prepared. The clock pulses from the output of the clock generator 1 pass through the element 2 during the time interval T fed to the first information input 5 of the device and enter the counter 10, the content of which increases linearly as it is filled and at the time corresponding to the end of the specified interval, is equal to where fg is the frequency of the pulses of the 1 clock pulse generator. This code value is subsequently maintained unchanged in the counter 10 during the entire measurement cycle.

Первый временной интервал, кроме того, инвертируетс  элементом Й-НЕ 4 и подаетс  на элемент И 3,закрыва  последний, в результате импульсы с- выхода генератора 1 тактовых импульсов в течение временного интервала Т не проход т на суммирующий вход реверсивного счетчика 8.The first time interval, in addition, is inverted by the Y-HE 4 element and fed to the I 3 element, closing the last one, as a result, the pulses from the clock generator 1 output during the time interval T do not pass to the summing input of the reversible counter 8.

В момент времени, соответствующий окончанию временного интервала Т(, одновибратор 11 формирует короткий импульс, который через элементы ИЛИ 12, И 21 и ИЛИ 17 заноситс  в счетчик 22. Это значит, что в больший временной интервал Тл TJ Т) уложилс  ровно один временной интервал Т. Одновременно элемент И 3 открываетс , так как на выходе элемента И-НЕ 4 теперь высокий потенциал, и импульсы с выхода генератора 1 -тактовой частоты начинают заполн ть реверсивный счетчик 8, сод.ержимое которого увеличиваетс до тех пор, пока не станет равным N-f . Момент равенства фиксируетс  схемой 9 сравнени , импульс с выход которой, пройд  через элемент И 19, сбрасывает в нуль реверсивный счетчик 8 и, пройд  через элементы ИЛИ 12, И 21 и ИЛИ 17 заноситс  в счетчик 22. Это значит, что в больший временной интервал Т2 уложилс  второй временной интервал Т. At the moment of time corresponding to the end of the time interval T (the one-shot 11 generates a short pulse, which is entered into the counter 22 through the elements OR 12, AND 21 and OR 17). This means that exactly one time interval is laid in the longer time interval T TJ T T. At the same time, element 3 opens, since the output of element AND-NO 4 is now high potential, and the pulses from the output of the 1-cycle frequency generator begin to fill the reversible counter 8, the content of which increases until it becomes equal to Nf. The moment of equality is fixed by the comparison circuit 9, the pulse from the output of which, having passed through the element AND 19, resets the reversible counter 8 to zero and, having passed through the elements OR 12, AND 21 and OR 17, is entered into the counter 22. This means that in a longer time interval T2 laid down the second time interval T.

Содержимое реверсивного с-етчика 8 оп ть начинает ув(еличиватьс , так как элемент И 3 открыт и импульсы с выхода генератора 1 тактовых импульсов продолжают поступать на указанный счетчик и увеличиваетс  до тех пор, пока не станет равным Njf .Дальнейша  последовательность операций аналогична рассмотренной: срабатывае схема 9 сравнени , импульс с выхода которой, пройд  через элемент И 19, сбрасывает реверсивный счетчик 8 в нуль, кроме того, пройд  через элементы ИЛИ 12, И 21 и ИЛИ 17, он заноситс  в счетчик 22 и т.д.The content of the reversing computer 8 begins to change again (it is magnified, since element 3 is open and the pulses from the output of the generator 1 of clock pulses continue to flow to the indicated counter and increase until it becomes equal to Njf. The further sequence of operations is similar to that considered: the comparison circuit 9 is triggered, the pulse from the output of which, having passed through the element AND 19, resets the reversible counter 8 to zero, moreover, has passed through the elements OR 12, And 21 and OR 17, it is entered into the counter 22, etc.

Процесс вычислени  заканчиваетс  в момент времени, соответствующий окончанию временного интервала Т,, при этом в счетчике 22 образуетс  код, отображающий целую часть отношени  Т2/Т, Kaif результат делени  интервалов времени. The calculation process ends at the time point corresponding to the end of the time interval T, and in the counter 22 a code is formed that displays the integer part of the ratio T2 / T, Kaif the result of dividing the time intervals.

Режим перемножени  временных интервалов .The mode of multiplying the time intervals.

Этот режим задаетс  путем подачи разрешающего потенциала на входы 16 и 26 устройства. При этом подготавливаютс  элементы И 15 и 24.This mode is set by applying the enable potential to the inputs 16 and 26 of the device. In doing so, elements And 15 and 24 are prepared.

В течение, времени, равного длителности временных интервалов Т и Tg , счетчики 10 и-8 считают импульсы, формируемые генератором 1 тактовых импульсов, в момент времени, соответствующий окончанию временного интервала Т , код в сч:етчике 10, устанавливающий требуемый коэффициент делени  управл емого делител  18 частоты равен N . В момент времени, соответ ствуюший окончанию временного интервала Tg и переключению триггера 14 в положение 1, код в реверсивном счечике 8 равен N-j Т, f ,For a time equal to the duration of the time intervals T and Tg, the counters 10 and-8 count the pulses generated by the clock pulse generator 1 at the time point corresponding to the end of the time interval T, the code in frequency: 10, establishing the required division ratio of the controlled frequency divider 18 is equal to N. At the moment of time corresponding to the end of the time interval Tg and the switching of the trigger 14 to position 1, the code in the reversible counter 8 is equal to N-j T, f,

Потенциал высокого .уровн  с выхода триггера 14 подаетс  на один из управл ющих входов элемента И 15 (на другой управл ющий вход этого элемента в данном режиме подан разрешающий потенциал с входа 16 устройства ), открыва  его, в результате импульсы с выхода генератора 1 такTOBfcJx импульсов, проход т через элементы И 15 и ИЛИ 17 на счетный вход счетчика 22 и проход т через элемент И 15, делитель 18 частоты и элементы И 24 и ИЛИ 27 на вычитающий вход реверсивного счетчика 8. На выходе делител  18 частоты с коэффициентом делени , равным N-t, , частота импульсов равна fo/N . Эти импульсь, поступа  на вычитающий вход реверсивного счётчика 8, списывают содержащийс  в нем код %2 до тех пор, пока содержимое счетчика не станет равным нулю. В этот молюнт вре1у1ени дешифратор 13 нул , подключенный к выходам реверсивного счетчика 8, формирует импульс, который возвращает триггер 14 в исходное положение О,The potential of the high level from the output of the trigger 14 is applied to one of the control inputs of the element 15 (the other control input of this element in this mode is supplied with the enable potential from the input 16 of the device), opening it, as a result, the pulses from the output of the generator 1 as TOBfcJx pulses , pass through the elements AND 15 and OR 17 to the counting input of counter 22 and pass through the element 15, the frequency divider 18 and the elements AND 24 and OR 27 to the subtracting input of the reversing counter 8. At the output of the frequency divider 18 with a division factor equal to Nt,, pulse frequency equal to fo / n. These pulses, entering the subtracting input of the reversible counter 8, write off the code% 2 contained in it until the contents of the counter become zero. At this time interval, the decoder 13 zero, connected to the outputs of the reversing counter 8, generates a pulse, which returns the trigger 14 to the initial position O,

при этом прекращаетс  поступление импульсов генератора 1 тактовых импульсов на счетчик 22 (через элементы И 15 и ИЛИ 17) и .делитель 18 частоты (4ерез элемент и 15).in this case, the flow of pulses from the clock pulse generator 1 to the counter 22 (through the elements AND 15 and OR 17) and the frequency divider 18 (4th element and 15) is stopped.

Можно показать, что триггер 14 находитс  в положении 1 в течение вpeмeнийt , равногоIt can be shown that trigger 14 is in position 1 for a time equal to

NT N72 NT N72

(1)(one)

at at

За врем  ftt в счетчике 22 образован код, равный (с учетом формулы (1)During the time ftt in the counter 22 a code is formed equal to (taking into account formula (1)

:2): 2)

N ut-f NT,.NN ut-f NT, .N

Этот код, как следует из равенства (2), отображает результат перемножени  временных интервалов,This code, as follows from equality (2), displays the result of the multiplication of time intervals,

Режим сложени  временных интервалов ..The mode of addition of time intervals ..

Этот режим задаетс  путем подачи разрешак дего потенциала на входы 16 и 25 устройства. При этом подготавливаютс  элементы И 15, 23 и 30.This mode is set by applying a potential resolution to the inputs 16 and 25 of the device. In doing so, elements And 15, 23 and 30 are prepared.

Как и в предыдущем режиме, в течение времени, равного длительности временных интервалов Т и Tg; счетчики 10 и 8 считают импульсы генератора 1, которые поступают на их счетные входы через элементы И 2 и 3 соответственно . Одновременно импульсы с выхода элемента И2 через элементы И 30 и ИЛИ 17 поступают на счетный вход счетчика 22, в котором за интервал времени Т (в течение которого открыт элемент И 2) формируетс  (и хранитс  до окончани  временного интервала Т) код N . В момент времени , соответствующий окончанию временного интервала Tg и переключению триггера 14 в положение 1,код в реверсивном счетчике 8 равен N .As in the previous mode, for a time equal to the duration of the time intervals T and Tg; the counters 10 and 8 count the pulses of the generator 1, which arrive at their counting inputs through the elements 2 and 3, respectively. At the same time, the pulses from the output of the element I2 through the elements AND 30 and OR 17 arrive at the counting input of the counter 22, during which time code T is formed (and stored until the end of the time interval T) for an interval T (during which the element 2 is open) code N. At the time point corresponding to the end of the time interval Tg and the switching of the trigger 14 to position 1, the code in the reversible counter 8 is equal to N.

Потенциал высокого уровн  с пр мого выхода триггера 14 подаетс  на управл кнций вход элемента И 15, открыва  его, в результате импульсы с генератора 1 тактовых импульсов проход т через этот эле.мент и поступают на счетный вход счетчика 22 (через элемент ИЛИ 17) и на вычитающий вход реверсивного счетчика 8 (через элемейты И 23 и- ИЛИ 27), списыва  содержащийс  в нем .код N-j до тех пор, пока содержимое реверсивногоThe high level potential from the direct output of the trigger 14 is applied to the control input of the element 15, opening it, as a result, the pulses from the generator 1 of the clock pulses pass through this element and arrive at the counting input of the counter 22 (through the element OR 17) and to the subtracting input of the reversible counter 8 (via the elements 23 and -OR 27), by writing off the contained code Nj until the contents of the reversing

счетчика 8 не станет равным нулю, ь этот-момент времени дешифратор 13 нул  формирует импульс, которым триггер 14 возвращаетс  в исходное положение О. При этом прекращаетс  поступление импульсов, генератора 1 на счетчики 22 и 8, так как разрешающий потенциал с соответствующего.управл ющего входа элемента И 15 снимаетс .the counter 8 does not become zero, this instant of time the decoder 13 zero forms a pulse, by which the trigger 14 returns to the initial position O. This stops the flow of the pulses of the generator 1 to the counters 22 and 8, since the resolving potential from the corresponding control element input 15 is removed.

O За врем  дt от установки триггера 14 в положение 1 до обнулени  реверсивного счетчика. 8 в счетчик 22 попоступает число импульсов, равное N72 cчfeтчик 22 пред5 варительно записан код (путем подсчёта импульсов с выхода элемента И 2 через элементы И 30 и ИЛИ 17 за врем  Т ), то результирующий код в нем окэ гетс  равным N Nf N ,O Over time, from setting trigger 14 to position 1 to zeroing the reversing counter. 8, the counter 22 receives the number of pulses equal to N72; the counter 22 is pre-written by a code (by counting the pulses from the output of the element AND 2 through the elements AND 30 and OR 17 during time T), then the result code in it is OK, equal to N Nf N,

-. что соответствует результату сложени  временных интервалов.-. which corresponds to the result of the addition of time intervals.

Режим вычитани  временных интервалов ..Mode subtraction time intervals ..

Этот режим задаетс  путем подачи разрешающего потенциала на входы бThis mode is set by applying the enable potential to the inputs b

5 и 29 устройства. При этом подготав . ливаютс  элементы И 28 и И-НЕ 4.5 and 29 devices. At the same time preparing. the elements of AND 28 and AND-NO 4.

При наличии на входе б разрешающего потенциала первый временной интервал инвертируетс  элементом И-НЕIf there is a resolving potential at the input b, the first time interval is inverted by the AND-NOT element

0 4 и, поступа  на элемент И 3, закрывает его на врем , равное Т . Это значит, что в течение временного интервала Т(, начало которого совпадает с началом интервала Т, импульсы0 4 and, entering the element And 3, closes it for a time equal to T. This means that during the time interval T (the beginning of which coincides with the beginning of the interval T, the pulses

5 генератора 1 не могут пройти через элемент И 3, т.е. из Т- как бы вырезают Т.5 generator 1 can not pass through the element And 3, i.e. from T, as it were cut out T.

В момент времени, соответствующий окончанию интервала Т, элемент И 3At the time, corresponding to the end of the interval T, the element And 3

д открываетс  и на его выходе по вл ютс  счетные импульсы генератора 1, которые через элементы И 28 и ИЛИ 17 (в течение времени, равного ) поступают на счетчик 22, формиру  в нем код, пропорциональный NT,, -N .,d opens and at its output the counting pulses of the generator 1 appear, which, through the elements AND 28 and OR 17 (for a time equal to) arrive at the counter 22, forming in it a code proportional to NT ,, -N.,

5 и отображающий результат искомой операции.5 and showing the result of the desired operation.

Таким образом, изобретение позвол ет выполн ть операции делени , 0 умножени , сложени  и вычитани  временных интервалов, что расшир ет его функциональные возможности и область применени .Thus, the invention allows division, multiplication, addition, and subtraction of time slots, which expands its functionality and application.

Claims (1)

ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО, содержащее генератор тактовых импульсов, первый и второй счетчики, реверсивный счетчик, дешифратор нуля,схему сравнения, управляемый делитель частоты, одновибратор, триггер, пять элементов И, элемент И-НЕ, первый и второй элементы ИЛИ, причем выход генератора тактовых импульсов соединен с первыми входами первого, второго и третьего элементов И, второй вход первого элемента И - с первым входом элемента И-НЕ, с входом одновибратора и с первым информационным входом устройства, выход первого элемента И - с тактовым входом первого счетчика, второй вход второго ~ элемента И - с входом установки в единицу триггера и с вторым информационным входом устройства, третий вход второго элемента И - с выходом элемента И-НЕ, выход второго элемента И - с входом сложения реверсивного счетчика, второй вход элемента И-НЕ - с входом управления делением и вычитанием устройства, выход триггера - с вторым входом третьего элемента И, третий вход которого соединен с входом управления умножением и сложением устройства, а выход третьего элемента И - с первым входом второго элемента ИЛИ и с тактовым входом управляемого делителя частоты, установочные входы которого соединены соответственно с.разрядными ^выходами первого счетчика, с входами первой группы схемы сравнения, входы второй группы которой соединены соответственно с разрядными выходами реверсивного счетчика и с входами дешифратора нуля, выход схемы сравнения соединен с первым входом четвертого элемента И и с первым входом первого элемента ИЛИ, второй вход которого соединен с, выходом одновибратора, а выход - с первым входом пятого элемента И, выход четвертого элемента И соединен с входом сброса реверсивного счетчика, выход дешифратора нуля - с входом установки в нуль триггера, выход пятого элемента И - с вторым входом второго элемента ИЛИ, выход которого соединен с тактовым входом второго счетчика, отличающееся тем, что, с целью расширения функциональных возможностей за счет возможности выполнения операций сложения и вычитания помимо операций умножения и деления временных интервалов, в него введены шестой, седьмой, восьмой и девятый элементы И и третий элемент ИЛИ, причем выход третьего элемента И соединен с первым входом шестого элемента И, выход управляемого делителя частоты соединен с первым входом седьмого элемента Ц, выходы шестого и седьмого элементов И соединены соответственно с первым и вторым входами третьего элемента ИЛИ, выход которого соединен с входом вычитания реверсивного счетчика, вторые входы четвертого и пятого элементов И объединены и соединены с входом управления делением устройства, выход первого элемента И соединен с первым входом восьмого элемента И, выход второго элемента И - с первым входом девятого элемента И, выходу восьмеро и девятого элементов И соединены соответственно с третьим и четвертым A COMPUTER DEVICE comprising a clock generator, first and second counters, a reversible counter, a zero decoder, a comparison circuit, a controlled frequency divider, a single vibrator, a trigger, five AND elements, an AND-NOT element, the first and second OR elements, and the output of the clock generator connected to the first inputs of the first, second and third elements And, the second input of the first element And - with the first input of the element AND, NOT, with the input of the single-vibrator and with the first information input of the device, the output of the first element And - with clock input the first counter, the second input of the second ~ And element - with the installation input to the trigger unit and with the second information input of the device, the third input of the second And element - with the output of the AND element, the output of the second And element - with the addition input of the reverse counter, the second input the AND-NOT element - with the input for controlling the division and subtraction of the device, the trigger output - with the second input of the third AND element, the third input of which is connected to the control input of the multiplication and addition of the device, and the output of the third AND element - with the first input of the second element OR with the clock input of a controllable frequency divider, the installation inputs of which are connected respectively with the discharge bits of the first counter, with the inputs of the first group of the comparison circuit, the inputs of the second group of which are connected respectively with the discharge outputs of the reversible counter and with the inputs of the zero decoder, the output of the comparison circuit is connected with the first input of the fourth AND element and with the first input of the first OR element, the second input of which is connected to the output of the one-shot, and the output is with the first input of the fifth AND element, the fourth output about the AND element is connected to the reset input of the reversible counter, the output of the zero decoder is with the trigger input to zero, the output of the fifth AND element is with the second input of the second OR element, the output of which is connected to the clock input of the second counter, characterized in that, in order to expand functionality due to the ability to perform addition and subtraction operations in addition to the operations of multiplication and division of time intervals, the sixth, seventh, eighth and ninth AND elements and the third OR element are introduced into it, and the output of the third element nta And is connected to the first input of the sixth element And, the output of the controlled frequency divider is connected to the first input of the seventh element C, the outputs of the sixth and seventh elements And are connected respectively to the first and second inputs of the third OR element, the output of which is connected to the subtraction input of the reversible counter, the second inputs the fourth and fifth elements AND are combined and connected to the input of the division control of the device, the output of the first element And is connected to the first input of the eighth element And, the output of the second element And - with the first input of the ninth element And, the output of the eight and ninth elements And are connected respectively to the third and fourth SU ...1072044 >SU ... 1072044> входами второго элемента .ИЛИ, вторые входы шестого и восьмого элементов И объединены и соединены с входом управления сложением устройства, второй вход седьмого элемента И соеди нен с входом управления умножением устройства, второй вход девятого элемента И - с входом управления вычитанием устройст-, ва.the inputs of the second element. OR, the second inputs of the sixth and eighth elements AND are combined and connected to the input of controlling the addition of the device, the second input of the seventh element And is connected to the input of the control of the multiplication of the device, the second input of the ninth element of And is connected to the input of the control of the subtraction of the device.