SU1049922A1 - Device for computing current estimation of average value - Google Patents

Description

Изобретение относитс  к а оматике и вычислительной технике и может быть использовано дл  аппаратурного анализа случайных процессов и статистической обработки hjaccHBOB данных.The invention relates to computer science and computing and can be used for hardware analysis of random processes and statistical processing of hjaccHBOB data.

Известно цифровое сглаживающее устройств, содержащее сумматор, блок задани  коэффициентов делени , второй сумматор, регистр, счетчик отсчетов , два дешифратора, элементы И, ИЛИ, триггер знака и блок управлени  l ,A digital smoothing device is known, which contains an adder, a block for setting division factors, a second adder, a register, a count counter, two decoders, AND, OR elements, a character trigger and a control block l,

Недостатком устройства  вл етс  низка  скорость сходимости вычисл емой оценки среднего значени .The drawback of the device is the low convergence rate of the calculated average value.

Наиболее близким к изобретению по технической сущности  вл етс  устройство дл  вычислени  текущей оценки среднего значени , содержащее первый регистр сдвига, первый . сумматор, группу регистров сдвига, второй регистр сдвига, второй сумматор , блок управлени , выходы которого подключены к соответствующим синхронизирующим входам регистров сдвига 2 .Closest to the invention in its technical essence is a device for calculating a current estimate of the average value, comprising the first shift register, the first one. an adder, a group of shift registers, a second shift register, a second adder, a control unit whose outputs are connected to the corresponding synchronization inputs of the shift registers 2.

Недостатками известного устройства  вл ютс  низкое быстродействие и сложность.The disadvantages of the known device are low speed and complexity.

Цель изобретени  - повышение быстродействи  и упрощение устройства.The purpose of the invention is to increase the speed and simplify the device.

Поставленна  цель достигаетс  тем, что в устройстве дл  вычислени  текущей оценки среднего значени , содержащем регистр сдвига, выходы которого подключены к соответствующим информационным входам первого сумматора, второй сумматор и блок управлени , состо щий из триггера, первого элемента ИЛИ, счетчика отсчетов , узла задани  коэффициентов делени , группы элементов сравнени , счетчика, двух элементов И, счетчика-делител , генератора импульсов , выход которого соединен с первыми входами первого и второго элементов И, выход счетчика-делител  подключен к входу установки в О триггера, вход установки в 1 которого объединен с входом счетчика отсчетов и подключен к выходу первого элемента ИЛИ, входы которого  вл ютс  информационными входами устройства, выходы счетчика отсчетов подключены к соответствующим входам узла задани  коэффициентов делени , выходы которого соединены с первыми входами элементов сравнени  группы, вторые которых подключены к выходам счетчика, ciiiHxpoнизирующий вход которого соединен с выходом первого элемента И, выход триггера подключен к второму входу второго элемента И, выход которого соединен с входом счетчика-делител , первый вход регистра сдвига соединен с выходом второго элемента И, в блок управлени  введен второй элемент ИЛИThe goal is achieved by the fact that in the device for calculating the current estimate of the average value containing the shift register, the outputs of which are connected to the corresponding information inputs of the first adder, the second adder and the control unit consisting of a trigger, the first OR element, the count counter, the coefficient setting node division, a group of reference elements, a counter, two elements AND, a counter-divider, a pulse generator, the output of which is connected to the first inputs of the first and second elements AND, the output of the counter-sharing It is connected to the installation input in the trigger, the installation input of which is combined with the input of the counter of counts and connected to the output of the first OR element whose inputs are the information inputs of the device, the outputs of the counter of counts are connected to the corresponding inputs of the division factor setting node whose outputs are connected with the first inputs of the comparison elements of the group, the second of which are connected to the outputs of the counter, the ciiiHx-down input of which is connected to the output of the first element AND, the output of the trigger is connected to the second input for the second element And, the output of which is connected to the input of the counter-divider, the first input of the shift register is connected to the output of the second element AND, the second element OR is entered into the control unit

|информационные входы регистра сдвига подключены к соответствующим выходам второго сумматора, входы которого  вл ютс  информационными входами устройства , синхронизирующий вход и 5 вход установки в О рерврго сумматора соединены соответственно с выходами первого и второго элементов ИЛИ, выход второго элемента И подключен к первому входу регистра o сдвига, второй вход которого соединен с выходом первого элемента ИЛИ, выход счетчика-делител  подключен к входу установки в О счетчика, выход триггера соединен с вторым входом перво5 го элемента И, выходы элементов сравнени  группы подключены к соответствующим входам второго элемента ИЛИ, выходы первого сумматора  вл ютс  информационными выходами устройства.| information inputs of the shift register are connected to the corresponding outputs of the second adder, the inputs of which are information inputs of the device, the synchronization input and the 5 input of the installation in the O rrvrgo adder are connected respectively to the outputs of the first and second elements OR, the output of the second element AND is connected to the first input of the register o the shift, the second input of which is connected to the output of the first element OR, the output of the counter-divider is connected to the input of the installation in О of the counter, the output of the trigger is connected to the second input of the first element The input AND, the outputs of the comparison group elements are connected to the corresponding inputs of the second OR element, the outputs of the first adder are information outputs of the device.

На фиг. 1 представлена блок-схема устройства; на фиг. 2 - блок управлени .FIG. 1 is a block diagram of the device; in fig. 2 - control unit.

Устройство содержит второй сумматор 1, блок 2 управлени , регистр 3 сдвига, первый сумматор 4. Блок 5 2 управлени  содержит первый элемент ИЛИ 5, триггер 6, счетчик 7 отсчетов , узел 8 задани  коэффициентов делени , группу элементов 9 сравне1НИЯ , счетчик 10, первый элемент И 0 11/ второй элемент И 12, генератор 13 импульсов, счетчик-делитель 14, второй элемент ИЛИ 15..The device contains the second adder 1, the control unit 2, the shift register 3, the first adder 4. The control unit 5 2 contains the first element OR 5, the trigger 6, the counter 7 samples, the node 8 specifying the division factors, a group of comparison elements 9, the counter 10, the first the element And 0 11 / second element And 12, the generator 13 pulses, the counter-divider 14, the second element OR 15 ..

Работа устройства основана на pea . ЛИЗации алгоритмаThe device is based on pea. LIZATION ALGORITHM

-- I/ и- i / and

-1.-one.

5„ 1 1 ку1-а1 04 1 5 „1 1 cu1-a1 04 1

OJOj

где XJ - j -и отсчет входной функции;where XJ - j is the countdown of the input function;

5и - оценка текущего среднего значени ;5i is an estimate of the current average value;

если суммант входит в сумму if summant is included in the amount

СО, в противоположном случаеCO, otherwise

Устройство работает следующим образом.The device works as follows.

Отсчеты входной функции в виде параллельного кода N поступаютSamples of the input function in the form of a parallel code N are received

по входным шинам одновременно наinput bus simultaneously on

входи сумматора 1 и управл ющие входы блока 2 управлени . Значение очередного отсчета Ni в сумматоре 1 суммируетс  с его содержимым. Вenter the adder 1 and the control inputs of the control unit 2. The value of the next Ni sample in adder 1 is summed with its contents. AT

блоке 2 управлени /на вькоде элемента ИЛИ 5 формируетс  импульс, который взводит триггер б и одновременно увеличивает содержимое счетчика 7 отсчетов на единицу. Сигналом с выхода элемента ИЛИ 5 переписываетс block 2 control / on the element code, OR 5, a pulse is generated, which cocks trigger b and at the same time increases the contents of the counter 7 samples by one. The signal from the output of the element OR 5 is rewritten.

содержимое сумматора 4 в регистр 3 сдвига.- этим же сигналом осуществл етс  сброс сумматора 4 в нулевое состо ние. Счетчик 7 отсчетов управл ет узлом 8 задани  коэффициентовthe contents of the adder 4 into the shift register 3. With the same signal, the adder 4 is reset to the zero state. A count counter 7 controls the coefficient setting node 8

делени . Каждому новому состо нию счетчика 7 отсчетов соответствует определенна  комбинаци  кодовых с о число которых определ ет количество и значени  суммантов,которые аппроксимируют с заданной точностью линейный оператор усреднени  : т.е. 5к можно представить в виде / суммы двоичных дискрет - n-i 7Г 21 ОС, где о - принимает 1, если суммант входит в сумму, аппроксимирующую 1/N , либо О в противном случае. В блоке 2 управлени  триггер 6 открывает элемент И 11, а также элемент И 12. G выхода генератора 13 через открытыйэлемент И 11 импульсы поступают на вход счетчика 10, а через элемент И 12 - на вход счетчика-делител  14. В момент равенства текущего в счетчике 10 с одним из кодовых слоев узла 8 задани  коэффициентов делени  на i -м выходе элементов 9 сравнени  формируетс  импульс/ который проходит через.элемент ИЛИ 15 на третий вход блока 2 управлени . Этим сигналом, формируемым на выходе блока 2, осуществл етс  запись / содержимого регистра 3 сдвига во вт рой сумматор 4, где происходит пред суммирование текущего кода с содержимым , сумматора: 4. Импулье с выхода элемента И 12 поступает на второй выход блока 2 и на вход счетчика-делител  14. Кёэ фициент пересчета К счетчика-дели1;ел  14 равен числу разр дов И регистра 3 сдвига без учета дополнительных разр дов. Таким образом, с выходов блока 2 управлени  вьщает с  сери  управл ющих импульсов. Нр; если импульсов сдвига равно числу 1 разр дов регистра 3 сдвигр то число импульсов и их распределение во времени определ етс  узлом 8 задани  коэффициентов делени . В момент равенства числ сдвигающих импульсов, поступающих на регистр 3, коэффициенту счетчика-делител  14 последний формирует сигнал, возвращающий триггер 6 в исходное состо ние . Триггер 6 закрывает элемен- , ты и 11 и И 12. Oднoвpe 4ённo сигнал с выхода счетчика 14 сбрасывает в нулевое состо ние счетчик 10, подго .тавлива  его к очередному циклу работы. Таким образом, содержимое первого сумматора 1 последовательно делитс  в регистре 3 сдвига на коэффициенты 2°, 2- 2.-, 2 ..., гдеичисло разр дов регистра1 3 сдвига. По сигналам, поступающим на управл ющий вход сумматора 4, обеспечиваетс  занесениесоответствующих суммантов в сумматор, где осуществл етс  их подсуммирование. К моменту окончани  работы счетчика-делител  14 регистр 3 сдвига обнул етс  (имеетс  в виду число основных разр дов.регистра), а в сумматоре 4 фиксируетс  сумма N .11 Г х 2 а; . IrO Максимальное врем  вычислени  текущей оценки среднего значени  в тактах равно . где /2(3 - длительность периода опорной частоты; h - число основных разр дов .регистра 3 сдвига. В известном устройстве 3nV Отношение f показывает выигрыш . в быстродействии, т.е. предлагаемое устройство позвол ет сократить врем  вычислени  на 66%. Таким образом, введение новых св зей в устройство дл  вычислени  текущей оценки среднего значени  позвол ет увеличить быстродействие устройства и упростить его. division. Each new state of the 7 counts counter corresponds to a certain combination of code points, the number of which determines the number and values of summats, which approximate the linear averaging operator with a given accuracy: i.e. 5k can be represented in the form / sum of binary discretes - n-i 7Г 21 OS, where o - takes 1 if summant is included in the sum approximating 1 / N, or O otherwise. In block 2 of control, trigger 6 opens element 11 and element 12 as well. G output of generator 13 through open element 11 of pulses arrives at the input of counter 10, and through element 12 of the output of divider 14. At the time the current equals A counter 10 with one of the code layers of the node 8 specifying the division coefficients at the i-th output of the comparison elements 9 forms a pulse (which passes through the OR element 15 to the third input of the control unit 2). This signal, generated at the output of block 2, records the contents of the shift register 3 into the second adder 4, where the current code is summed with the contents of the adder: 4. The impulse from the output of the And 12 element is fed to the second output of block 2 and the input of the counter-divider 14. Köe counting factor K counter-del1; ate 14 equals the number of bits AND register 3 shift without taking into account the additional bits. Thus, from the outputs of control unit 2, outputs from a series of control pulses. Hp; if the shift pulses are equal to the number 1 of the bits of the register 3 shift the number of pulses and their distribution in time is determined by the node 8 setting the division factors. At the moment of equality of the number of shifting pulses arriving at the register 3, the ratio of the counter-divider 14, the latter generates a signal that returns the trigger 6 to the initial state. Trigger 6 closes the elements, both 11 and 12. Once a signal from the output of counter 14, the counter 10 clears the zero state, preparing it for the next operation cycle. Thus, the content of the first adder 1 is successively divided in the shift register 3 by the coefficients 2, 2, 2, 2, 2 ..., where the bits of the register 1 3 shift are found. According to the signals arriving at the control input of the adder 4, it is ensured that the corresponding summers are recorded in the adder, where they are summed. By the end of the operation of the counter-divider 14, the shift register 3 is zeroed (meaning the number of main digits of the register), and in the adder 4 a sum of N .11 G x 2 a is fixed; . IrO The maximum calculation time for the current estimate of the average value in ticks is. where / 2 (3 is the period of the reference frequency; h is the number of main bits of the register. 3 shift. In the known device 3nV, the ratio f shows the gain in speed, i.e. the proposed device reduces the computation time by 66%. Thus, the introduction of new links into the device for calculating the current estimate of the average value allows increasing the speed of the device and simplifying it.

Claims (1)

УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ТЕКУЩЕЙ ОЦЕНКИ СРЕДНЕГО ЗНАЧЕНИЯ, содержащее регистр сдвига, выходы которого подключены к соответствующим информационным входам первого сумматора, второй сумматор и блок управления, состоящий из триггера, первого элемента ИЛИ, счетчика отсчетов, узла задания коэффициентов деления, группы элементов сравнения, счетчика, двух элементов И, счетчика-делителя, генератора импульсов, выход которого соединен с первыми входами первого и второго элементов И, выход счетчика-делителя подключен к входу установки в 0 триггера, вход установки в 1 которого объединен с входом счетчика отачетов и подключен к выходу первого элемента ИЛИ, выходы которого являются информационными входами устройства, выходы счетчика отсчетов подключены к соответствующим входам узла зада- втг-коэффициентов деления, выходы которого соединены с первыми входами элементов сравнения группы, вторые входы которых подключены к выходам счетчика, синхронизирующий вход которого соединен с выходом первого элемента И, выход триггера подключен к второму входу второго элемента И, выход которого соединен с входом счетчика-делителя, первый вход регистра сдвига соединен с выходом второго элемента И, отличающее с я тем, что, с целью повышения быстродействия и упрощения устройства, в блок управления введен второй элемент ИЛИ, информационные входы регистра сдвига подклю- ' § чены к соответствующим выходам второго сумматора, входы которого явля- Г ются информационными входами устройства, синхронизирующий вход и вход ζ установки в О первого сумматора соединены соответственно с выходами S первого и второго элементов ИЛИ, выход второго элемента И подключен к первому входу регистра сдвига, второй вход которого соединен с’ выходом первого элемента ИЛИ, выход счет чика-делителя подключен к входу уста новки в 0 счетчика, выход триггера соединен с вторым входом первого элемента И, выход элементов сравнения группы подключены к соответствующим входам второго элемента ИЛИ, выходы первого сумматора являются информационными выходами устройства.A DEVICE FOR CALCULATING A CURRENT ASSESSMENT OF THE AVERAGE VALUE, containing a shift register, the outputs of which are connected to the corresponding information inputs of the first adder, a second adder and a control unit consisting of a trigger, a first OR element, a count counter, a unit for specifying division factors, a group of comparison elements, a counter, of two And elements, a counter-divider, a pulse generator, the output of which is connected to the first inputs of the first and second And elements, the output of the counter-divider is connected to the installation input at 0 trigger a, the input of unit 1 of which is combined with the input of the counter of reports and connected to the output of the first OR element, the outputs of which are information inputs of the device, the outputs of the counter of samples are connected to the corresponding inputs of the unit of reference division factors, the outputs of which are connected to the first inputs of the comparison elements groups, the second inputs of which are connected to the outputs of the counter, the synchronizing input of which is connected to the output of the first element And, the trigger output is connected to the second input of the second element And, the output of which connected to the input of the counter-divider, the first input of the shift register is connected to the output of the second AND element, characterized in that, in order to improve performance and simplify the device, the second OR element is entered into the control unit, the information inputs of the shift register are connected to the corresponding outputs of the second adder, the inputs of which are information inputs of the device, the clock input and input ζ of the installation in О of the first adder are connected respectively to the outputs S of the first and second elements OR, the output of the second ment And is connected to the first input of the shift register, the second input of which is connected to the output of the first OR element, the output of the counter-divider is connected to the input at the counter 0, the trigger output is connected to the second input of the first AND element, the output of the group comparison elements is connected to the corresponding inputs of the second OR element, the outputs of the first adder are information outputs of the device. 1049922 А1049922 A 1049922 2 (информационные входы регистра сдвига подключены к соответствующим выхо дам второго сумматора, входы которого являются информационными входами устройства, синхронизирующий вход и вход установки в 0 первого сумматора соединены соответственно с выходами первого и второго элементов ИЛИ, выход второго элемента И подключен к первому входу регистра сдвига, второй вход которого соединен с выходом первого элемента ИЛИ, выход •счетчика-делителя подключен к входу установки _чв 0 счетчика, выход триггера соединен с вторым входом первого элемента И, выходы элементов сравнения группы подключены к соответствующим входам второго элемента ИЛИ, выходы первого сумматора являются информационными выходами устройства. На фиг. 1 представлена блок-схема устройства; на фиг. 2 - блок управления.1049922 2 (the information inputs of the shift register are connected to the corresponding outputs of the second adder, the inputs of which are the information inputs of the device, the clock input and the installation input at 0 of the first adder are connected respectively to the outputs of the first and second elements OR, the output of the second element AND is connected to the first input of the register shift, the second input of which is connected to the output of the first element OR, the output of the • counter-divider is connected to the input of setting _h at 0 of the counter, the trigger output is connected to the second input of the first ele And, the outputs of the group comparison elements are connected to the corresponding inputs of the second OR element, the outputs of the first adder are the information outputs of the device: Fig. 1 shows a block diagram of the device; Fig. 2 - control unit. Устройство содержит второй сумматор 1, блок 2 управления, регистр 3 сдвига, первый сумматор 4. Блок 25 2 управления содержит первый элемент ИЛИ 5, триггер б, счетчик 7 отсчетов, узел 8 задания коэффициентов деления, группу элементов 9 сравнения, счетчик 10, первый элемент И 11, второй элемент И 12, генератор 13 импульсов, счетчик-делитель 14, второй элемент ИЛИ 15.,The device comprises a second adder 1, a control unit 2, a shift register 3, a first adder 4. The control unit 25 2 contains a first OR element 5, a trigger b, a counter 7 samples, a node 8 for setting the division factors, a group of comparison elements 9, a counter 10, the first element And 11, the second element And 12, the pulse generator 13, the counter-divider 14, the second element OR 15., Работа устройства основана на реализации алгоритмаThe operation of the device is based on the implementation of the algorithm