SU761924A1 - Digital frequency meter - Google Patents
Digital frequency meter Download PDFInfo
- Publication number
- SU761924A1 SU761924A1 SU772550610A SU2550610A SU761924A1 SU 761924 A1 SU761924 A1 SU 761924A1 SU 772550610 A SU772550610 A SU 772550610A SU 2550610 A SU2550610 A SU 2550610A SU 761924 A1 SU761924 A1 SU 761924A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- block
- pulses
- suppression
- Prior art date
Links
Landscapes
- Measuring Frequencies, Analyzing Spectra (AREA)
Description
Изобретение относится к цифровой измерительной технике и может быть использовано для уменьшения динамической погрешности в быстродействующих динамических системах, когда необходимо преобразование частоты следования импульсов в код.The invention relates to a digital measurement technology and can be used to reduce dynamic error in high-speed dynamic systems when it is necessary to convert the pulse repetition rate into a code.
Известны цифровые частотомеры средних значений частоты, содержащие формирователь импульсов, соединенный через вентиль с суммирующим счетчиком, а также блок управления, включающий последовательно соединенные генератор образцовой частоты и делитель частоты [1].Known digital frequency meters average values of the frequency containing the pulse shaper, connected through a valve with a summing counter, as well as the control unit, including series-connected generator exemplary frequency and frequency divider [1].
Недостаток известных устройств — низкая точность измерения.A disadvantage of the known devices is low measurement accuracy.
Наиболее близким техническим решением к изобретению является цифровой частотомер, содержащий формирователь импульсов, генератор образцовой частоты, двоичный умножитель частоты, блок задержки, суммирующий счетчик, блок перезаписи кода, реверсивный счетчик и триггер реверса счета [2].The closest technical solution to the invention is a digital frequency meter containing a pulse shaper, an exemplary frequency generator, a binary frequency multiplier, a delay unit, a summing counter, a code rewriting unit, a reversible counter, and a reverse count trigger [2].
Недостаток известного устройства — низкая точность измерения.A disadvantage of the known device is low measurement accuracy.
Цель изобретения — повышение точности измерения.The purpose of the invention is to improve the measurement accuracy.
Эта цель достигается тем, что в устройство, содержащее формирователь импуль2This goal is achieved by the fact that the device containing the pulse shaper2
сов, последовательно соединенные генератор образцовой частоты, двоичный, умножитель, частоты и блок задержки, последовательно соединенные суммирующий счетчик,owls, serially connected exemplary frequency generator, binary, multiplier, frequencies and delay block, sequentially connected summing counter,
,,5 блок перезаписи кода и реверсивный счетчик, а также триггер реверса счета, выходы которого подключены к второму и третьему входам реверсивного счетчика, четвертый вход которого соединен с вторым выходом ίο двоичного умножителя частоты, а второй вход двоичного умножителя частоты соединен с первым входом суммирующего счетчика и первым выходом первого блока задержки, второй выход которого подключен,, 5 code rewriting unit and reversible counter, as well as account reversal trigger, the outputs of which are connected to the second and third inputs of the reversible counter, the fourth input of which is connected to the second output ίο of the binary frequency multiplier, and the second input of the binary frequency multiplier is connected to the first input of the summing the counter and the first output of the first delay block, the second output of which is connected
.15 к второму входу блока перезаписи кода, дополнительно. введены два блока сдвига совпадающих импульсов, три элемента ИЛИ, триггер со счетным входом, два вентиля, дза блока задержки, три блока вычитания.15 to the second input of the code rewrite unit, optionally. introduced two blocks of shift of coincident pulses, three elements OR, a trigger with a counting input, two valves, a ZA delay unit, three units of subtraction
20 импульсов и три блока подавления совпадающих импульсов, выходы первого из которых подключены к входам первого блока вычитания, первый выход которого соединен с первым входом первого вентиля и с пер25 вым входом триггера реверса счета, второй выход первого блока вычитания подключен к входам триггера со счетным входом, к первому входу первого блока сдвига совпадающих импульсов, первому входу вто30 рого блока подавления совпадающих им76192420 pulses and three blocks of coincident pulse suppression, the outputs of the first of which are connected to the inputs of the first subtraction unit, the first output of which is connected to the first input of the first valve and the first input of the reverse switch trigger, the second output of the first subtraction unit is connected to the trigger inputs with a counting input , to the first input of the first block of the shift of coincident pulses, to the first input of the second block of suppression of the same name 761924
пульсов и через дополнительный блок задержки к второму входу второго блока подавления совпадающих импульсов, выходы которого соединены с входами второго блока вычитания импульсов, выход последнего подключен к третьему входу двоичного умножителя частоты, третий выход которого соединен с вторым входом первого блока сдвига совпадающих импульсов, выходы которого через элемент ИЛИ подключены к пятому входу реверсивного счетчика, при этом третий выход первого блока вычитания подключен к второму входу триггера реверса счета и к первому входу второго вентиля, выход которого соединен с первым входом второго элемента ИЛИ, выход последнего подключен к второму входу суммирующего счетчика, выход триггера со счетным входом подключен к первому входу третьего блока подавления совпадающих импульсов, выходы которого соединены с входами третьего блока вычитания, а вход последнего подключен к второму входу второго вентиля, а также выход триггера со счетным входом соединен с первым входом второго блока сдвига, выходы которого подключены к входам третьего элемента ИЛИ, выход последнего соединен с вторым входом первого вентиля, выход которого подключен к второму входу второго элемента ИЛИ, а выход формирователя импульсов подключен к второму входу третьего блока подавления совпадающих импульсов, к второму входу второго блока сдвига совпадающих импульсов, первому входу первого блока подавления совпадающих импульсов и через второй дополнительный блок задержки к второму входу первого блока подавления совпадающих импульсов.pulses and through an additional delay unit to the second input of the second block of coincident pulse suppression, the outputs of which are connected to the inputs of the second pulse subtraction unit, the output of the latter is connected to the third input of the binary frequency multiplier, the third output of which is connected to the second input of the first coincident pulse offset unit, the outputs of which through the element OR are connected to the fifth input of the reversible counter, while the third output of the first subtraction unit is connected to the second input of the reverse trigger of the count and to the first input at the second valve, the output of which is connected to the first input of the second element OR, the output of the latter is connected to the second input of the summing counter, the output of the trigger with the counting input is connected to the first input of the third block of suppression of coincident pulses, the outputs of which are connected to the inputs of the third subtraction unit, and the last connected to the second input of the second valve, as well as the trigger output with a counting input connected to the first input of the second shift unit, the outputs of which are connected to the inputs of the third element OR, the output of the last connected to the second input of the first valve, the output of which is connected to the second input of the second element OR, and the output of the pulse shaper is connected to the second input of the third block of suppression of coincident pulses, to the second input of the second block of the shift of coinciding pulses, the first input of the first block of suppression of coinciding pulses and through the second additional delay unit to the second input of the first block of coincident pulse suppression.
На чертеже изображена блок-схема предлагаемого устройства.The drawing shows a block diagram of the proposed device.
Устройство содержит формирователь 1 импульсов, суммирующий счетчик 2, реверсивный счетчик 3, триггер 4 реверса счета, блок 5 перезаписи кода, генератор 6 образцовой частоты, двоичный умножитель 7 частоты, выполненный из управляющего счетчика 8, счетчика-делителя 9 частоты, блока 10 элементов И и многовходового собирательного блока И ИЛИ, блок 12 задержки, блоки 13, 14, 15 вычитания импульсов, блоки 16, 17 и 18 подавления совпадающих импульсов, блоки 19 и 20 сдвига совпадающих импульсов, элементы 21, 22 и 23 ИЛИ, блоки 24 и 25 задержки, триггер 26 со счетным входом, и вентили 27 и 28.The device contains a pulse shaper 1, a summing counter 2, a reversible counter 3, a trigger 4 for counting reverse, a code rewriting unit 5, an exemplary frequency generator 6, a binary frequency multiplier 7 made of a control counter 8, a counter divider 9 frequency, a block of 10 elements And and a multi-input collecting unit AND OR, delay unit 12, blocks 13, 14, 15 pulse subtraction, blocks 16, 17 and 18 of suppressing coincident pulses, blocks 19 and 20 of shifting coincident pulses, elements 21, 22 and 23 OR, blocks 24 and 25 delay, trigger 26 with counting input, and entili 27 and 28.
Устройство работает следующим образом.The device works as follows.
В формирователе 1 из входного сигналаIn the shaper 1 from the input signal
формируется последовательность импульсов измеряемой частоты ]х(1). В блоке задержки 24 производится задержка импульсов входной частоты на образцовыйa sequence of pulses of the measured frequency is formed] x (1). In the block of delay 24 is the delay of the input frequency pulses on the model
10ten
1515
2020
2525
30thirty
3535
4040
4545
5050
5555
6060
6565
интервал времени То. На вход блока 16 поступают две непрерывные последовательности импульсов текущей частоты ]Х(Т) и сдвинутой )х(1—То) на образцовый интервал времени. В блоке 16 совпадающие во времени импульсы подавляются, что обеспечивает безошибочную работу блока 13 вычитания импульсов, на выходе которого образуется непрерывная последовательность импульсов с частотой следования Δϊχ(ί)=ϊχ(1)—]Х((—ТО), равной приращению измеряемой частоты за время образцового интервала времени То. На других выходах блока 13 формируется сигнал знака приращения частот 5Ϊ§ηΧ}χ(ί). Импульсы частоты Α]χ(ί) поступают на счетный вход триггера 26, на выходе которого образуется последовательность импульсов с уменьшенной вдвое частотой, т. е. --—Уtime interval The input of block 16 receives two continuous sequences of pulses of the current frequency] X (T) and shifted) x (1 — T o ) for an exemplary time interval. In block 16, the coinciding pulses are suppressed in time, which ensures error-free operation of pulse subtraction unit 13, the output of which produces a continuous sequence of pulses with a repetition rate Δϊχ () = χ (1) -] X ((–T O ) equal to the increment measured frequency during the model time interval T o . At the other outputs of block 13, a signal is generated for the sign of the frequency increment 5Ϊ§ηΧ} χ (ί). The frequency pulses] χ (ί) arrive at the counting input of the trigger 26, at the output of which a sequence of pulses is generated halved frequency, i.e. --—
Импульсы этой частоты поступают на первые входы блоков 17 и 19, на вторые входы которых поступают импульсы измеряемой частоты ]χ(ί). В блоке 17 производится подавление совпадающих во времени импульсов, а в блоке 14 вычитание импульсов, поступающих на его входы. На выходе блока 14 образуется последовательность импульсов, следующая с частотойThe pulses of this frequency are fed to the first inputs of blocks 17 and 19, the second inputs of which receive pulses of the measured frequency] χ (ί). In block 17, the coincidence of pulses in time is suppressed, and in block 14, the subtraction of pulses arriving at its inputs. At the output of block 14, a sequence of pulses is formed, the next with the frequency
--— Ρχ(ί). В блоке 19 совпадающие во времени импульсы сдвигаются, благодаря чему собирательный элемент 21 ИЛИ используется как блок суммирования импульсов, на выходе которой образуется последовательность импульсов с частотой следования ]χ(ί)+ -Рх(1)·--— Ρ χ (ί). In block 19, the coinciding pulses are shifted in time, due to which the collecting element 21 OR is used as a pulse summing unit, at the output of which a sequence of pulses is formed with a repetition frequency] χ (ί) + -P x (1) ·
В зависимости от знака приращения входной частоты 5Ϊ§η^χ(·ί) сигналом с выходом блока 13 открывается либо вентиль 27, либо вентиль 28, с выходов одного из которых через элемент 23 ИЛИ импульсы частоты ]х(1) поступают на счетный вход суммирующего счетчика 2, где они суммируются на образцовом интервале времени То, который формируется на выходе счетчика-делителя 9 частоты в двоичном умножителе 7. Емкость 2" счетчика-делителя 9 частоты выбирается такой, чтобы после деления в нем входной частоты /о с генератора 6, период следования его выходных импульсов был бы равен образцовому ин2"Depending on the sign of the increment of the input frequency 5Ϊ§η ^ χ (· сигна), the signal from the output of block 13 opens either valve 27 or valve 28, from the outputs of one of which through element 23 OR frequency pulses] x (1) arrive at the counting input summing counter 2, where they are summed over an exemplary time interval T о , which is formed at the output of frequency counter divider 9 in the binary multiplier 7. Capacity 2 "of frequency counter divider 9 is chosen such that after dividing the input frequency / o from the generator 6, the period following its output impulse would be equal to an exemplary in2 "
тервалу времени То = -у-. Из выходных им/0time interval T o = - -. From the weekend to them / 0
пульсов счетчика-делителя 9 формируются с помощью блока 12 задержки сигналы управления, которые последовательно обнуляют реверсивный счетчик 3, затем переписывают через блок 5 код из суммирующего счетчика 2 в реверсивный счетчик 3, а затем обнуляют суммирующий счетчик 2 иpulses of the counter-divider 9 are formed using the block 12 delay control signals, which successively reset the reversible counter 3, then rewrite the code from the summing counter 2 to the reversing counter 3 via block 5, and then reset the summing counter 2 and
управляющий счетчик 8. Выходной кодcontrol counter 8. Output code
761924761924
после окончания ί'-го образцового интервала времени суммирующего счетчика 2 будет равенafter the end of the ί'th exemplary time interval of summing counter 2 will be equal to
Кгх(Т4) =Kg x (T4) =
тп t p
ΔΛ·(Λ·)ΔΛ · (Λ ·)
Этим кодом управляется двоичный умножитель 7 частоты, на выходе собирательного элемента И ИЛИ которого образуется последовательность импульсов с частотойThis code controls the binary multiplier 7 frequency, the output of the collecting element AND OR which produces a sequence of pulses with a frequency
ί-1ί-1
ΔΛ7/77)ΔΛ7 / 77)
£7(0 { Т,£ 7 (0 { T,
Δ/./Λ)Δ /./ Λ)
— среднее значение измеряемой частоты на г'-м образцовом интервале времени,- the average value of the measured frequency on the g'th exemplary time interval,
— приращение текущего значения измеряемой частоты за время ϊ-го образцового интервала.- the increment of the current value of the measured frequency during the ϊ-th exemplary interval.
Следовательно, в суммирующем счетчи- 20 ке 2 в конце каждого образцового интервала времени образуется код, скорректированный по значению приращения входной частоты за время образцового интервала, т. е. уменьшается динамическая погрешность измерения. После окончания каждого образцового интервала времени, код Крх(Т{) из суммирующего счетчика 2 переписывается через блок 5 в предварительно 30 обнуленный реверсивный счетчик 3, на счетный вход которого поступают импульсы частоты Ρ2(ί) с выхода элемента 22. Импульсы с частотой следования Р2(Р) образуются следующим образом. Импульсы с частотой следования &}χ(ί) с выхода блока 35 13 поступают непосредственно, а на второй вход, задерживаясь в блоке задержки 25 на время образцового интервала То. В блоке 18 подавляются совпадающие во времени импульсы, а в блоке 15 выделяется разностью импульсов входных последовательностейConsequently, in a summation counters 20 ke 2 at the end of each exemplary slot formed code, adjusted for frequency increment value of the input during the exemplary interval, t. E. Reduces the dynamic measurement error. After completion of each exemplary time slot, code Cr x (T {) of the totaliser 2 is rewritten through the unit 5 in the pre-zeroed 30 down counter 3 to the counting input of which receives impulses frequency Ρ 2 (ί) from the output member 22. The pulses with frequency P 2 (P) followings are formed as follows. Pulses with a repetition rate &} χ (ί) from the output of the block 35 13 come directly, and to the second input, lingering in the block of delay 25 for the time of the model interval To. In block 18, the pulses coinciding in time are suppressed, and in block 15, it is distinguished by the difference in pulses of the input sequences
т. е. на выходе блока 15 выделяется приращение второго порядка измеряемой частоты за время образцового интервала времени. Импульсы с выхода блока 15 с частотой следования Δ?}χ(ί) поступают на счетный вход управляющего счетчика 8 в двоичном умножителе 7 частоты. Так как управляющий счетчик 8 обнуляется в конце каждого образцового интервала времени, , то текущее значение управляющего кода на выходах разрядов управляющего счетчика 8 в ί+1-м образцовом интервале времени будет равноi.e., at the output of block 15, an increment of the second order of the measured frequency is allocated during the model time interval. The pulses from the output of the block 15 with the frequency Δ? Χ (ί) are fed to the counting input of the control counter 8 in the binary frequency multiplier 7. Since the control counter 8 is zeroed at the end of each exemplary time interval, the current value of the control code at the discharge outputs of the control counter 8 in the ί + 1th exemplary time interval will be equal to
Импульсы частоты Ρι(ί) с выхода двоичного умножителя 7 поступают на один вход блока 20, на другой вход которого поступают импульсы частоты Δ//'/) с выхода блока 13. В. блоке 20 производится сдвиг совпадающих во времени импульсов. В элементе 22 ИЛИ суммируются импульсы входных последовательностей. На выходе элемента 22 ИЛИ образуется последовательностью импульсов с частотой следованияThe frequency pulses Ρι () from the output of the binary multiplier 7 are fed to one input of block 20, to the other input of which frequency pulses Δ // '/) are received from the output of block 13. V. to block 20 the pulses coinciding in time are shifted. Element 22 OR summarizes the pulses of the input sequences. At the output of element 22 OR is formed by a sequence of pulses with a repetition frequency
. 1 о. 1 o
Импульсы с частотой следования Р2(Р) поступают на счетный вход реверсивного счетчика 3, где они интегрируются на ί+1-м образцовом интервале времени, и в зависимости от сигнала знака приращения 8Ϊ.£ηΔ$χ(1) на выходе блока 13, по которому устанавливается триггер 4, определяющий направление счета, текущее значение интеграла алгебраически суммируется с числом импульсов ·Νρχ(Τΐ), занесенным в реверсивный счетчик 3 после окончания ι-го образцового интервала’ времени. Текущее значение выходного кода, получаемое на выходах разрядов реверсивного счетчика 3 будет равноPulses with repetition rate P 2 (P) are fed to the counting input of the reversible counter 3, where they are integrated in the ί + 1 st exemplary time interval, and depending on the signal of the increment sign 8. £ ηΔ $ χ (1) at the output of block 13 which sets the trigger 4, which determines the direction of counting, the current value of the integral is algebraically summed with the number of pulses · Νρ χ () entered into the reversible counter 3 after the end of the ιth exemplary time interval. The current value of the output code obtained at the outputs of the digits of the reversible counter 3 will be equal to
Л(.ых(Л+,)= {L (. S (L + ,) = {
= т,= t,
Δ/Χ(ί)Δ / Χ (ί)
сП +cp +
дш+4; άί DS + 4; άί
+ ^№+ι) г'2ТГ,+ ^ No. + Ι) r'2T r ,
δίχ(Ρί+0Ί 48Ν/χ(Τ0δί χ (Ρί + 0Ί 48Ν / χ (Τ0
&Ν/Χ(Τ,+ 1) \ Г| Δ^γ/'Γζ+ΐ) . . (Ц & Ν / Χ (Τ, + 1 ) \ G | Δ ^ γ / 'Γζ + ΐ). . (C
где I меняется от Л· до Λ+ι иwhere I varies from L · to Λ + ι and
I оиI oi
ЛГупр/)=LH yr /) =
чh
где 1 изменяется от 7 до Λ+ι. 65where 1 varies from 7 to Λ + ι. 65
Δ2ΛΓ/λ(7’/+ι) = ΔΑ/χ(7'/+1)-Δ/νΛΓ(7’,·).Δ 2 ΛΓ / λ (7 ' / + ι ) = ΔΑ / χ (7' / + 1 ) -Δ / ν ΛΓ (7 ', ·).
Выходной код предлагаемого устройства по выражению (1) отличается от выходного кода прототипа наличием четвертогоThe output code of the proposed device by the expression (1) differs from the output code of the prototype by the presence of the fourth
761924761924
члена, разного корректирующему текущему значению числа' импульсов, пропорционального второй производной поскольку частоты по времени, посколькуterm, different corrective current value of the number of pulses, proportional to the second derivative since the frequency over time, since
= <(/) - Δ/Χ - X) //(() · Го - - То) · То = ~ ТЛЛК= <(() - Δ / Χ - X) // (() · Г о - - Т о ) · Т о = ~ TLLK
гg
Благодаря коррекции по второй производной измеряемой частоты по времени уменьшается динамической погрешностью при измерении частоты более широкого класса динамических сигналов. Предлагаемое устройство позволяет измерять с меньшей динамической погрешностью не только монотонно, но и быстроизменяющиеся сигналы. Кроме того, коррекция производится не по значению лрйращения числа импульсов измеряемой частоты за предыдущий образцовый . интервал времени, как в прототипе, а по значению текущих приращений первого и второго порядка измеряемой частоты. Это позволяет вводить коррекцию по текущему изменению измеряемой частоты, что дополнительно уменьшает динамическую погрешность измерения. Достигаемый эффект получается практически без увеличения объема оборудования по сравнению с прототипом.Due to the correction for the second derivative of the measured frequency in time, it is reduced by the dynamic error when measuring the frequency of a wider class of dynamic signals. The proposed device allows to measure with a smaller dynamic error not only monotonously, but also rapidly changing signals. In addition, the correction is made not according to the value of the rotation of the number of pulses of the measured frequency for the previous exemplary. the time interval, as in the prototype, and the value of the current increments of the first and second order of the measured frequency. This allows you to enter a correction for the current change in the measured frequency, which further reduces the dynamic measurement error. The achieved effect is obtained with virtually no increase in the volume of equipment compared to the prototype.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU772550610A SU761924A1 (en) | 1977-12-07 | 1977-12-07 | Digital frequency meter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| SU772550610A SU761924A1 (en) | 1977-12-07 | 1977-12-07 | Digital frequency meter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| SU761924A1 true SU761924A1 (en) | 1980-09-07 |
Family
ID=20736115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| SU772550610A SU761924A1 (en) | 1977-12-07 | 1977-12-07 | Digital frequency meter |
Country Status (1)
| Country | Link |
|---|---|
| SU (1) | SU761924A1 (en) |
-
1977
- 1977-12-07 SU SU772550610A patent/SU761924A1/en active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| SU761924A1 (en) | Digital frequency meter | |
| US3947673A (en) | Apparatus for comparing two binary signals | |
| SU570053A1 (en) | Divider | |
| SU512468A1 (en) | Dividing device | |
| SU871099A1 (en) | Digital phase meter | |
| SU1076868A1 (en) | Time interval meter | |
| SU771561A1 (en) | Digital frequency meter | |
| SU1620952A1 (en) | Device for measuring the rate of frequency variation | |
| SU635504A1 (en) | Shaft angular position-to-code converter | |
| SU1049922A1 (en) | Device for computing current estimation of average value | |
| SU851404A1 (en) | Device for division | |
| SU905871A1 (en) | Digital decimal meter of pulse mean frequency | |
| SU886191A1 (en) | Frequency multiplier | |
| SU868625A1 (en) | Digital phase shift meter | |
| SU941904A1 (en) | Device for determination of harmonic signal extremum moments | |
| SU955053A1 (en) | Division device | |
| SU1613998A1 (en) | Apparatus for measuring daily rate of time piece | |
| SU518777A1 (en) | Device for calculating standard deviation | |
| SU983574A1 (en) | Digital average value phase meter | |
| SU1068836A1 (en) | Digital phase meter | |
| SU1183543A1 (en) | Device for monitoring intensity of blast furnace run | |
| SU834408A1 (en) | Device for measuring non-staionary temperatures | |
| SU568903A1 (en) | Digital axtraplating frequency meter | |
| SU563656A1 (en) | Control device for distance-finder | |
| SU938187A1 (en) | Digital frequency meter |