SU1048476A1 - Устройство дл контрол логических схем - Google Patents

Abstract

УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛСГИЧЕСКИХ СХЕМ, содержащее пульт управлени , блок ввода исходной , информации, первые выходы которого соединешд с информационными входами первого регистра, вторьте регистры, вхрды сброса которых подключены к первому выходу пульта управлени  и входу сброса первого регистра, блок выделени  неисправностей, элемент ИЛИ и блок индикации, о т л и ч а ю щ е е с   тем, что, с целью повышени  эффективности контрол , в устройство введены первые блоки совпадени  по числу вторых регистров, группы первых элементов И по числу вторых регистров, первый коммутатор и последовательно . соединенные второй коммутатор, дешифратор , группа вторых элементов И, второй блок совпадени  и третийэлемент И, второй вход которого подключен к выходу элемента ИЛИ, а выход к входу блока индикаини, управл ющий вход которого соединен с управл ющими входами обоих коммутаторов и со вторым выходом пульта управлени , третий выход которого подключен ко вторым входам вторьвс элементов И., группы ,,а четвертый выход - к управ л юшим входам первых элементов И группы,информационные входы которых соединены со вторьши выходами блока ввода исход} ой информации, а выходы подключены ко входам соответствующих вторых регистров, выходы кото (Л рых соединены с первыми входами соответствующих первых блоков совпадес: ни , вторые входы которых соединены с выходами вторых элементов И группы, а выходы первых блоков совпадени  подключены к переым вхоодм блока выделени  неисправностей, вторые входы -коо торого подключены к выходам первого 4 коммутатора, а выходы - ко входам элемента ИЛИ, вторые входы коммутатоОО ров  вл ютс  информационными входа ми устройства. Од

Description

Изобретение относитс  к вычиспнтепь ой технике и может быть использовано ри функциональном циагностировпнии ппаратуры.

Известно устройство цп  контроп 5

поиска неисправностей комбинационных схем, содержащее источник питани , бпок фиксации неисправностей, коммутатор переменных погических функций, коммутатор переменных инверсных погическихО ункций. Эти коммутаторы выполнены матричными с двум  группами выхоцных шин. Шины одной группы  вп ютс  общими цп  обоих коммутаторов и соедин ютс  с соответствующими входными 15 шинами в одном из включенных попоже- . НИИ коммутирующих эпементов через электронные ключи. Управл ющие входы электронных ключей через схемы ИЛИ подключены к входам шагового коммута- 20 тсра н к выходным шинам другой группы дшпюго коммутатора, соедин ющихс  с входными шинами в другом включенном опожении тех же коммутирующих эпе- ментов, которые соединены с управ- 25 п ющими входами диагностируемой . Нагрузкой диагностируемой схемы  вл етс  блок фиксации неисправностей. Входы блока фиксации неисправностей через коммутируюите элементы коммута- зо тора конъюнкций подключены к одноименным входам шагового коммутатора В каждом положении шагового коммутатора источник питани  подключен одновременно к одной из входных шин одного комму-,татора совместно со всеми входными шинами и входами всех схем ИЛИ другого коммутаюра Ш .

Недостатком указанного устройства  вл етс  невозможность примене1та  его 4Q дл  контрол  дискретного устройства в процессе выполнени  рабочей программы.

Наиболее близким к предлагаемому  вл етс  устройство контрол  логических счем,содержащее блок управлени ,.блок вво- 5 да данных,подключенный к регистрам,управл ющие входы которых подкпючены к выходу блока управлени ,блок выделени  неисправностей ,элемент ИЛИ и блок индикации l2j.

Однако в данном устройстве контроль 50 аппаратуры производитс  только во врем  ее остановки, т, е, в промежутки между выполнени ми рабочей программы что не позвол ет вы вить неисправности, возни-. кающие в процессе выполнени  рабочей 55 программы.

Цель 13обретени  - повышение эффективности контроа , т. е. обнаружение

неисправностей в реальном масштабе времени, на основании вычисленных провер ющих тестов дл  комбинационных логических схем.

Поставленна  цель достигаетс  тем, что в устройство дл  контрол  логических схем,, содержащее пульт управлени , блок ввода исходной информации, первые выходы которого соединены с информационными входами регистра, вторые регистры , входы, сброса которых подключены к первому выходу пульта управлени  и входу сброса первого регистра, блок выделени  неисправностей, элемент ИЛИ и блок индикации, введены первые блоки совпадени  по числу вторых регистров, группы первых элементов И по числу вторых регистров, первый коммутатор и последовательно соединенные второй коммутатор, дешифратор, группа вторых эпементов И, второй блок совпадени  и третий элемент И, второй вход которого подключен к выходу элемента ИЛИ, а выход - к входу индикации, управл ющий вход которого соединен с управл ющими входами обоих коммутаторов и со вторыми выходами пульта управлени , третий выход которого подключен ко вторым входам вторых элементов И группы, а четвертый выход - к управл ющим входам первых элементов И группы, инфор мационные входы которых соединены со вторыми выходами блока ввода исходной информации, а выходы подключены ко входам соответствующих вторых регистро выходы которых соединены с первыми входами соответствующих первых блоков совпадени , вторые входы которых соединены -с выходами вторых элементов И группы, а выходы первых блоков совпадени  подключены к первым входам блока выделени  неисправностей, вторые входы которого подключены к выходам первого коммутатора, а выходы - к входам элемента ИЛИ, вторые входы коммутаторов  вл ютс  инфо; мационными входами устроства , |На фиг. 1 представлена функциональна  схема устройства,

УстройсТБо содержит контролиру&мую схему 1, второй коммутатор 2, первый коммутатор в, дешифратор 4, вторые элементы И 5, второй блок 6 совпадени  первый регистр 7, дешифратор 8, пульт 9 управлени , дешифратор 10, первые элементы И 11, вторые регистры 12; первы блоки 13 совпадени , элементы И 14, элемент ИЛИ 15, третий элемент И 16, бпок 17 индикации, входные шнны 18, . выгсоцные шины 19, узеп 2О ввода исхоц ных данных, узеп 21 пуска, узеП 22 сбр са, узеп 23 выбора коитропируемой схемы, узеп 24 выбора контрогаируемой точки, бпок 25 ввода исходной информации , бпок 26 выдепени  неисправностей, На фиг. 2 представпжна функционапьна  схема комнутатора 2, который содержит эпементы ИЛИ 27, первую труппу , элементов И 28 и вторую группу элементов И 29. На фиг. 3 представпена функциональна  схема бпоков совпадени , содержащих руппу элементов И 30 и элемент ИЛИ 31, Устройство работает спецующим обра ЗОМ... Дл  контрол  комбинационной схемы прецварителъно- вычисл етс  одним из методов (табличным или аналит еским), провер ющий тест. С помощью узла ввода исходных данных 20 через дешифратор 8 в первый регистр 7 последовательно записываютс  единицы , которые. соответствуют весам состо ний входных тестовых воздействий. Так, если провер ющий тест содержит входные наборы с весовым состо нием Ч 467, то в 4,6 и 7-е разр ды первого регистра 7 последовательно за- писываютс  единицы, что содействует выбранному тесту. С помощью узла 23 выбора контролируемой схемы происходит через коммутатор 2 и 3 подключение провер емой сх©мы 1 к устройству контрол . Выходные сигналы с первого регистра 7 поступают в блок 6, подготавлива  его к работе. Бпок 6 предназначен дл  выцепени  множества входных наборов, таких наборов, которые вход т в выбранный провер юш:ий тест. При этом блок 6 выдает сигнал, который поступает на элемент И 16, обеспечивающий выдачу сигнала неисправности в блок индика- , ции 17, только при наличии сигнала с. блока 6. С помощью узла 24 выбора контролируемой точки элементов И 11 выбираетс  один из вторых регистров 12, соответствующий определенной контротгь- ной выходной точке контролируемой сх&мы .1.В выбранный второй регистр 12 с по мощью узпа 20 ввода исходных данных, использу  дешифратор 10, записываютс  единицы в те разр ды выбранного регист ра 12, соответствукш.ше входным тестовы наборам, на которых выходна  функци  принимает единичное значение. Так, если при вводе Tfip 4-6-7 выходна  функци  при вводе тестовых наборов р весовым состо нием 4 и 7 принимает единичное значение, то в 4 и 7 разр ды этого рогистра 12 записываютс  единицы, а в остальные разр ды нули. Дл  остальных контролъ1Пз1х точек в регистры 12 вводитс  эталонное значение выходной функции на 4,6 и 7 наборах.. Дл  пуска устройства необходимо с помощью узпа 21 пуска подать команцу на группу элементов И 5, подготавлива  их к открытию. При реализации рабочей программы, поступающей по входным шинам 18 выбранной схемы 1, с помощью узла 23 подаютс  рабочие воздействи , среди которых есть и входные наборы, которые вход т в провер ющий тест. Рабочие воздействи  одновременно поступают на вход контролируемой схомы 1 и на вход, дешифратора 2. Выходной сигнал с дешифратора 4 через rpjTiпу элементов И 5 поступает на.вход блока 6 и на блоки 13. В случае, если вес состоетш  входного набора входит в провер ющий тест, записанный в первом регистре 7, то с блока 6 поступает cvirnan на элемент И 16, В то же врем  выходной сигнал с деши уратора 4 через группу элементов И 5, поступает на блоки 13, где дл  каждой контролируемой точки записаны эталонные выходные значени  выходной функции, :соответствующие входным наборам пров&р ющего теста..С выхода 13 снимаетс  эталонное значение выходного сигнала контрольной точки блока 4, соответствующего входному набору. Выходные сигналы с блоков 13 поступают на элемен ты 14, где сравниваютс  с выходньага сигналами, поступающими с контроггару мой схемы 1 через коммутатор 3. Если значение выходного сигнала контрол фуомой схемы 1 отличаетс  от эталонного значени , записанного в регистрах 12, то на выходе элемента 14 по вл етс  сигнал, который через элемент ИЛИ 15 поступаетна элемент И 16. Элемент И 16 при наличии сигнала с блока 6 выдает сигнал на блок индикации 17, где также зафиксирован номер провер емой схемы 1 по информации поступающей с узла 23. Дл  подключени  и проверки другой контролируемой схемы необходимо подать управл ющее воздействие с узла 23 вь бора контротфуемой схемы комхтутаторы 2 и 3. С помощью узпа сброса 22 необхоцимо сбросить информакию, aaimсанную в первом 7 и втором 12 регис рак и записать анапогично новую тестовую информаиию, соответствующую новой контропируемой схеме. Дапее процесс контрол  аналогичен. Преимуществом разработанного уртро ства  вп етс  возможность опреаепени  технического.состо ни  контролируемой аппаратуры в процессе выполнени  ее ра ёочёй программы, т. е. произвоцить в рсйпьном масштабе времени. Это поа ол ет исключить распространение неисп правности по системе, что позволит ло:1:апгкзовать место неисправности с точ-« носа-ью ар контролируемого блока, а это п.авт возможность сократить врем  отыск ни  и устранени  неиспр;авности, так как врем  отыскани  и замены неиспра& ного блока опрецел етс  Та t -tjfi, где -t-i врем  реализации диагностиг ческой программы} 2 - врем  (Дешифрации результатов тестового контрол ; г врем  замены неисправного При иоюльзовакии разработанно1ч устройства Т в основном определ етс  tj неисправ ного  блока. Кроме TWO, устройство использовани  ал  снфецеленв  электричеоки неразличнмык неисправностей на УОО&не контролируемых блоков сокращает врем  отыскани  неразличимых неисправностей , так как нужно буцет производить блочную замену блоков с целью отыскани  неисправного блока.

18

18

19

13

-LJ

Claims (1)

1. УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЛОГИЧЕСКИХ СХЕМ, содержащее пульт управления, блок ввода исходной , информации, первые выходы которого соединены с информационными входами первого регистра, вторые регистры, входы сброса которых подключены к первому выходу пульта управления и входу сброса первого регистра, блок выделения неисправностей, элемент ИЛИ и блок индикации, о тличаю щеес я тем, что, с целью повышения эффективности контроля, в устройство введены первые блоки совпадения по числу вторых регистров, группы первых элементов И по числу вторых регистров, первый коммутатор и последовательно соединенные второй коммутатор, дешифратор, группа вторых элементов И, второй блок совпадения и третий элемент И, второй вход которого подключен к выходу элемента ИЛИ, а выход к входу блока индикации, управляющий вход которого соединен с управляющими входами обоих коммутаторов и со вторым выходом пульта управления, третий выход которого подключен ко вторым входам вторых элементов И. группы ,а четвертый выход - к управляющим входам первых элементов И группы,информационные входы которых соединены со вторыми выходами блока ввода исходной информации, а выходы подключены ко входам соответствую- <g щих вторых регистров, выходы которых соединены с первыми входами соответствующих первых блоков совпадения, вторые входы которых соединены с выходами вторых элементов И группы, а выходы первых блоков совпадения подключены к первым входам блока выделения неисправностей, вторые входы -которого подключены к выходам первого коммутатора, а выходы - ко входам элемента ИЛИ, вторые входы коммутаторов являются информационными входами устройства.

   SU ... 1048476 >

   1 1048476 2