Изобретение относитс к вычислительной технике и может быть использовано при тестовой диагностике неисправностей и контроле логических схем: типовых элементов замены, схем цифровых приборов, больших интегральных схем. Известны устройства дл контрол схем, которые обеспечивают поочередную проверку каждой схемы, вход щей в состав объекта контрол , путем сравнени ее входных сигналов с выходными сигналами однотипной эталонной схемы, на входе которой прикладываютс сигналы, снимаемые со входов контролируемой схемы объекта 1. Недостаток данных устройств - ограниченные функциональные возможности, так как они позвол ют зафиксировать неисправность при условии использовани однотипной эталонной схемы. Наиболее близким к предлагаемому по технической сущности вл етс устройство дл проверки функционировани логических схем, обеспечивающее тестовую проверку функционировани логических схем с помощью поочередного сравнени сигналов контролируемых выходов провер емого устройства с эталонными выходными сигналами в блок;е сравнени на максимальной рабочей частоте и содержащее блок ввода данных, выходом соединенный с первым входом блока входных и эталонных выходных сигналов, выход которого подключен через коммутатор к контролируемой схеме и через блок сравнени к блоку индикации, блок управлени , подключенный своими выходами ко входам блока ввода данных, блока входных и эталонных выходных сигналов, коммутатору и блоку индикации, блок контролируемых выходов, выход которого подключен ко второму входу схемы сравнени , один вход - к выходу блока ввода, другой - к выходу блока управлени , блоки регистров, причем вход одного блока регистров подключен к выходу блока входных и эталонных выходных сигналов, а вход другого блока регистров - к выходу блока контролируемых выходов, одни выходы блоков контрольных регистров подключены к соответствующим входам блока индикации, другие выходы - ко входам блока управлени , управл ющие входы - к выходам блока управлени , а выходы сравнени - к соответствующим выходам блока ввода 2. Недостаток известного устройства состоит в больших временных затратах на проверку, что обусловлено необходимостью поочередного сравнени сигналов контролируемых выходов провер емого устройства с эталонными выходными сигналами на каждом такте работы устройства. Кроме того, работа устройства не может быть прекращена при обнаружении устойчивого отказа типа замыкани входов на землю, что вызывает потери времени на тестирование заведомо неисправной схемы. Цель изобретени - сокращение времени проверки. Поставленна цель достигаетс тем, что в устройство, содержащее блок индикации и коммутатор, первые группы входов и выходов которого соответственно вл ютс группами входов и выходов устройства, а вход соединен с выходом первого блока пам ти, первым входом соединенного с первым выходом блока управлени , а вторым - с первым выходом блока ввода и хранени программ контрол , вход которого вл етс входом устройства, а группа входов подключена к группе выходов блока управлени , введены блок анализа и второй блок пам ти, причем перва группа входов и перва , втора и треть группы выходов блока ана-лиза соединены соответственно со вторыми группами выходов и входов коммутатора и первой и второй группами входов блока индикации, втора группа входов - с группой выходов второго блока пам ти, а вход и выход - соответственно со вторым выходом и первым входом блока управлени , третий выход которого подключен к первому входу второго блока пам ти, а второй вход -ко второму входу второго блока пам ти и выходу блока ввода и хранени программ контрол , причем блок анализа содержит три группы элементов НЕ, группу элементов И и группу схем сравнени , при этом входы элементов НЕ первой и третьей групп вл ютс соответственно второй и первой группами входов блока, выходы элементов НЕ первой группы подключены ко второй группе выходов блока и через элементы НЕ второй группы к первой группе выходов блока, первый вход каждой схемы сравнени группы соединен с выходом соответствующего элемента НЕ первой группы, второй вход - с выходом соответствующего элемента НЕ третьей группы и третьей группой выходов блока, а выход - с первым входом соответствующего элемента И группы, второй вход и выход которого подключены соответственно ко входу и выходу блока. Блок управлени содержит распределитель импульсов опроса, первый, второй и третий выходы которого вл ютс соответственно первым, вторым и третьим выходами блока, первый вход соединен с первым выходом генератора тактовых импульсов, а второй вход - с первым выходом формировател сигнала начала работы, входом соединенного со вторым выходом генератора тактовых импульсов, формирователь сигнала останова, первый вход которого соединен с первым входом блока, а второй вход - через формирователь сигнала конца работы со вторым выходом блока, второй выход формировател сигнала начала работы, четвертый выход распределител импульсов опроса и выход формировател сигнала останова вл ютс группой выходов блока. На чертеже представлена блок-схема устройства. Предлагаемое устройство содержит блок 1 управлени , блок 2 ввода программ контрол , блоки 3 и 4 пам ти, блок 5 анализа, коммутатор 6, блок 7 индикации, провер емую логическую схему 8 и вход 9 устройства. Блок I управлени содержит распределитель 10 импульсов опроса, генер атор 11 тактовых импульсов, формирователь 12 сигнала начала работы, формирователь 13 сигнала останова и формирователь 14 сигнала конца работы. Блок 5 анализа содержит элементы НЕ 15 16 и 17 первой, второй и третьей групп, схемы 18 сравнени группы и элементы И 19 группы. На чертеже обозначены также входы 20 и 21 первой и второй групп блока индикации, контакты 22 и 23 коммутатора 6 и вход 24 пуска формировател 12 сигнала начала работы. Устройство позол ет проводить контроль работоспособности логической схемы при проверке элементов схемы на переключение из состо ни «1 в состо ние «О и наоборот. Тест дл неисправности рассматривают, во-первых, как последовательность тестовых служебных и информационных наборов, при подаче которых переключение сигналов в блоке 5 анализа, по крайней мере, с одного контролируемого входа исправной схемы отличаетс от переключени сигналов в блоке 5 контролируемого входа схемы с неисправностью , причем неисправность заключаетс в замыкании контролируемого входа схемы на землю. Во-вторых, при подаче наборов происходит переключение сигналов , по крайней мере, одного контролируемого выхода исправной схемы в отличие от переключени сигналов в блоке 5 контролируемого выхода схемы с неисправностью. Блок 1 управлени реализует задание на выборку определенной программы контрол дл провер емого устройства из блока 2 в блоки 3 и 4, формирует импульсы опроса дл блоков 3, 4 и 5, производит останов тест-программы в такте, в котором возникли услови останова, и осуществл ет .запуск тест-программы. Блок 2 ввода программ контрол обеспечивает ввод и хранение программ контрол . выдает тестовые последовательности информационных входных и эталонных выходных сигналов в блок 4, а служебных установочных сигналов в блок 3. Первый блок 3 пам ти реализует установку и хранение одной из последовательностей служебных сигналов и обеспечивает ее параллельный ввод в коммутатор 6. Второй блок 4 пам ти осуществл ет хранение одной последовательности информационных входных и последовательности эталонных выходных сигналов, реализует параллельный ввод информационных входных сигналов через блок 5 по каналам коммутатора 6 на определенные входные контакты контролируемой схемы 8, обеспечивает параллельный ввод эталонных выходных сигналов в блок 5, который предназначен дл обнаружени состо ни , при котором требуетс произвести останов тест-программы, а также при неисправности контролируемой логической схемы реализует выдачу сигналов о неисправности в блок 7 индикации и в блок управлени дл останова тестпрограммы контрол . Коммутатор 6 обеспечивает подключение к определенным каналам коммутатора входных и выходных контактов провер емой логической схемы, а также соответствующих входов и выходов блока 5. Блок 7 индикации неисправности провер емого устройства фиксирует неисправность с точностью до номера контакта входного или выходного провер емой логической схемы. Провер ема логическа схема должна иметь не более М внещних логических полюсов (где М - число разр дов выходных регистров блока 4). Устройство работает следующим образом. Перед началом работы устройства на вход 9 блока 2 поступает тест-программа контрол одной из логических схем в двоичном коде. После того, как в блок 2 поступит сигнал с блока 1, разрешающий начало считывани тестовых наборов программы контрол , последовательность служебных установочных сигналов поступает в блок 3 пам ти, а последовательность информационных входных и последовательность эталонных выходных сигналов занесетс в соответствующие регистры блока 4 пам ти. Затем с блока 1 подаетс импульс опроса в блок 3, с приходом которого происходит параллельный ввод последовательности установочных служебных сигналов в коммутатор б, при этом под воздействием этих сигналов в коммутаторе происход т соответствующие переключени контактов, обеспечивающих подключение к олределенным каналам коммутатора входных и выходных контактов провер емой логической схемы 8, а также групп входов и выходов блока 5. В следующем временном такте с блока 1 подаетс импульс опроса в блок 4, разрешающий параллельный ввод информационных входных сигналов через блок 5 в блок 7 и по каналам коммутатора 6 на входные контактные провер емой логической схемы 8. Блок 5 определ ет реакцию контролируемых входов и в случае, если хот бы один из входов провер емой логической схемы замкнут на землю, формирует сигнал неисправности данного входа, поступающий в блок 7 дл фиксации номера неисправного входа, и сигнал в блок 1 дл останова тест-программы . Одновременно с информационными сигналами в блок 5 по другим входам ввод тс параллельно из блока 4 эталонные выходные сигналы, которые сравниваютс с сигналами выходов провер емой логической схемы 8. В случае несравнени сигналов хот бы на одном контролируемом выходе результаты несравнени передаютс на блок 7 дл фиксации номера неисправного выхода . Блок I на каждом временном такте работы устройства формирует импульс опроса результатов сравнени выходных сигналов с контактов провер емой схемы с входными эталонными сигналами программы контрол и в случае несравнени в блок 1 поступает сигнал на останов тест-программы контрол . После проверки логической схемы 8 на одном тесте подаетс следующий тест, и процесс повтор етс до тех пор, пока логическа схема 8 не будет проверена на всех тестах, после чего на блок 2 поступает сигнал останова по входу 9. Сигналы, действующие на выходах блока 3 пам ти, поступа в коммутатор 6, переключают контакты коммутатора, соедин выходы заданных элементов НЕ 16 со входами логической схемы 8. Информационные сигналы, поступа из блока 4 пам ти на элемент НЕ 15, измен ют на выходе элемента НЕ 15 уровень потенциалов сигналов с «1 на «О или наоборот. Сигналы с выхода элемента НЕ 15 поступают на вход 20 блока 7 и одновременно эти сигналы поступают на первый вход схемы 18 сравнени и на вход элемента НЕ 16. На выходе элемента НЕ 16 сигналы измен ют уровень потенциала с «О на «1 или наоборот и через контакт, например контакт 22 коммутатора 6, поступают на соответствующий вход провер емой логической схемы 8 и вход элемента НЕ 17. Если провер емый вход логической схемы 8 замкнут на землю, то на вход элемента НЕ 17 поступает уровень потенциала сигнала, равный нулю, а с выхода элемента НЕ 17 сигнал поступает на вход 21 блока 7 индикации. В блоке 7 будет зафиксирован номер неисправного входного контакта из-за несравнени логических значений потенциалов сигналов, поступающих по входам 21 и 20. Сигналы с выхода элемента НЕ 17 поступают и на второй вход схемы 18 сравнени , где происходит сравнение сигналов, поступивших с выхода элемента НЕ 15 и с выхода элемента НЕ 17 на совпадение уровней областей потенциалов «1 или «О. Результат сравнени поступает на первый вход соответствующего элемента И 19, на второй вход которого поступает импульс опроса с выхода блока I в каждом такте теста. При обнаружении несовпадени в схеме 18 сравнени с выхода элемента И 19 на вход блока 1 поступает сигнал дл останова тест-программы. Таким образом, обнаруживаютс все входы логической схемы 8, замкнутые на землю. Дл проверки реакций логической схемы 8 на эталонные сигналы соответствующие контакты коммутатора 6 размыкаютс (например , как контакт 23), и эталонные выходные сигналы поступают с выходов блока 4 пам ти на вход элемента НЕ 15, вызыва переключение уровней потенциалов сигналов с «1 на «О и наоборот на выходе элемента НЕ 15. Затем сигналы с выхода элемента НЕ 15 поступают на вход 20 в блок индикации , где происходит фиксаци этих сигналов . Одновременно сигналы с выхода элемента НЕ 15 поступают на первый вход схемы 18 сравнени и вход элемента НЕ 16, выход которого отключен от соответствующего входа провер емой логической схемы 8 контактом 23 коммутатора 6. Выходные сигналы логической схемы 8 поступают на вход элемента НЕ 17. Сигналы с выхода элемента НЕ 17 поступают по входу 21 в блок 7 индикации, где происходит сравнение и фиксаци логических значений сигналов, поступающих по входам 21 и 20. В случае несравнени логических значений выходных и эталонных сигналов в блоке 7 фиксируетс номер выходного контакта с неисправностью провер емой схемы. Сигналы с выхода элемента НЕ 17 поступают и на второй вход схемы 18 сравнени , где происходит сравнение на совпадение этих сигналов с эталонными сигналами, поступающими с выхода элемента НЕ 15. При обнаружении несравнени сигиал с выхода элемента 4 по импульсу опроса из блока 1 поступает дл останова тест-программы в формирователь 14. Блок 1 управлени работает следующим образом. При подаче питани происходит запуск генератора 11, причем первые тактовые импульсы поступают на вход распределител 10 и формировател 12 и запускают их. При подаче сигнала на вход 24 формирователь 12 формирует сигиал «Начало работы, поступающий в блок 2, который разрешает считывать тестовые наборы программы контрол . При этом последовательность служебных установочных сигналов поступает в блок 3 пам ти, а последовательность информационных входных и последовательность эталонных выходных сигналов занос тс в соответствующие регистры блока 4 пам ти. С поступлением второго тактового импульса с генератора 11 формирователь 12 снимает блокировку распределител 10 и импульс опроса поступает в блок 3. С приходом этого импульса происходит параллельный ввод последовательности установочных служебных сигналов в коммутатор 6. С приходом третьего тактового импульса на формирователь 12 снимаетс блокировка другого выхода распределител 10 и импульс опроса поступает в блок 4, где разрешает параллельный ввод информационных входных сигналов на входы провер емой логической схемы 8, и в блок 7 индикации, а эталонных выходных сигналов - в блок 5. С поступлением следующего тактового импульса импульсы опроса на каждом из последующих временных тактов работы поступают в блок 5 дл опроса результатов сравнени . В случае несравнени на формирователь 13 поступает сигнал, по которому формируетс импульс дл блока 2 на прерывание тест-программы. Дл продолжени проверки логической схемы 8 нужно повторно подать сигнал на вход 24. После проверки схемы на всех тестах программы контрол сигнал «Конец программы контрол выдаетс с выхода блока 2 на вход блока 4 дл обнулени регистров пам ти блока 4 и на вход формировател 14, который формирует и выдает сигнал «Конец работы на вход узла 13. Последний вырабатывает импульс останова тест-программы и приводит в исходное состо ние блок