SU1037415A1 - Digital multichannel apparatus for controlling inverter - Google Patents

Description

Изобретение относитс  к электротехнике , а более конкретно - к систе мам управлени  статическими преобразовател ми , и может быть использовано дл  управлени  многофазными автономными инверторами. Известно устройство дл  управлени  инвертором, содержащее в каждом канале счетчик импульсов, блок совпа дени  и универсальный tJK-триггер, благодар  чему формируютс  управл ющие импульса со скважностью два. Регулирование угла осуществл етс  изменением частоты общего дл  всех каналов генератора, выход которого под ключен к входам счетчиков импульсов 1, Недостатком устройства  вл етс  изменение фазы выходного напр жени  инвертора, которое при изменении угла регулировани  в пределах О 180 эл.град. составл ет 0-90 эл.град. Наиболее близким к изобретению  вл етс  устройство дл  управлени  инвертором, которое содержит задающий генератор, кольцевую пересчетную схему , источник управл ющего напр жени  и идентичные каналы управлени , каждый из которых содержит фаэосдвигающий блок, элемент ИСКШЧАЮЩЕЕ ИЛИ, последовательно соединенные реверсивный счетчик импульсов, элемент ИЛИ-НЕ тактируемь1Й RS-триггер и формирователь счетных импульсов. Входы формиро вател  счетных импульсов подключены к выходам кольцевой пересчетной схемы а ВЫ.ХОДЫ - к входам реверсивного счет чика импульсов, который измер ет угол регулировани  оС в первой половине каждого полупериода синхронизирующего сигнала и формирует сигнал на переключение тактируемого RS-триггера во второй половине ка5кйого полупериода синхронизирующего сигнала в момент времени 2, Таким образом, каждый канал управлени  формирует две последовательности управл ющих импульсов, одна из которых сдвинута относительно синхронизирующего сигнала на угол сС в сторону отставани , а друга  - на тот же угол в сторону опережени . Достоинство устройства - высока  степень симметрии управл ющих импульсов в каждом канале относительно синхронизирующего сигнала. Недостаток устройства - невысокое быстродействие и несимметри  между каналами, что приводит к низкому качеству выходного напр жени  инвертора 5установившихс  и переходных режимах . Объ сн етс  это следующим. Момент переключени  трактируемого RS-триггера, формирующего вторую последовательность управл ющих импульсов , определ етс  напр жением управлени  только в момент формировани  первой последовательности управл ющих импульсов и не зависит от текущих значений напр жени  управлени . Это вносит запаздывание в процесс регулировани , равное в пределе половине периода . Кроме того, известные аналоговые фазосдвигающие блоки (генераторы пилообразного напр жени  с компараторами , ждущие мультивибраторы, магнитные усилители и т.д.) неидентичны между собой по характеристикам, что вызывает асимметрию управл ющих импульсов между каналами в 3 6эл .град. Это приводит к отклонению фазы выходного напр жени  инвертора относительно синхронизирующего сигнала и искажению формы. Известные цифровые фазосдвигающие блоки, построенные на счетчиках, заполн емых импульсами от общего генератора регулируемой частоты, вносит запаздывание и имеют ограниченный диапазон регулировани  угла, так как генераторы регулируемой частоты инерционны и имеют конечное значение верхней частоты. Это приводит к низкому качеству регулировани  в переходных режимах. Цель изобретени  - повышение качества выходного напр жени  инвертора в установившихс  и переходных режимах путем повышени  стабильности фазы управл ющих импульсов и быстродействи . Поставленна  цель достигаетс  тем, что цифровое многоканальное устройство дл  управлени  инвертором, содержащее последовательно соединенные задающий генератор и кольцевую пересчетную схему на 2п триггерах (п 1,2,3,...), а также каналы управлени , каждый из которых содержит формирователь счетных импульсов и реверсивный счетчик, суммирующий и вычитающий входы которого подключены к выходам формировател  счетных импульсов , управл ющие входы которого соединены с выходами i-ro и j-ro триггеров кольцевой пересчетной схемы , причем j i-v п, а вход синхронизации подключен к выходу задающего генератора, дополнительно снабжено аналого-цифровым преобразователем, а в каждый канал управлени  введены формирователь коротких импульсов, блок сравнени  кодов, логи.ческий инвертор и два О-трип ера, тактовый вход одного из которых подключен к выходу логического инвертора, а управл ющий вход соединен с пр мым выходом другого D-триггера, управл ющий вход которого объединен с входом формировател  коротких импульсов и подключен к выходу i-ro триггера кольцевой пересчетной схемы, а тактовый вход упом нутого D-триггера объе динен с входом логического инвертора и подсоединен к выходу блока сравнени  кодов, одни входы которого подключены к выходам аналого-цифрового преобразовател , а другие входы к выходам реверсивного счетчика импульсов , вход установки нул  которого соединен с выходом формировател  коротких импульсов. При этом формирователь счетных импульсов содержит элемент ИСКШЧАЮЩЕЕ ИЛИ, входы которого  вл ютс  управл ющими входами формировател  счетных импульсов, и два двухвходовы блока совпадени , объединенные входы которых служат входом синхронизации, а выходы - выходами формировател  счетных импульсов, а другие входы упом нутых блоков совпадени  подключены к выходу элемента ИСКЛЮЧАЩЕЕ ИЛИ, причем один непосредственно, а другой - через логический инвертор. На фиг. 1 представлена схема предлагаемого устройства, содержаща  тол ко один канал управлени , т.е. пригод на  дл  управлени  однофазным инверто ром; на фиг. 2 - диаграммы, по сн ющи работу устройс-тва. Устройство содержит задающий гене ратор 1 с встроенным делителем часто ты, кольцевую пересчетную схему 2 на двух триггерах (п 1), канал 3 управлени  и аналого-цифровой преобразователь . Канал 3 управлени  содер жит формирователь 5 счетных импульсо реверсивный счетчик 6, блок 7 сравнени  кодов, логический инвертор 8, О-триггеры 9 и 10 и формирователь 11 коротких импульсов. Формирователь 5 счетных импульсов состоит из элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 12, логического инвертора 13 и двух двухвходовых бло ков 1 и 15 совпадени . Низкочастотный выход задающего генератора 1 подключен к входу кольцевой пересчетной схемы 2, высокочастотный выход -к одним из входов двухвходовых блоков ИИ 15 совпадени . Другой вход блока 15 совпадени  соединен с выходом логического инвертора 13t вход которого объединен с другим входом блока И совпадени  и подключен к выходу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 12. Входы этого элемента  вл ютс  входами формировател  5 счетных импульсов и подключены к выходам триггеров кольцевой пересчетной схемы 2. Выход блока 1 совпадени  подключен к суммирующему входу, а выход блока 15 совпадени  - к вычитающему входу реверсивного счетчика 6 импульсов , вход установки которого соединен с выходом формировател  11 коротких импульсов. Вход формировател  11 коротких импульсов объединен с информационным входом триггера 9 и подключен к выходу первого (i-ro) триггера кольцевой пересчетной схемы 2, Выходы счетчик 6 соединены с одними входами блока сравнени  кодов 7 ДРУ гие входы которого подключены к выходам аналого-цифрового преобразовател  k напр жение-код. Выход блока 7 сравнени  кодов подсоединен к тактовому входу триггера 9 и к входу логического инвертора 8, а выход логического и.нвертора 8 подключен к тактовому входу триггера 10, управл ющий вход которого соединен с пр мым выходом триггера 9. На фиг. 2 прин ты обозначени : 16сигнал на высокочастотном выходе задающего генератора 1;,17 и 18 сигналы на выходе первого (i-ro) и второго (j-ro) триггеров кольцевой пересчетной схемы 2 соответственно; 19 - сигнал на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 12, а 20 - сигнал на выходе логического инвертора 13; 21 и 22 - сигналы на суммирующем и вычитающем входах счетчика 6 соответственно; 23 сигнал на выходе формировател  1 1 коротких импульсов,. г Сигнал 2А изображает код А на выходах реверсивного счетчика 6, а сигнал 25 - код В на выходах аналого-цифрового преобразовател  ; 26 - сигнал на выходе блока 7 сравнени  кодов; 27 - сигнал на пр мом выходе триггера 9; 28 - сигнал на тактовом входе триггера 10, а 29 - сигнал на его пр мом выходе. Устройство работает следующим образом . Задающий генератор 1 формирует высокочастотные импульсы 16, которые поступают на объединенные входы блоков И и 15 совпадени , и импульсы с частотой в 2 раза выше выходной частоты инвертора, которые поступают на вход кольцевой пересчетной схемы 2. На выходе первого триггера кольцевой пересчетной схемы 2 формируетс  сигнал 17, на выходе второго триггера - сигнал 18, сдвинутый относительно сигнала 17 на 90 эл/град. Эти сигналы поступают на вход элемента ИСКШЧЛЩЕЕ ИЛИ 12, на выходе которого формируетс  сигнал 19. Этот сигнал поступает на вход логического инвертора 13 и на вход блока И совпадени . Сигнал 20 с выхода логического инвертора 13 поступает на вход блока 15 совпадени , В рез ультате на выходе блока И совпадени  формируетс  сигнал 21, поступающий на сум мирующий вход реверсивного счетчика 6, а на выходе блока 15 совпадени  формируетс  сигнал 22, гк)ступаюи1ий на вычитающий вход счетчика 6, Таким образом, формирователь 5 счетных импульсов распредел ет высокочастотные импульсы так, что в первой половине каждого полупериода сигнала 17, определ ющего фазу выходного напр жени инвертора, они поступают на суммирующий вход, а во второй половине каждого полупериода - на вычитающий вход счетчика 6, В результате число .А на выходах счетчика 6 возрастает в первой половине и уменьшаетс  во второй половине каждого полупериода сигнала 17, т.е, реверсивный счетчик 6 в данном случае выполн ет роль формировател  треугольного иапр - жени  2k. На вход установки счетчика 6 поступают, импульсы 23 с выхода формировател  11 коротких импульсов, которые сбрасывают счетчик в нулевое состо ние в конце каждого полупериода . Тем самым начало работы счетчика жестко прив зываетс  к началу каждого полупериода и повышаетс  надежность устройства в целом путем исключени  сбоев, возникающих в предыдущем полупериоде. Число А с выхода счетчика 6 поступает, на одни входы блока 7 сравнени  кодов, на другие входы которого поступает число В (сигнал 25) с аналого-цифрового преобразовател  k напр жение-код. Как ТОЛЬКО число А станет больше числа В, на выходе блока 7 сравнени  кодов по витс  сигнал 26 логической единицы . По переднему фронту этого сигнала переключитс  триггер 9, на пр мом выходе которого формируетс  перва  последовательность управл ющих импульсов 27, Триггер 10.,, формирующий вторую последовательность управл ющих импульсов 29, переключаетс  по переднему фронту сигнала 28, поступающего с выхода логического инвертора 8, на вход которого поступают импульсы 2б с блока 7 сравнени  кодов. При изменении числа ,В от О до максимально возможного, определ емого значением числа А в юмент времени, соответствующий половине полупериода синхронизирукщего сигнала 17, перва  последовательность управл ющих импульсов 27 сдвигаетс  относительно синхронизирующего сигнала 17 на угол 0-90 эл.град. в сторону отставани , а втора  последовательность 29 на тот же самый угол в сторону опережени , Таким образом, каждый канал управлени  формирует две последовательности управл ющих импульсов со скважностью два, строго симметричных относительно синхронизирующего сигнала. Количество разр дов счетчика определ ет точность и плавность регулировани  выходного напр жени  инвертора . В то же врем  дл  нормального функционировани  устройства управлени  необходимо, чтобы число высокочастотных импульсов за четверть периода выходной частоты не превышало емкости счетчика. Дл  управлени  т-фазным инвертором необходимо иметь m каналов управлени , аналогичные каналу 3 управлени  (фиг, 1), Так как на вход формировател  счетных импульсов 6 каждого канала управлени  необходимо подавать ва ортогональных сигнала, то кольцева  пересчетна  схема должна состо ть из четного количества триггеров 2п, где п 1,2,3,... Сдвиг по азе между выходными сигналами двух оседних триггеров в такой перечетной схеме равен 180/2 эл.град., что всегда позвол ет получить неободимое количество пар ортогональных игналов. В общем случае входы любоо канала управлени  подключаютс  к ыходам 1-го и j-ro триггеров кольевой пересчетной схемы, причем i The invention relates to electrical engineering, and more specifically to control systems of static converters, and can be used to control multi-phase stand-alone inverters. A device for controlling an inverter is known, which contains in each channel a pulse counter, a coincidence unit, and a universal tJK trigger, thereby forming control pulses with a duty cycle of two. The angle control is carried out by changing the frequency common to all channels of the generator, the output of which is connected to the inputs of pulse counters 1. The drawback of the device is the change in the phase of the output voltage of the inverter, which, when the angle of control is changed, is within 180 degrees of electric grad. is 0-90 el. Closest to the invention is an inverter control device, which contains a master oscillator, an annular scatter circuit, a control voltage source and identical control channels, each of which contains a phase shifting unit, an EXCESSING OR element, sequentially connected reversible pulse counter, an OR element Not clocked RS-trigger and counting pulse shaper. The inputs of the counting pulse generator are connected to the outputs of the ring scaling circuit and OUTPUTS - to the inputs of the reversing pulse counter, which measures the control angle оС in the first half of each half-period of the synchronizing signal and generates a signal for switching the clocked RS-trigger in the second half of the corresponding half-period synchronization signal at time 2, Thus, each control channel generates two sequences of control pulses, one of which is shifted relative to synchronization signal at the CC angle in the direction of lagging, and the other - at the same angle in the direction of advance. The advantage of the device is a high degree of symmetry of the control pulses in each channel relative to the synchronizing signal. The drawback of the device is low speed and asymmetry between the channels, which leads to low quality of the output voltage of the inverter 5 of the established and transient modes. This is explained as follows. The switching time of the treated RS-trigger, which forms the second sequence of control pulses, is determined by the control voltage only at the moment of the formation of the first sequence of control pulses and does not depend on the current values of the control voltage. This introduces a delay in the regulation process, equal in the limit to half the period. In addition, the well-known analog phase-shifting units (saw-tooth voltage generators with comparators, waiting multivibrators, magnetic amplifiers, etc.) are not identical among themselves according to their characteristics, which causes asymmetry of the control pulses between the channels at 3,6Eel.grad. This leads to a deviation of the phase of the output voltage of the inverter with respect to the clock signal and shape distortion. Known digital phase-shifting units built on counters filled with pulses from a common adjustable frequency generator introduces a lag and have a limited range of angle control, since adjustable frequency generators are inertial and have a finite high frequency value. This leads to low quality regulation in transient conditions. The purpose of the invention is to improve the quality of the output voltage of the inverter in the established and transient modes by increasing the stability of the phase of the control pulses and speed. The goal is achieved by the fact that a digital multichannel device for controlling an inverter, containing a series-connected master oscillator and an annular scatter circuit on 2n triggers (n 1,2,3, ...), as well as control channels, each of which contains a counting pulse generator and a reversible counter, the summing and subtracting inputs of which are connected to the outputs of the counting pulse generator, the control inputs of which are connected to the outputs i-ro and j-ro of the triggers of the ring scaling circuit, and j iv p, and input c the synchronization is connected to the output of the master oscillator, additionally equipped with an analog-digital converter, and in each control channel a shaper of short pulses, a code comparison unit, a logic inverter and two O-tripters, one of which is connected to the output of the logic inverter, are inserted, and the control input is connected to the direct output of another D-flip-flop, the control input of which is combined with the input of the short pulse shaper and is connected to the output of the i-ro flip-flop of the ring scaling circuit said D-latch union of with the input logic inverter, and connected to the output code comparing unit, one input of which are connected to outputs of analog-to-digital converter, and other inputs to the outputs of the reversible pulse counter, the input setting of zero is connected to the output of the short pulses. In this case, the counting pulse shaper contains a TIEKING OR element, whose inputs are the control inputs of the counting pulse generator, and two two-input matching blocks, the combined inputs of which serve as a synchronization input, and the outputs of the counting pulse generator outputs, and the other inputs of the matching match blocks are connected to the output of the EXCLUSIVE OR element, one being directly and the other through a logical inverter. FIG. 1 shows a diagram of the device proposed, containing only one control channel, i.e. suitable for controlling a single phase inverter; in fig. 2 - diagrams on the operation of the device. The device contains a master oscillator 1 with an integrated frequency divider, an annular scaling circuit 2 on two triggers (p 1), a control channel 3 and an analog-to-digital converter. The control channel 3 comprises a shaper 5 counting pulses reversible counter 6, a block 7 of code comparison, a logic inverter 8, O-triggers 9 and 10, and a shaper 11 short pulses. The counting pulse shaper 5 consists of an EXCLUSIVE OR 12 element, a logic inverter 13, and two two-input blocks 1 and 15 of coincidence. The low-frequency output of the driving oscillator 1 is connected to the input of the ring scaling circuit 2, the high-frequency output being one of the inputs of the two-input AI 15 blocks of coincidence. The other input of the coincidence unit 15 is connected to the output of the logic inverter 13t, whose input is combined with another input of the AND block and connected to the output of the EXCLUSIVE OR 12 element. The inputs of this element are inputs of the counting device 5 of the counting pulses and connected to the outputs of the triggering ring-scaling circuit 2. The output the coincidence unit 1 is connected to the summing input, and the output of the coincidence unit 15 is connected to the subtracting input of the reversible pulse counter 6, the installation input of which is connected to the output of the short pulse duration generator 11. The input of the short pulse shaper 11 is combined with the information input of the trigger 9 and connected to the output of the first (i-ro) trigger of the ring scaling circuit 2. The outputs of the counter 6 are connected to one input of the code comparison unit 7 whose other inputs are connected to the outputs of the analog-digital converter k voltage code. The output of the code comparison unit 7 is connected to the clock input of the trigger 9 and to the input of the logic inverter 8, and the output of the logic and inverter 8 is connected to the clock input of the trigger 10, the control input of which is connected to the forward output of the trigger 9. In FIG. 2 designations: 16 signal at the high-frequency output of the master oscillator 1; 17 and 18 signals at the output of the first (i-ro) and second (j-ro) triggers of the ring scaling circuit 2, respectively; 19 - the signal at the output of the element EXCLUSIVE OR 12, and 20 - the signal at the output of the logic inverter 13; 21 and 22 are the signals at the summing and subtracting inputs of counter 6, respectively; 23 signal at the output of the driver 1 1 short pulses ,. d. The 2A signal represents the code A at the outputs of the reversible counter 6, and the signal 25 - the code B at the outputs of the analog-digital converter; 26 is a signal at the output of the code comparison unit 7; 27 - signal at the forward output of the trigger 9; 28 is the signal at the clock input of the trigger 10, and 29 is the signal at its direct output. The device works as follows. The master oscillator 1 generates high-frequency pulses 16, which arrive at the combined inputs of the AND blocks and 15 matches, and pulses with a frequency 2 times higher than the output frequency of the inverter, which arrive at the input of the ring scaling circuit 2. At the output of the first trigger of the ring scaling circuit 2, a signal is generated 17, at the output of the second trigger, the signal 18 is shifted relative to the signal 17 by 90 e / deg. These signals are fed to the input of the TILT OR element 12, at the output of which a signal 19 is formed. This signal is fed to the input of the logical inverter 13 and to the input of the AND block. The signal 20 from the output of the logical inverter 13 is fed to the input of the block 15 to match. As a result, the output 21 of the block I matches the signal 21, which goes to the summing input of the reversible counter 6, and the output of the block 15 matches the signal 22 The input of the counter 6, Thus, the shaper 5 of the counting pulses distributes the high-frequency pulses so that in the first half of each half-period of the signal 17, which determines the phase of the output voltage of the inverter, they arrive at the summing input, and in the second Half of each half-period - to the subtracting input of counter 6, As a result, the number. And the outputs of counter 6 increase in the first half and decrease in the second half of each half-period of signal 17, i.e., the reversible counter 6 in this case plays the role of a triangle former and wives 2k. At the installation input of the counter 6, the pulses 23 are output from the output of the former 11 short pulses, which reset the counter to the zero state at the end of each half period. Thus, the start of operation of the counter is rigidly associated with the beginning of each half period and the reliability of the device as a whole is increased by eliminating failures that occurred in the previous half period. The number A from the output of the counter 6 is fed to one input of the code comparison unit 7, to the other inputs of which the number B (signal 25) is fed from the analog-to-digital converter voltage-code. As ONLY the number A will become larger than the number B, the output of block 7 comparison of codes shows a signal of 26 logical units. On the leading edge of this signal, flip-flop 9 switches, at the forward output of which the first sequence of control pulses 27 is formed, Trigger 10., Which forms the second sequence of control pulses 29, switches on the leading edge of the signal 28 coming from the output of the logic inverter 8 to the input of which receives pulses 2b from block 7 of code comparison. When the number, B from O to the maximum possible, determined by the value of the number A in the time, corresponding to half the half period of the synchronizing signal 17, changes, the first sequence of control pulses 27 is shifted relative to the synchronizing signal 17 by an angle of 0-90 electrical degrees. in the direction of lag, and the second sequence 29 at the same angle in the direction of advance. Thus, each control channel forms two sequences of control pulses with a duty cycle of two, strictly symmetrical with respect to the synchronizing signal. The number of bits in the meter determines the accuracy and smoothness of the control of the output voltage of the inverter. At the same time, for the normal operation of the control unit, it is necessary that the number of high-frequency pulses per quarter of the output frequency period does not exceed the counter capacity. To control the t-phase inverter, you must have m control channels, similar to control channel 3 (FIG. 1). Since the orthogonal signal must be supplied to the input of the counting pulse generator 6 of each control channel, the ring scaling circuit must consist of an even number of triggers 2p, where n 1,2,3, ... The shift in az between the output signals of the two sedentary triggers in such a recalculated scheme is 180/2 electrical degrees, which always allows to get an indivisible number of orthogonal pairs of analogs. In the general case, the inputs of any control channel are connected to the outputs of the 1st and j-ro triggers of the stake scaling circuit, and i

710710

1 + n, так как именно эта пара триггеров формирует две однофа зные последовательности импульсов, сдвинутые относительно один дру/ого на 90 эл.град.  1 + n, since it is this pair of triggers that forms two single-pulse sequences shifted relative to one another / th by 90 e.grad.

Характерные особенности цифрового многоканального устройства дл  управлени  инвертором: предельно возможна  степень симметрии управл ющих импульсов как в каждом отдельном канале управлени , так и между каналами ,, потому что степень несимметрии определ етс  только разницей во времени переключени  элементов, вход щих в каналы управлени ; высокое быстродействие, так как по принципу действи  предложенное устрбйство аналогично вертикальному принципу управлен 1 ; максимально возможный диапазон регулир овани  угла, составл ющий 0-t80 эл.град.; -возможность управлени  транзисторными и тиристорными преобразовател ми, так как импульсы управлени  имеют форму меандра; высока  помехоустойчивость канала Characteristic features of the digital multichannel device for controlling the inverter: the maximum possible degree of symmetry of the control pulses in each individual control channel, and between channels, because the degree of unbalance is determined only by the difference in switching time of the elements included in the control channels; high speed, because according to the principle of operation the proposed device is similar to the vertical principle of management 1; the maximum possible range of angle adjustment, which is 0-t80 el.grad .; -the ability to control transistor and thyristor converters, as the control pulses are in the form of a square wave; channel noise immunity is high

158158

передачи управл ющего напр жени , так как аналоговый сигнал управлени  преобразуетс  в код и может передаватьс  в каналы управлени  по высокопотенциальным , гальванически разв занным цеп м; высока  стабильность параметров управл ющих импульсов при воздействии дестабилизирующих факторов, так как вс  информаци  передаетс , обрабатываетс  и хранитс  в цифровой форме.transmitting the control voltage, since the analog control signal is converted to code and can be transmitted to the control channels via high potential, galvanically developed circuits; the high stability of the parameters of the control pulses under the influence of destabilizing factors, since all information is transmitted, processed and stored in digital form.

Предлагаемое устройство целесооб $азно использовать дл  управлени  многофазными пр бразовател ми посто нного тока в посто нный, выполненными , например, по вольтодобавочной схеме, выпр мител ми с принудительной коммутацией вентилей и, в особенности, автономными инверторами напр жени , предназначенными дл  систем гарантированного электропитани , где требуютс  малые колебани  модул  и фазы выходного напр жени  инвертора как в установившихс , так и в переходных режимах.The proposed device is expediently used for controlling multiphase DC to DC processors, made, for example, according to a booster circuit, rectifiers with forced switching of valves and, in particular, with autonomous voltage inverters designed for uninterruptible power supply systems, where small oscillations of the module and phases of the output voltage of the inverter are required in both the established and the transient modes.

Claims (2)

1. ЦИФРОВОЕ МНОГОКАНАЛЬНОЕ УСТРОЙСТВО ДЛЯ УПРАВЛЕНИЯ ИНВЕРТОРОМ, содержащее последовательно соединенные задающий генератор и кольцевую пересчетную схему на 2п триггерах (п==1,2,3,...) и каналы управления, каждый из которых содержит формирователь счетных импульсов и реверсивный счетчик, суммирующий и вычитающий входы которого подключены к выходам формирователя счетных импульсов, управляющие входы которого соединены с выходами i-го.и j-ro триггеров кольцевой пересчетной схемы, причем j = ΐ+ π, а вход синхронизации подключен к выходу задающего генератора, отличающееся тем, что, с целью повышения качества выходного напряжения инвертора в установившихся и переходных режимах, оно дополнительно снабжено аналого-цифровым преобразователем, а в каждый канал .управления введены формирователь ко- ; кротких импульсов, блок сравнения кодов, элемент НЕ и два D-триггера, тактовый вход одного из которых подключен к выходу элемента НЕ, а управляющий вход соединен с прямым выходом другого D-триггера, управляющий вход которого объединен с входом формирователя коротких импульсов и подключен к выходу 1-го триггера кольцевой пересчетной схемы, а тактовый вход упомянутого D-триггера объединен с входом элемента НЕ и подсоединен к выходу блока сравнения кодов, одни входы которого подключены к выходам аналого-цифрового преобразователя, а другие входы - к выходам реверсивного счетчика импульсов, вход установки нуля которого соединен с выходом формирователя коротких импульсов.1. A DIGITAL MULTI-CHANNEL DEVICE FOR INVERTER CONTROL, containing a serially connected master oscillator and a ring recalculation circuit with 2n triggers (n == 1,2,3, ...) and control channels, each of which contains a counting pulse shaper and a reversible counter, the summing and subtracting inputs of which are connected to the outputs of the counter pulse generator, the control inputs of which are connected to the outputs of the i-th and j-ro triggers of the ring recalculation circuit, with j = ΐ + π, and the synchronization input is connected to the output of the master gene an herator, characterized in that, in order to improve the quality of the output voltage of the inverter in steady and transient modes, it is additionally equipped with an analog-to-digital converter, and a shaper is inserted into each control channel; short pulses, a code comparison unit, a NOT element and two D-flip-flops, the clock input of one of which is connected to the output of the NOT element, and the control input is connected to the direct output of another D-flip-flop, the control input of which is combined with the input of the short-pulse shaper and connected to the output of the 1st flip-flop circuit trigger, and the clock input of the aforementioned D-flip-flop is combined with the input of the element NOT and connected to the output of the code comparison unit, some of whose inputs are connected to the outputs of the analog-to-digital converter, and others are s - to the outputs of the reversible pulse counter zero setting input of which is connected with the output of the short pulses. 2. Устройство по π.’ 1, о т л и чающееся тем, что формирователь счетных импульсов содержит элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, входы которого являются управляющими входами формирователя счетных импульсов и дца двухвходовых элемента И, объединенные входы которых служат входом синхронизации , а выходы - выходами формирователя счетных импульсов, другие входы упомянутых элементов И подключены к выходу элемента ИСКГПОЧАЮЩЕЕ ИЛИ, причем один непосредственно, а другой через элемент НЕ.2. The device according to π. '1, characterized in that the counting pulse shaper contains an EXCLUSIVE OR element, the inputs of which are the control inputs of the counting pulse shaper and the two-input AND element, whose combined inputs serve as a synchronization input, and the outputs as outputs shaper of counting pulses, other inputs of the mentioned AND elements are connected to the output of the EXTREME OR element, one directly and the other through the NOT element. 1 1037415 21 1037415 2