SE515158C2 - Halvledaranordning med jordanslutning via en ej genomgående plugg - Google Patents
Halvledaranordning med jordanslutning via en ej genomgående pluggInfo
- Publication number
- SE515158C2 SE515158C2 SE9900446A SE9900446A SE515158C2 SE 515158 C2 SE515158 C2 SE 515158C2 SE 9900446 A SE9900446 A SE 9900446A SE 9900446 A SE9900446 A SE 9900446A SE 515158 C2 SE515158 C2 SE 515158C2
- Authority
- SE
- Sweden
- Prior art keywords
- semiconductor device
- substrate
- connection
- ground
- plug
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45015—Cross-sectional shape being circular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Description
515 158 . z grund av att den utgör en kritisk del för att överföra effekt till en last. Detta kommer slutligen att leda till en begränsning i storlek hos anordningarna och användbarheten hos anordningarna för vissa tillämpningar. Detta gäller såväl för integrerade förstärkare med lägre spänning och lägre effekt som för diskreta RF effekttransistorer för högspänning, i bipolära- och MOS-teknologier. En làgimpedanskoppling till jord är väsentlig för dessa typer av anordningar.
En integrerad krets, innefattande ett flertal av halvledar- anordningar tillverkade pà ett halvledarsubstrat, placeras normalt i en kapsel med ben eller med andra kontaktmedel för att ansluta den integrerade kretsen. Benen anslutes normalt till den integrerade kretsen med bondtràdar, vilka kan ha olika längd. Ett jordningsben kan vara ansluten till en ledande ram, sàkallad säkrad ledande ram (fused lead-frame), pà vilken den integrerade kretsen monteras, där den motsatta sidan av substratet är i elektrisk kontakt med den ledande ramen .
En normal anslutning från bondpaddarna pä den integrerade kretsen till benen erhålls via långa bondtràdar, vilka har ungefär lnH/mm i induktans och ungefär 3mQ/mm i resistans vid DC för en bondtràd som har en diameter pà 10-30 pm (1-2 mils).
Parallella bondtràdar används för att minimera induktansen och resistansen.
En typisk längd för en bondtràd i en kapsel är l-2 mm, vilket ger en induktans pà 1-2 nH/bondtràd. Genom att introducera korta bondtràdar fràn bondpaddarna ner till den ledande ramen för jordningen kan induktansen reduceras till 0.2 nH, vilket ger en impedans pä ungefär 2,5 Ohm vid 2 GHz.
Existerande tekniker som används för att skapa làgimpedans- kontakter mellan source och substratet i en lateral DMOS 23430se.doc; 00-06-09 ..- .. .".n A 1 , ._ _: :x-...n æf-*En . 8 ~0ëJ: ::::: --~- 2 : :z-x»ana====° l ._ _. n transistor innefattar högdopade diffunderade pluggar eller kontaktstrukturer innefattande ett dike fylld med en ledare såsom beskrivs i US patent 5,821,l44 av D'Anna et al.
Andra typer av kontakter som skapar lågimpedanskontakt har etsade hål genom substratet, vilka fylles med metal, för GaAs MESFET tillämpningar.
Djupa Wolframfyllda substratkontakter för halvledaranordningar med högfrekvenstillämpningar beskrivs i patentansökan WO 97/35344, av Norström et al. Kontakten tillhandahåller en direkt koppling mellan ett första lager metall och ett högt dopat substrat genom ett lågdopat epitaxiallager, i vilka nämnda anordningar implementeras. patentansökan innefattar en metod och en anordning för användning såsom ett jordplan, störnings- och överhörningsreduktion och skärmning.
Samanfattning av uppfinningen Ett syfte med uppfinningen är att tillhandahålla en halvledar- anordning som har en jordanslutning, där nämnda jordanslutning är anordnad att kopplas till ett jordben på en kapsel via en lägimpedanskoppling, speciellt vid höga frekvenser.
Ett annat syfte med föreliggande uppfinning är att tillhanda- hålla en integrerad krets, innefattande en halvledarkrets med åtminstone en halvledaranordning, monterad i en kapsel, vilken har en làgimpedanskoppling mellan en jordanslutning hos nämnda anordning och ett jordben på nämnda kapsel.
Dessa syften uppnås genom en halvledaranordning, vilken är anordnad vid en yta hos ett halvledarsubstrat, vilket har en ursprunglig dopning, där nämnda anordning har en elektrisk förbindelse innefattande åtminstone en plugg gjord av ett material med en hög ledningsförmàga, mellan nämnda ursprungligt dopade substrat och nämnda substrats yta, och där 23430Se.dOC; 00-06-09 ena: .nu -- 515158 4 nämnda anordning har åtminstone en jordanslutning anordnad att vara ansluten till ett jordben på en kapsel, nämnda àtminstone en jordanslutning är anordnad att vara ansluten till nämnda jordben genom att använda nämnda elektriska förbindelse, där nämnda substrat är anordnad att vara ansluten till nämnda jordben via en motsatt sida av substratet, motstàende till nämnda yta, och därigenom vara anordnad att etablera en koppling mellan nämnda jordanslutning och nämnda jordben.
En fördel med föreliggande uppfinningen är att en kontakt med låg impedans kan etableras mellan en jordanslutning hos en anordning och ett jordben pà en kapsel, speciellt för högfrekvenstillämpningar.
En annan fördel är att färre bondpaddar behövs pà substratets yta för att ansluta en halvledaranordning eftersom jordanslutningen kopplas via substratets baksida.
En ytterligare fördel är att anslutningen av bondtràdar i en kapsel, för en krets enligt föreliggande uppfinning, är snabbare eftersom färre bondpaddar krävs.
En annan ytterligare fördel enligt föreliggande uppfinning är att en stor andel ström kan styras genom jordanslutningen genom att ha ett flertal pluggar för varje jordanslutning.
En annan fördel är att vilken typ av anordning som helst med en jordanslutning lätt kan anslutas genom åtminstone en plugg utan att behöva skapa ett ledande mönster till en bondpad på en integrerad krets, vilken har åtminstone en halvledar- anordning enligt uppfinningen.
Föreliggande uppfinning kommer nu att beskrivas med hänvisning till de bifogade ritningarna. 23430se.doc; 00-06-09 l5 515158 Kortfattad beskrivning av ritningar Fig. 1 visar ett partiellt tvärsnitt av en halvledarkrets, innefattande en självlinjerande bipolär dubbelpolykisel- transistor med en jordanslutning enligt föreliggande uppfinning.
Fig. 2a-2e visar tillverkningssteg för halvledaranordningen och den elektriska anslutningen i Fig. 1.
Fig. 3 visar en perspektivvy av en integrerad krets monterad i en kapsel med en halvledarkrets, vilken har en jordanslutning ansluten till ett jordben enligt uppfinningen.
Detaljerad beskrivning av föredragna utföringsformer Fig. 1 visar ett partiellt tvärsnitt av en halvledarkrets, innefattande en självlinjerande bipolär dubbelpolykisel- transistor 100 med en elektrisk förbindelse 101 enligt föreliggande uppfinning.
Halvledaranordningen 100, i detta exempel en bipolär NPN- transistor, tillverkas pà ett substrat 102, vilket har en ursprunglig hög dopning av en första typ p+, pà vilket ett första epitaxiellt lager växes för att forma ett begravt lager 103, vilket har en hög dopning av en andra typ n+ motsatt nämnda första typ p+. Ett andra epitaxiellt lager växes ovanpå det begravda lagret 103 för att forma en n-brunn 104, där det andra epitaxiella lagret har en dopning av den andra typen n.
Det begravda lagret 103 och n-brunnen 104 representerar tillsammans kollektorregionen hos den bipolära transistorn 100.
Halvledaranordningens område begränsas genom isolationsmedel 105 vilka sträcker sig från substratets yta 106 ner under det begravda lagret 103 in i det ursprungligt dopade substratet. 23430se.doc; 00-06-09 n n ou' ,. s1s'1sa En fältoxid 107 täcker substratets yta, vilken har en första öppning för en kollektor C och en andra öppning för en emitter E och en dubbel-bas B. Ett högt dopat område 108, med en dopning av den andra typen n+, sträcker sig fràn den först öppningens yta ner till det begravda lagret 103, som vanligt i denna typ av halvledaranordning. Kollektorn C anslutes till det högdopade området 108 via en ledare 110 med hög lednings- förmåga, sàsom Wolfram, en metallkontakt 111 och ett dopat polykisellager 125.
Ett tunt omrâde 109 skapas vid den andra öppningens yta, vilken har en dopning av den första typen p, som representerar en basregion. Tre separata områden 112, 113 skapas vid ytan av detta område 109. Ett högt dopat område med en dopning av en andra typ n+ skapas i mitten, vilken utgör ett emitteromràde 112. Emitteromràdet anslutes till ett dopat polykisellager 114, vilket i sin tur anslutes till emittern E via en metallkontakt 115 och en anslutning 116 med hög ledningsförmàga.
Ett baskontaktsomràde 113 skapas pà varje sida om emitteromràdet 112, till vilket varje bas B anslutes via ett dopat polykisellager 117, en metallkontakt 118 och en anslutning 119 med hög ledningsförmàga. Baskontaktsomràdena 113 sträcker sig ner genom basomràdet 109 och in i n-brunnen 104.
Anordningen är täckt av en oxid 120 och ett PSG-lager (Phosphosilicate Glass).
Ett dike etsas därefter utanför halvledaranordningens område för att forma en plugg 121, vilken är en del av den elektriska förbindelsen 101. Diket sträcker sig fràn PSG-lagret ner till det ursprungligt dopade substratet, där ett kontaktomràde 122 för pluggen skapas med en hög dopning av den första typen p++. 23430se.doc; 00-06-09 lO 515158 7 Pluggen 121 är gjord av ett material med en hög lednings- förmàga, sàsom en metall, speciellt Wolfram. Pluggen anslutes via en anslutning 123, till vilken del som helst av en halv- ledaranordning som behöver jordas, i detta fallet emitter- kontakten E.
Pà detta sätt àstadkommes en förbindelse fràn emitterkontakten E till en motstàende sida 124 av substratet 102, vilken kan jordas, via anslutningen 123 och den elektriska förbindelsen 101, innefattande en plugg 121 och ett kontaktomràde 122 för pluggen. Om en hög ström skall ledas genom den etablerade förbindelsen kan den elektriska förbindelsen bestä av ett antal pluggar.
Fig. 2a-2e visar tillverkningssteg för halvledaranordningen innefattande den elektriska förbindelsen i Fig. 1. Figurerna visar i huvudsak området där halvledaranordningen, i detta fall en bipolär transistor, skapas mellan isoleringarna 105, pluggen är lokaliserad utanför detta område.
Fig. 2a visar ett substrat 102 (p+ typ) som har bearbetats upp till en nivä där följande delar av processen är färdig: att växa av ett första epitaxiellt lager för att forma ett begravt lager 103 (n+ typ), att växa av ett andra epitaxiellt lager för att forma en n-brunn 104 (n typ), introducering av isolationsmedel 105, deponering av fältoxid 107 med en första och en andra öppning, att skapa ett högt dopat område (n+ typ) som sträcker sig fràn den första öppningens yta 106 ner till det begravda lagret 103, att skapa ett basomràde 109 (p typ) vid den andra öppningens yta, deponering av ett polykisellager 117 med en hög dopning av den första typen p+ och deponering av ett första oxidlager 201 på polykisellagret 117. Samtliga steg utförs pà ett sätt som är uppenbart för en fackman inom området. 23430se.doc; 00-06-09 y... 515 íss 8 Fig. 2b visar ett tvärsnitt av halvledaranordningen där en emitteröppning 202 och en kollektoröppning har skapats i det första oxidlagret 201 och polykisellagret 117 ner till basomràdet 109. Ett andra oxidlager 203 deponeras därefter ovanpå halvledaranordningen.
Fig. 2c visar ett tvärsnitt av en halvledaranordning där det andra oxidlagret 203 har etsats bort så att endast två distanser 204 lämnas kvar, vilka begränsar emitteröppningen.
Ett andra polykisellager med en hög dopning av en andra typ n+ deponeras över anordningen och, såsom visas i Fig. 2d, etsas för att skapa ett polykisellager 114 över emitteröppningen 202 och ett polykisellager 125 över den första öppningen, det vill säga kollektoröppningen. Substratet utsätts för ett värmesteg vilket driver in tre områden 112, 113 in i basområdet 109.
Emitterområdet 112 skapas direkt under polykisellagret i emitteröppningen 202 och baskontaktsomràdet 113 skapas på varje sida av emitteromràdet 112 under det första polykisellagret 117, där nämnda baskontaktsomràden 113 sträcker sig ner genom basområdet 109 in i n-brunnen 104.
Fig. 2e visar ett tvärsnitt där metallkontakterna 111, 115, 118 skapas för att etablera elektrisk kontakt med den bipolära transistorn 100. Denna process är välkänd och känd för en fackman inom området.
Den slutliga halvledaranordningen 100, inkluderande förbindelsen från emitterkontakten E till den motsatta sidan av substratet 124, visas och beskrivs i Fig. 1.
Figurerna 1 och 2a-2e beskriver endast en bipolär NPN- transistor, men naturligtvis kan andra typer av halvledaranordningar, såsom bipolära PNP-transistorer, MOS- transistorer eller diskreta komponenter, vilka har en jordanslutning anslutas till den motsatta sidan av substratet 23430564100; 00-06-09 l5 515 158 9 sàsom visas i Fig. 1. Halvledaranordningen kan naturligtvis vara en del av en halvledarkrets, vilken kan bestå av ett flertal olika halvledaranordningar. En största fördel är att en mer kompakt layout av halvledarkretsen kan erhållas , med ett reducerat antal kontaktpaddar.
Fig. 3 visar en perspektivvy av en integrerad krets 300 inne- fattande en kapsel 302, inkluderande ben och kontaktpaddar 303, bondtràdar 304 och en halvledarkrets 306, vilken inne- fattar åtminstone en halvledaranordning 100 med en jordanslutning E ansluten till ett jordben 301 enligt uppfinningen.
Varje ben, förutom jordbenet 301, anslutes till åtminstone en padd pà halvledarkretsen 306 via kontaktpaddar 303 respektive bondtràdar 304. Jordbenet 301 är företrädesvis direkt anslutet till en ledande ram 305 på vilken den motsatta sidan 124 av halvledarkretsen 306 är elektriskt ansluten.
En integrerad krets enligt känd teknik har normalt ett stort antal bondtràdar för att etablera en jordförbindelse fràn den integrerade kretsen till kapseln. Tiden det tar att göra alla dessa oberoende anslutningar beror pà antalet bondtràdar som skall anslutas. Genom att reducera antalet bondpaddar som behövs, och genom att göra jordförbindelsen enligt uppfin- ningen, snabbas proceduren upp väsentligt för att ansluta bondtrádarna på kretsen, pà grund av att färre bondtràdar skall anslutas.
Andra sätt att elektriskt ansluta den motsatta sidan av halvledarkretsen kan användas, sàsom att ansluta den ledande ramen via åtminstone en separat bondtràd. 23430se.doc; 00-06-09 u u-»o .
Claims (10)
1. En halvledaranordning (100) anordnad vid en yta (106) hos ett halvledarsubstrat (102), vilket har en ursprunglig dopning (p+), där nämnda anordning har en elektrisk förbindelse (101) innefattande åtminstone en plugg (121) gjord av ett material med en hög ledningsförmåga, mellan nämnda ursprungligt dopade substrat och nämnda substrats yta (106), där nämnda anordning har åtminstone en jordanslutning (E) anordnad att vara ansluten till ett jordben (301) pá en kapsel (300), kännatecknat av att nämnda plugg (121) ej är genomgående, nämnda åtminstone en jordanslutning (E) är anordnad att vara ansluten till nämnda jordben (301) genom att använda nämnda elektriska förbindelse (101) som en del av en jordförbindelse, där nämnda substrat (102) är anordnad att vara ansluten till nämnda jordben (301) via en motsatt sida av substratet (124), motstående till nämnda yta (106), och därigenom vara anordnad att etablera en koppling mellan nämnda jordanslutning (E) och nämnda jordben (301).
2. Halvledaranordning enligt krav 1, kännetecknat av att nämnda material är av en annan typ än substratet (102).
3. Halvledaranordning enligt krav 2, kännetecknat av att nämnda åtminstone en plugg (121) är en metallplugg.
4. Halvledaranordning enligt något av kraven 1 till 3, kånnetecknat av att nämnda plugg (121) utsträcker sig djupare in i substratet (102) än däri introducerade och/eller existerande PN-övergångar.
5. Halvledaranordning enligt något av kraven 1 till 4, kännetecknat av att den övre änden av varje plugg (121) är ansluten till nämnda jordanslutning (E) via ett elektriskt 23430se nya krav.doc; 00-10-10 515 158 10 15 ll ledande material (123), speciellt ett material med hög ledningsförmága, speciellt ett metallmaterial.
6. Halvledaranordning enligt nágot av kraven 1 till 5, kânnetecknat av att nämnda halvledaranordning är en högfrekvensanordning.
7. Halvledaranordning enligt krav 6, kånnetecknat av att nämnda anordning är en effektanordning.
8. Halvledaranordning enligt krav 6 eller 7, kånnetecknat av att nämnda anordning är en bipolär transistor och att nämnda jordanslutning är en emitteranslutning.
9. Halvledaranordning enligt krav 6 eller 7, kânnetecknat av att nämnda anordning är en MOS transistor och att nämnda jordanslutning är en source-anslutning.
10. En integrerad halvledarkrets monterad i en kapsel (302), där nämnda kapsel har ett flertal ben som ansluter till halvledarkretsen (306), och där nämnda krets har ett flertal av halvledaranordningar, kânnetecknat av att åtminstone en av nämnda halvledaranordningar är en halvledaranordning enligt något av kraven 1-9. 23430se nya kramdoc; 00-10-10 s1s 158
Priority Applications (11)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9900446A SE515158C2 (sv) | 1999-02-10 | 1999-02-10 | Halvledaranordning med jordanslutning via en ej genomgående plugg |
TW088102471A TW466732B (en) | 1999-02-10 | 1999-11-17 | Semiconductor device with deep substrate contacts |
EP00908157A EP1169734A1 (en) | 1999-02-10 | 2000-02-02 | Semiconductor device with deep substrate contacts |
KR1020017009652A KR100781826B1 (ko) | 1999-02-10 | 2000-02-02 | 심층 기판 접촉부를 가진 반도체 디바이스 |
AU29530/00A AU2953000A (en) | 1999-02-10 | 2000-02-02 | Semiconductor device with deep substrate contacts |
CNB008036888A CN1160786C (zh) | 1999-02-10 | 2000-02-02 | 具有深衬底接触的半导体器件 |
PCT/SE2000/000207 WO2000048248A1 (en) | 1999-02-10 | 2000-02-02 | Semiconductor device with deep substrate contacts |
CA002356868A CA2356868A1 (en) | 1999-02-10 | 2000-02-02 | Semiconductor device with deep substrate contacts |
JP2000599078A JP2002536847A (ja) | 1999-02-10 | 2000-02-02 | 深い基板接触を有する半導体素子 |
US09/500,994 US6953981B1 (en) | 1999-02-10 | 2000-02-09 | Semiconductor device with deep substrates contacts |
HK02106518.8A HK1045024B (zh) | 1999-02-10 | 2002-09-04 | 具有深襯底接觸的半導體器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9900446A SE515158C2 (sv) | 1999-02-10 | 1999-02-10 | Halvledaranordning med jordanslutning via en ej genomgående plugg |
Publications (3)
Publication Number | Publication Date |
---|---|
SE9900446D0 SE9900446D0 (sv) | 1999-02-10 |
SE9900446L SE9900446L (sv) | 2000-08-11 |
SE515158C2 true SE515158C2 (sv) | 2001-06-18 |
Family
ID=20414420
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SE9900446A SE515158C2 (sv) | 1999-02-10 | 1999-02-10 | Halvledaranordning med jordanslutning via en ej genomgående plugg |
Country Status (11)
Country | Link |
---|---|
US (1) | US6953981B1 (sv) |
EP (1) | EP1169734A1 (sv) |
JP (1) | JP2002536847A (sv) |
KR (1) | KR100781826B1 (sv) |
CN (1) | CN1160786C (sv) |
AU (1) | AU2953000A (sv) |
CA (1) | CA2356868A1 (sv) |
HK (1) | HK1045024B (sv) |
SE (1) | SE515158C2 (sv) |
TW (1) | TW466732B (sv) |
WO (1) | WO2000048248A1 (sv) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7078743B2 (en) | 2003-05-15 | 2006-07-18 | Matsushita Electric Industrial Co., Ltd. | Field effect transistor semiconductor device |
US7227237B2 (en) * | 2003-12-22 | 2007-06-05 | Palo Alto Research Center Incorporated | Systems and methods for biasing high fill-factor sensor arrays and the like |
US7589417B2 (en) * | 2004-02-12 | 2009-09-15 | Intel Corporation | Microelectronic assembly having thermoelectric elements to cool a die and a method of making the same |
US7598521B2 (en) * | 2004-03-29 | 2009-10-06 | Sanyo Electric Co., Ltd. | Semiconductor device in which the emitter resistance is reduced |
JP2006086398A (ja) | 2004-09-17 | 2006-03-30 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US7651897B2 (en) * | 2004-12-07 | 2010-01-26 | National Semiconductor Corporation | Integrated circuit with metal heat flow path coupled to transistor and method for manufacturing such circuit |
EP1788624B1 (en) * | 2005-11-16 | 2010-06-09 | STMicroelectronics Srl | Process for manufacturing deep through vias in a semiconductor device, and semiconductor device made thereby. |
JP2007243140A (ja) * | 2006-02-09 | 2007-09-20 | Renesas Technology Corp | 半導体装置、電子装置および半導体装置の製造方法 |
JP5319084B2 (ja) * | 2007-06-19 | 2013-10-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
EP2180517A1 (en) * | 2008-10-24 | 2010-04-28 | Epcos Ag | Pnp bipolar transistor with lateral collector and method of production |
US9130006B2 (en) * | 2013-10-07 | 2015-09-08 | Freescale Semiconductor, Inc. | Semiconductor device with buried conduction path |
CN104576715A (zh) * | 2014-07-24 | 2015-04-29 | 上海华虹宏力半导体制造有限公司 | 锗硅异质结双极晶体管及制造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT8048031A0 (it) * | 1979-04-09 | 1980-02-28 | Raytheon Co | Perfezionamento nei dispositivi a semiconduttore ad effetto di campo |
US5240867A (en) * | 1989-02-09 | 1993-08-31 | Fujitsu Limited | Semiconductor integrated circuit having interconnection with improved design flexibility, and method of production |
JPH063840B2 (ja) * | 1989-03-31 | 1994-01-12 | 株式会社東芝 | 半導体装置 |
US5202752A (en) * | 1990-05-16 | 1993-04-13 | Nec Corporation | Monolithic integrated circuit device |
DE4118255A1 (de) * | 1991-06-04 | 1992-12-10 | Itt Ind Gmbh Deutsche | Monolithisch integrierter sensorschaltkreis in cmos-technik |
KR20000064650A (ko) * | 1996-03-22 | 2000-11-06 | 에를링 블로메, 타게 뢰브그렌 | 반전도성기판의표면에배열된반도체부품과그제조방법및반도체구조안에차폐된전기신호전도체및그제조방법 |
US5841166A (en) * | 1996-09-10 | 1998-11-24 | Spectrian, Inc. | Lateral DMOS transistor for RF/microwave applications |
US6063678A (en) * | 1998-05-04 | 2000-05-16 | Xemod, Inc. | Fabrication of lateral RF MOS devices with enhanced RF properties |
-
1999
- 1999-02-10 SE SE9900446A patent/SE515158C2/sv not_active IP Right Cessation
- 1999-11-17 TW TW088102471A patent/TW466732B/zh not_active IP Right Cessation
-
2000
- 2000-02-02 EP EP00908157A patent/EP1169734A1/en not_active Withdrawn
- 2000-02-02 AU AU29530/00A patent/AU2953000A/en not_active Abandoned
- 2000-02-02 CA CA002356868A patent/CA2356868A1/en not_active Abandoned
- 2000-02-02 CN CNB008036888A patent/CN1160786C/zh not_active Expired - Fee Related
- 2000-02-02 WO PCT/SE2000/000207 patent/WO2000048248A1/en not_active Application Discontinuation
- 2000-02-02 KR KR1020017009652A patent/KR100781826B1/ko not_active IP Right Cessation
- 2000-02-02 JP JP2000599078A patent/JP2002536847A/ja active Pending
- 2000-02-09 US US09/500,994 patent/US6953981B1/en not_active Expired - Fee Related
-
2002
- 2002-09-04 HK HK02106518.8A patent/HK1045024B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
CN1340211A (zh) | 2002-03-13 |
HK1045024B (zh) | 2005-04-29 |
KR20010110426A (ko) | 2001-12-13 |
EP1169734A1 (en) | 2002-01-09 |
WO2000048248A1 (en) | 2000-08-17 |
KR100781826B1 (ko) | 2007-12-03 |
HK1045024A1 (en) | 2002-11-08 |
CN1160786C (zh) | 2004-08-04 |
CA2356868A1 (en) | 2000-08-17 |
US6953981B1 (en) | 2005-10-11 |
SE9900446L (sv) | 2000-08-11 |
JP2002536847A (ja) | 2002-10-29 |
SE9900446D0 (sv) | 1999-02-10 |
AU2953000A (en) | 2000-08-29 |
TW466732B (en) | 2001-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8058689B2 (en) | Techniques to reduce substrate cross talk on mixed signal and RF circuit design | |
JP4263255B2 (ja) | 厚い銅の相互接続を持つldmosトランジスタ | |
US6798037B2 (en) | Isolation trench structure for integrated devices | |
WO2001050533A1 (en) | Apparatus for current ballasting esd sensitive devices | |
US10103233B1 (en) | Transistor die with drain via arrangement, and methods of manufacture thereof | |
SE515158C2 (sv) | Halvledaranordning med jordanslutning via en ej genomgående plugg | |
US7314791B2 (en) | Bipolar transistor for an integrated circuit having variable value emitter ballast resistors | |
US7060545B1 (en) | Method of making truncated power enhanced drift lateral DMOS device with ground strap | |
US7732896B2 (en) | Semiconductor apparatus and method of manufacturing the same | |
KR19990071816A (ko) | 반도체칩에서의 esd 보호 구조 | |
US6127716A (en) | Heterojunction bipolar transistor and manufacturing method thereof | |
JPS61502649A (ja) | 埋込み酸化物アイソレ−シヨンと電源相互接続用低抵抗率基板を備えた集積回路 | |
US6897547B2 (en) | Semiconductor device including bipolar junction transistor, and production method therefor | |
US4521799A (en) | Crossunder within an active device | |
KR100645655B1 (ko) | 회로 칩 | |
EP0865670B1 (en) | Semiconductor device with special emitter connection | |
US20220037512A1 (en) | Vertical bipolar transistor device | |
US6891249B1 (en) | Method and system for high density integrated bipolar power transistor using buried power buss | |
US3521134A (en) | Semiconductor connection apparatus | |
JPH03174729A (ja) | 半導体装置とその製造方法 | |
JPS60246662A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
NUG | Patent has lapsed |