SE510443C2 - Induktorer för integrerade kretsar - Google Patents

Induktorer för integrerade kretsar

Info

Publication number
SE510443C2
SE510443C2 SE9602191A SE9602191A SE510443C2 SE 510443 C2 SE510443 C2 SE 510443C2 SE 9602191 A SE9602191 A SE 9602191A SE 9602191 A SE9602191 A SE 9602191A SE 510443 C2 SE510443 C2 SE 510443C2
Authority
SE
Sweden
Prior art keywords
substrate
ditches
inductor
plates
conductor
Prior art date
Application number
SE9602191A
Other languages
English (en)
Other versions
SE9602191D0 (sv
SE9602191L (sv
Inventor
Ted Johansson
Hans Erik Norstroem
Original Assignee
Ericsson Telefon Ab L M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telefon Ab L M filed Critical Ericsson Telefon Ab L M
Priority to SE9602191A priority Critical patent/SE510443C2/sv
Publication of SE9602191D0 publication Critical patent/SE9602191D0/sv
Priority to EP97926345A priority patent/EP0902974A1/en
Priority to CN97195081A priority patent/CN1220778A/zh
Priority to JP09542247A priority patent/JP2000511350A/ja
Priority to AU31130/97A priority patent/AU3113097A/en
Priority to KR1019980708627A priority patent/KR100298480B1/ko
Priority to CA002256763A priority patent/CA2256763A1/en
Priority to PCT/SE1997/000954 priority patent/WO1997045873A1/en
Publication of SE9602191L publication Critical patent/SE9602191L/sv
Publication of SE510443C2 publication Critical patent/SE510443C2/sv

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10Inductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227Inductive arrangements or effects of, or between, wiring layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/645Inductive arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coils Or Transformers For Communication (AREA)

Description

510 44: 2 åstadkommas för resistensvärdet för samma induktansvärde, varvid en ökning av Q-värdet i samma storleksordning åstadkoms.
Cirkulär layout är inte särskilt lämpad för CAD, men kan ersättas av en oktagonal layout utan att öka resistensvärdet, se S. Chaki, S. Aono, N. Andoph, Y. Sasaki, N. Tanino, "Loss Reduction of a Spiral Inductor", Technical Report of IEICE, sid 61, ED93-166, MW93-123, lCD93-l8l(l994-01).
Ett bättre sätt att minska resistensen är att lägga de översta metallagren parallellt. Q-värdet kan på detta sätt ökas 1,5-2 gånger på bekostnad av en lägre resonsansfrekvens på grund av den minskade isolationstjockleken. Genom att öka antalet varv hos spiralen ökas induktansvärdet. Kapacitansen till substratet kommer emellertid också att öka, vilket leder till en lägre självresonanssekvens som begränsar det användbara driftsfrekvensområdet.
Således beskriver patentet US 5,446,311 en sådan struktur med en induktor formad i multipla metallnivåer i syfte att minska induktorresistansen.
Vidare visar JP A 07-106 514 en struktur liknande den struktur som beskrivs i US S,446,311, i vilken förlusten på grund av elektrostatisk kapacitans minskas och Q-värdet ökas genom att en induktor bildas, vilken har två metalliska spiraltrådar, bildade i olika metallager och vilka är sammankopplade av ett tredje lager.
Godhetstalet, Q-värdet, är förhållandet mellan den lagrade energin och förlustenergin och kan beräknas för en induktor som Q = 2*H*f*L/R, där f är frekvensen, L är induktansen och R är de resistiva förlusterna hos metalliseringen, varvid inga parasitförluster från substratet tas med i beräkningen.
På grund av ledningsegenskaperna hos kiselsubstratet minskas Q- värdet. Genom att selektivt ta bort kislet under induktorn uppnås högre Q-värde och högre självresonansfrekvenser. Q-värdet kan ökas med en faktor två genom ett sådant borttagande.
Borttagandet kan utföras som en kiselets, varvid luftgap på 510 443 3 flera hundratals mikrometer skapas, se J.Y.C. Chang, A.A. Abidi, M. Gaitan, "Large Suspended Inductor on Silicon and Their Use in a 2 um CMOS RF Amplifier", IEEE Transactions on Electron Devices Vol. 40, nr 5, sid 246, maj 1993, men sådana tekniker anses inte vara möjliga för produktion av stora volymer eller kompatibla med kisel-IC-processflöden.
Djupa diken ("trenches") används i moderna IC-processer för anordningsisolering. Fördelarna är minskade parasitkapacitanser och minskat anordningsavstånd. Ett djupt, 5-20 pm, men smalt, 1- 2 um, dike torretsas och återfylls med oxid och odopat polykisel eller ett dielektriskt material. Tack vare återfyllningen" förblir substratytan plan och metallisering kan läggas ovanför dikena utan några begränsningar. ' _ TEKNIKENs sTÅNnPUNKT I patenten US 5,336,921 och US 5,372,967 beskrivs ett förfarande för att bilda en induktor i ett vertikalt dike. Den beskrivna induktorn syftar till att eliminera några av de problem som finns med konventionella, horisontella induktorer på integrerade kretsar, genom att åstadkomma ett förfarande för att tillverka vertikala induktorer i form av en induktiv spole i ett dike.
Vidare visar patentet US 5,095,357 en induktiv struktur med låga parasitkapacitanser för direkt integration i halvledarintegrerade kretsar.
REDOGÖRELSE Fön UPPFINNINGEN Det är ett syfte med föreliggande uppfinning att åstadkomma en struktur för integrerade kretsar vilken gör det möjligt att åstadkomma induktorer med ett högt Q-värde.
Dessa och andra syften uppnås genom att använda diken under spiralinduktorlayouten, vilka ökar det effektiva avståndet från metallen till halvledarsubstratet. Förlusterna i substratet och kapacitansen till substratet kommer då att minska. Q-värdet och självresonansfrekvensen hos induktorerna kommer följaktligen att 510 443 Då endast två metallager finns tillgängliga kan detta tillägg vara tillräckligt för att åstadkomma godtagbara Q-värden och 4 resonansfrekvenser.
I annat fall då flera metallager finns tillgängliga, typiskt fyra till fem lager, bör spiralen formas i de översta av metallagren, varvid parasitkapacitansen till substratet minskas ytterligare och ger en högre självresonansfrekvens. Det översta lagret har vanligen också den lägsta ytresistiviteten, vilket också kommer att öka Q-värdet. _Den ytterligare marginalen i minskad substratkapacitans kan också användas för att lägga de övre metallagren parallellt, till exempel metallagren tre och fyra för spiralen och metallagret två för undergången för att på så sätt öka Q-värdet med ytterligare en faktor 1,5-2. '" Diken kan också användas under vilken metalledning eller bondkudde ("bond pad") som helst för att minska parasitkapacitansen och minska förlusterna till substratet.
Dessutom behövs inga processändringar eller ytterligare processteg för att åstadkomma detta om en avancerad Si-IC- process används.
I ett förfarande för att tillverka en induktor i en integrerad krets eller en integrerad krets innefattande en induktor tillverkas således induktorn i eller på ett elektriskt halvledande eller halvisolerande substrat och särskilt genom att deponera eller täcka olika lager på ett kiselsubstrat. Induktorn kan allmänt innefatta en struktur av elektriska ledningsbanor som väsentligen sträcker sig i ett plan eller i flera, till exempel väsentligen parallella, plan. Innan ledningsbanorna tillverkas, särskilt innan induktormetallbanorna anbringas på eller deponeras på substratet, etsas diken i substratet, vilka utgår från substratytan vid lämpliga ställen. Placeringen av diken väljs så att induktorbanorna kommer att finnas ovanför och nära dikena eller allmänt så att dikena kommer att genomskära de hypotetiska elektriska strömbanorna inuti substratmaterialet, 510 443 5 när induktorn används och det finns ett elektriskt strömflöde däri och inga diken har gjorts i substratet, varvid denna utformning av diken då dämpar eller hindrar strömmar inuti substratet. Dikena fylls med ett elektriskt isolerande material, särskilt ett dielektrikum eller halvledande material, i syfte att de följande processtegen kommer att finna en väsentligen plan yta när ledningsbanorna utförs.
Dikena kan då företrädesvis vara arrangerade så att de upptar den största möjliga ytan under induktorn, dvs de kan vara tätt anordnade. Vidare är dikena också företrädesvis arrangerade i en struktur med väsentligen parallella diken eller i en nätliknande struktur.
Den integrerade kretsen med en däri integrerad induktor innefattar således mer allmänt uttryckt, tunna plattor av ett material som är en sämre elektrisk ledare än substratet, varvid dessa "plattor" är de ovan beskrivna fyllda dikena. Plattorna är anordnade i substratet i något område vid ledningsbanorna, till exempel under induktorbanorna, men även utformningar med plattor mellan planen hos ledningsbanor och ovanför induktorbanorna är möjliga i komplexa flerlagerstrukturer. Plattorna kan i alla fall vara anordnade väsentligen vinkelrätt mot planet eller planen hos ledningsbanorna eller ha någon annan lämplig geometrisk utformning i syfte att göra de oönskade strömbanorna, när kretsen används, och de önskade strömflödena i ledningsbanorna i substratet från ett ställe vid ledaren till ett annat ställe på denna långa för att ge dessa strömbanor stor resistivitet, varvid denna utformning väsentligen minskar dessa strömmar.
Plattorna kan således anordnas väsentligen parallellt med varandra, åtminstone i delmängder av den totala mängden av alla plattor. Plattorna kan då, såsom sett i en riktning från ledningsbanorna, till exempel vara anordnade i en nätliknande struktur bildad av två deluppsättningar av parallella plattor.
Plattorna kan ha en lämplig tjocklek i syfte att stänga strömbanorna tillräckligt inuti substratet och begränsa strömmen i substratet till att endast ha långa banor inuti substratet. 510 443 »i 6 Tjockleken hos plattorna kan till exempel vara väsentligen lika med tjockleken hos ledningsbanorna för typiska plattmaterial.
Bredden och djupet hos dessa plattor, såsom sett från ledningsbanan, bör också vara tillräcklig för att begränsa strömbanorna inuti substratet. Plattorna är också företrädesvis tätt anordnade eller anordnade med täta mellanrum, så att avståndet mellan intilliggande plattor är litet, varvid detta också begränsar strömbanorna och således strömmarna inuti substratmaterialet från en plats på ledaren till en annan plats på denna, liggande mycket nära. Till exempel kan avståndet vara väsentligen lika med två eller några, till exempel fem gånger tjockleken av plattorna. Detta kan också uttryckas på så sätt att plattorna eller dikena är anordnade att uppta det största möjliga området sett från induktorn, varvid snittsytan hos varje platta emellertid är liten sett ur denna vinkel.
En integrerad krets kan, såsom ovan, allmänt, innefatta en metalledare formad på eller i ett elektriskt ledande eller halvisolerande substrat, särskilt på ett kiselsubstrat, varvid ledaren till exempel är en del av en induktorbana. Plattorna eller dikena kan då också i ett område eller ett område intill den ovan beskrivna ledaren, för att minska förluster i ledaren till substratet. Plattorna kan då såsom ovan, till exempel vara anordnade väsentligen vinkelrätt mot planet för ledaren eller den däri anordnade elektriska strömbanan. Plattorna kan vara fyllda diken anordnade att allmänt korsa den elektriska ledningsbanan i den metalliska ledaren och är företrädesvis anordnad att sträcka sig i en riktning väsentligen vinkelrätt mot nämnda strömbana och/eller mot en längdriktning hos ledaren.
KORTFATTAD BESKRIVNING AV RITNINGARNA Uppfinningen kommer nu att beskrivas mer i detalj med hänvisning till de bilagda ritningarna, i vilka: - Figur 1 är ett mycket schematisk, rektangulär spirallayout i enlighet med teknikens ståndpunkt, såsom sedd från ovan för en induktor i en integrerad krets, - Figurerna 2a och 2b är schematiska genomskärningsvyer av induktorn i fig. 1, - Figur 3 är en schematisk genomskärningsvy av en induktor i en '510 443 integrerad krets, - Figur 4 är ett dikesmönster som används på ett substrat.
- Figur 5 visar ett dikesmönster under en ledning av metall.
BESKRIVNING AV EN FÖREDRAGEN UTFÖRINGSFORM I figur 1 visas en rektangulär spirallayout som bildar en induktor enligt teknikens ståndpunkt. Induktorn är i detta fall bildad i ett fjärde, översta metallager 101 av en spiralformad, elektriskt ledande bana innefattande ett antal rektangulära varv, varvid antalet varv typiskt är mellan 5 och 10. Ett lägre liggande metallager 103, i detta fall det tredje lagret används för att sluta spiralstrukturen med hjälp av en undergång. i figurerna 2a och 2b, varvid genomskärningarna har gjorts längs linjen a-a respektive b-b. Således visar 2a metallen 201 i det fjärde metallagret som bildar de rektangulära varven. Under metallspiralen 201 finns ett oxidlager 203 anbringat på ett kiselsubstrat 205. Tjockleken hos metallagret är typiskt i området 1-2 pm och tjockleken hos oxidlagret är typiskt 6 um och bredden hos ledningsbanorna kan vara omkring 5 pm, varvid avståndet mellan intilliggande banor är av samma storleksordning som bredden hos banorna. sammankopplingsorgan 209. Dessa sammankopplingsorgan kan vara gjorda i ett separat steg med användning av etsning och metallisering eller, så kan de göras genom att först göra lämpliga hål och sedan fylla dessa hål med det fjärde lagrets material.
Figur 3 visar en genomskärningsvy av en induktor 305 med förbättrad isolering, varvid induktorbanor är bildade i det översta, fjärde metallagret på ett kiselsubstrat 301. Innan strukturen på kiselsubstratet 301 har bildats har emellertid en 510 443 8 dikesets utförts på kiselsubstratet 301, följt av en återfyllning av dikena med ett isolerande material, det vill säga ett material som har lägre elektrisk ledningsförmåga än substratet har. De återfyllda dikena 303 tjänar till att öka det effektiva avståndet från metallagren hos induktorn till det halvledande substratet. Förlusterna i substratet och kapacitansen till substratet kommer då att minska. Q-värdet och självresonansfrekvensen hos induktorerna kommer följaktligen också att öka.
Dikena kan göras väsentligen på samma sätt som i de omnämnda traditionella förfarandena som används i moderna IC-processer för anordningsisolering. Djupa och smala diken kan således tillverkas genom torretsning och återfyllning av de etsade hålrummen med ett isolerande material såsom kiseloxid och odopat polykisel eller ett dielektriskt material. Substratytan kommer då fortfarande att vara väsentligen plan. Dikena kan ha en bredd på omkring 1-2 um och ett djup på omkring 5-20 um. Bredden av substratmaterial mellan intilliggande diken kan vara så liten som är praktiskt möjligt, till exempel 2-4 pm. Dikena är anordnade enligt något lämpligt mönster för att korsa överliggande ledningsbanor.
Figur 4 visare en vy av en del av ett substrat 401 från ovan i vilket ett föredraget dikesmönster 403 har etsats. Etsmönstret används sedan under en induktor för att minska förlusterna till substratet. Mönstret innefattar en första uppsättning av flera raka, identiska diken placerade parallellt och med lika avstånd och också en andra uppsättning av identiska diken placerade parallellt och med lika avstånd, varvid dikena hos den andra uppsättningen är vinkelrätt mot dem i den första uppsättningen.
Dikena bör alltid vara så långa och så placerade att de sträcker sig bortom det yttersta induktorvarvet ini det fria material som omger induktorn. Det använda dikesmönstret kan emellertid ha _ vilken nätlik form som helst och det är allmänt önskvärt att ta bort så mycket av substratet som mojligt. slutligen visar figur 5 hur tekniken kan användas i en annan tillämpning. I detta fall finns diken 501 etsade under en 510 443 9 metalledning 503 i syfte att minska parasitkapacitansen och minska förlusterna till substratet. Dikena kan ha samma dimensioner såsom är skrivet är ovan och de är anordnade att korsa under de elektriskt ledande banorna med väsentligen räta vinklar. De kan vara placerade symmetriskt under ledningsbanan och sträcka sig till varje sida på ledningsbanan så långt som behövs eller är möjligt, till exempel omkring 4-10 pm. Denna dikesutformning eller företrädesvis den nätliknande utformningen i figur 3 kan också användas för att minska förluster hos bondkuddar.

Claims (6)

1. 510 443 10 PATENTKRAV' 1. Förfarande för att tillverka en induktor i en integrerad krets i eller på en elektriskt halvledande eller halvisolerande substrat, särskilt ett kiselsubstrat, varvid induktorn har ett ökat Q-värde och innefattar en struktur av elektriska ledningsbanor som sträcker sig i ett plan eller flera väsentligen parallella plan, kännetecknat av - att diken etsas i substratet under de aktiva lagren och på sådana ställen att induktorledningarna kommer att befinna sig ovanför dikena, innan ledningsbanorna görs, särskilt innan induktorledningarna anbringas på substratet, och - att dikena återfylls med ett elektriskt isolerande material, särskilt ett dielektriskt eller halvledande material.
2. Förfarande enligt krav 1, kännetecknat av att dikena är anordnade att uppta den största möjliga ytan under induktorn.
3. Förfarande enligt något av kraven 1 eller 2, kännetecknat av att dikena är anordnade i en struktur av väsentligen parallella diken eller en nätliknande struktur.
4. Induktor i en integrerad krets bildad på eller i ett elektriskt halvledande eller halvisolerande substrat, särskilt på ett kiselsubstrat, innefattande en struktur av ledningsbanor som sträcker sig i ett plan eller flera väsentligen parallella plan, kännetecknad av tunna plattor av ett material som är en sämre elektrisk ledare än substratet, vilka är anordnade i substratet under de aktiva lagren i ett omrâde vid ledningsbanorna, varvid plattorna särskilt är diken i substratet, placerade under induktorbanorna och återfyllda med ett elektriskt isolerande material, särskilt dielekriskt eller halvledande material.
5. Induktor enligt krav 4, kännetecknad av att plattorna är anordnade väsentligen vinkelrätt mot planet eller planen hos ledningsbanorna.
6. Induktor enligt något av kraven 4 eller 5, kännetecknad av att plattorna är anordnade väsentligen parallellt mot varandra. 510 443 ll 7. Induktor enligt något av kraven 4-6, kännetecknad av att plattornas tjocklek är väsentligen lika med ledningsbanornas tjocklek. 8. Induktor enligt något av kraven 4-7, kännetecknad av att plattornas är tätt anordnade så att mellanrummet mellan intilliggande plattor är litet, företrädesvis väsentligen lika med två eller några gånger tjockleken hos plattan, särskilt, i fallet med diken i substratet, är dikena anordnade att upptaga den största möjliga ytan under induktorn. 9. Induktor enligt något av kraven 4-8, kännetecknad av att plattorna, såsom sett i en riktning från ledningsbanorna, är anordnade i en nätlik struktur. 10. Förfarande för att minska förlusterna från en metalledare i en integrerad krets till ett substrat, kännetecknat av - att innan metalledaren anbringas på substratet etsas diken under de aktiva lagren i substratet, och - att dikena sedan återfylls med ett elektriskt ledande material, särskilt ett dielektriskt eller halvledande material. 11. Förfarande enligt krav 10, kännetecknat av att dikena är anordnade att allmänt korsa de elektriska strömbanorna i metalledaren, särskilt att sträcka sig i en riktning väsentligen vinkelrätt mot nämnda bana, och/eller en longitudinell riktning hos ledaren. material som är en sämre elektrisk ledare än substratet, vilka är anordnade i substraten under de aktiva lagren i ett område vid ledaren, varvid plattorna särskilt är diken i substratet placerade under ledaren och återfyllda med ett elektriskt isolerande material, särskilt ett dielektriskt eller halvledande material. 13. Krets enligt krav 12, kännetecknad av att plattorna är 510 443, 12 anordnade väsentligen vinkelrätt mot ledarens plan eller den elektriska strömbanan däri, särskilt i fallet med diken är dikena anordnade att allmänt korsas den elektriska strömbanan i metalledaren och företrädesvis sträcka sig i en riktning väsentligen vinkelrätt mot nämnda strömbana och/eller en longitudinell riktning hos ledaren. 14. Krets enligt något av kraven 12 eller 13, kännetecknad av att plattorna är anordnade väsentligen parallellt med varandra. 15. Krets enligt något av kraven 12-14, kännetecknad av att plattorna är tätt anordnade så att avståndet mellan intilliggande plattor är litet, företrädesvis väsentligen lika med två eller några gånger plattornas tjocklek, särskilt i fallet med diken i ett substrat är dikena anordnade att upptaga den största möjliga ytan under ledaren. 16. Krets enligt något av kraven 12-15, kännetecknad av att plattorna, såsom sett i en riktning från ledaren, är anordnade i en nätliknande struktur.
SE9602191A 1996-05-31 1996-05-31 Induktorer för integrerade kretsar SE510443C2 (sv)

Priority Applications (8)

Application Number Priority Date Filing Date Title
SE9602191A SE510443C2 (sv) 1996-05-31 1996-05-31 Induktorer för integrerade kretsar
EP97926345A EP0902974A1 (en) 1996-05-31 1997-05-30 Conductors for integrated circuits
CN97195081A CN1220778A (zh) 1996-05-31 1997-05-30 集成电路的导体
JP09542247A JP2000511350A (ja) 1996-05-31 1997-05-30 集積回路のための導電体
AU31130/97A AU3113097A (en) 1996-05-31 1997-05-30 Conductors for integrated circuits
KR1019980708627A KR100298480B1 (ko) 1996-05-31 1997-05-30 집적회로의인덕터및그제조방법
CA002256763A CA2256763A1 (en) 1996-05-31 1997-05-30 Conductors for integrated circuits
PCT/SE1997/000954 WO1997045873A1 (en) 1996-05-31 1997-05-30 Conductors for integrated circuits

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE9602191A SE510443C2 (sv) 1996-05-31 1996-05-31 Induktorer för integrerade kretsar

Publications (3)

Publication Number Publication Date
SE9602191D0 SE9602191D0 (sv) 1996-05-31
SE9602191L SE9602191L (sv) 1997-12-01
SE510443C2 true SE510443C2 (sv) 1999-05-25

Family

ID=20402861

Family Applications (1)

Application Number Title Priority Date Filing Date
SE9602191A SE510443C2 (sv) 1996-05-31 1996-05-31 Induktorer för integrerade kretsar

Country Status (8)

Country Link
EP (1) EP0902974A1 (sv)
JP (1) JP2000511350A (sv)
KR (1) KR100298480B1 (sv)
CN (1) CN1220778A (sv)
AU (1) AU3113097A (sv)
CA (1) CA2256763A1 (sv)
SE (1) SE510443C2 (sv)
WO (1) WO1997045873A1 (sv)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010021740A (ko) 1997-07-11 2001-03-15 에를링 블로메, 타게 뢰브그렌 무선 주파수에서 사용되는 집적 회로 소자를 제조하는 방법
KR19990055422A (ko) * 1997-12-27 1999-07-15 정선종 실리콘 기판에서의 인덕터 장치 및 그 제조 방법
JP3942264B2 (ja) 1998-03-11 2007-07-11 富士通株式会社 半導体基板上に形成されるインダクタンス素子
DE19810825A1 (de) * 1998-03-12 1999-09-16 Siemens Ag Integrierte elektronische Schaltungsanordnung und Verfahren zu ihrer Herstellung
EP0966040A1 (en) * 1998-06-19 1999-12-22 International Business Machines Corporation Passive component above isolation trenches
KR20000011585A (ko) 1998-07-28 2000-02-25 윤덕용 반도체소자및그제조방법
US6278186B1 (en) 1998-08-26 2001-08-21 Intersil Corporation Parasitic current barriers
DE19910983A1 (de) * 1999-03-12 2000-09-21 Bosch Gmbh Robert Vorrichtung und Verfahren zur Bestimmung der lateralen Unterätzung einer strukturierten Oberflächenschicht
WO2001004953A1 (en) * 1999-07-08 2001-01-18 Korea Advanced Institute Of Science And Technology Method for manufacturing a semiconductor device having a metal layer floating over a substrate
DE19944306B4 (de) * 1999-09-15 2005-05-19 Infineon Technologies Ag Integrierte Halbleiterschaltung mit integrierter Spule und Verfahren zu deren Herstellung
SG98398A1 (en) 2000-05-25 2003-09-19 Inst Of Microelectronics Integrated circuit inductor
FR2810451A1 (fr) * 2000-06-20 2001-12-21 Koninkl Philips Electronics Nv Circuit integre incluant un element inductif de facteur de qualite eleve et presentant une grande compacite
KR20020014225A (ko) * 2000-08-17 2002-02-25 박종섭 미세 인덕터와 중첩되는 트렌치 내에 절연막을 구비하는집적 소자 및 그 제조 방법
DE10041084A1 (de) 2000-08-22 2002-03-14 Infineon Technologies Ag Verfahren zur Bildung eines dielektrischen Gebiets in einem Halbleitersubstrat
DE10041691A1 (de) 2000-08-24 2002-03-14 Infineon Technologies Ag Halbleiteranordnung
EP1213762A1 (fr) * 2000-12-05 2002-06-12 Koninklijke Philips Electronics N.V. Dispositif d'isolation d'un élement électrique
EP1454354B1 (de) 2001-12-13 2015-04-15 ams AG Siliziumsubstrat mit einer isolierschicht mit teilgebieten und entsprechende anordnung
DE10163460B4 (de) * 2001-12-21 2010-05-27 Austriamicrosystems Ag Siliziumsubstrat mit einer Isolierschicht und Anordnung mit einem Siliziumsubstrat mit einer Isolierschicht
DE102004022139B4 (de) * 2004-05-05 2007-10-18 Atmel Germany Gmbh Verfahren zur Herstellung einer Spiralinduktivität auf einem Substrat und nach einem derartigen Verfahren hergestelltes Bauelement
JP3927565B2 (ja) * 2004-06-25 2007-06-13 インターナショナル・ビジネス・マシーンズ・コーポレーション 磁気コアを有するオンチップ・インダクタ
CN101149761B (zh) * 2006-09-20 2012-02-08 爱斯泰克(上海)高频通讯技术有限公司 硅基螺旋电感器件等效电路双π非对称模型参数的提取方法
CN102208405B (zh) * 2010-08-24 2015-11-25 华东师范大学 平面螺旋电感
CN102456612A (zh) * 2010-10-27 2012-05-16 上海华虹Nec电子有限公司 半导体集成电感的制作方法及结构
JP5699905B2 (ja) * 2011-10-28 2015-04-15 株式会社デンソー 半導体装置
CN114823638A (zh) * 2022-04-27 2022-07-29 电子科技大学 一种低寄生电容集成电感结构

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0377360A (ja) * 1989-08-18 1991-04-02 Mitsubishi Electric Corp 半導体装置
US5336921A (en) * 1992-01-27 1994-08-09 Motorola, Inc. Vertical trench inductor
WO1994017558A1 (en) * 1993-01-29 1994-08-04 The Regents Of The University Of California Monolithic passive component
WO1996002070A2 (en) * 1994-07-12 1996-01-25 National Semiconductor Corporation Integrated circuit comprising a trench isolation structure and an oxygen barrier layer and method for forming the integrated circuit
US5446311A (en) * 1994-09-16 1995-08-29 International Business Machines Corporation High-Q inductors in silicon technology without expensive metalization

Also Published As

Publication number Publication date
JP2000511350A (ja) 2000-08-29
KR100298480B1 (ko) 2001-08-07
CA2256763A1 (en) 1997-12-04
AU3113097A (en) 1998-01-05
CN1220778A (zh) 1999-06-23
SE9602191D0 (sv) 1996-05-31
WO1997045873A1 (en) 1997-12-04
EP0902974A1 (en) 1999-03-24
KR20000010660A (ko) 2000-02-25
SE9602191L (sv) 1997-12-01

Similar Documents

Publication Publication Date Title
SE510443C2 (sv) Induktorer för integrerade kretsar
CN101523526B (zh) 电感器元件、电感器元件制造方法以及具有在其上安装的电感器元件的半导体器件
CN103247596B (zh) 芯片上铁氧体磁珠电感器
KR101252989B1 (ko) 그리드 판들을 갖는 집적 캐패시터
CN109075164A (zh) 3维电容器结构
US7557423B2 (en) Semiconductor structure with a discontinuous material density for reducing eddy currents
US20080158776A1 (en) Face-centered cubic structure capacitor and method of fabricating the same
JP2005286255A (ja) 半導体装置およびその製造方法
JPH09162354A (ja) 集積インダクタ構造およびその製造方法
US7678659B2 (en) Method of reducing current leakage in a metal insulator metal semiconductor capacitor and semiconductor capacitor thereof
US8327523B2 (en) High density planarized inductor and method of making the same
US6924725B2 (en) Coil on a semiconductor substrate and method for its production
JPH04245665A (ja) 半導体集積回路構造
US20070132061A1 (en) MIM capacitor in a copper damascene interconnect
KR100938501B1 (ko) 인덕터 및 그 제조 방법
US8736021B2 (en) Semiconductor device comprising a metal system including a separate inductor metal layer
US8004061B1 (en) Conductive trace with reduced RF impedance resulting from the skin effect
US7916449B2 (en) Creation of capacitors equipped with means to reduce the stresses in the metal material of their lower structures
EP1195815B1 (en) Inductive structure integrated on a semiconductor substrate
US6617665B2 (en) High-frequency integrated inductive winding
CN105097769B (zh) 一种三维集成电路的器件及其制备方法
KR100709782B1 (ko) 고주파 반도체 수동 소자 및 그 제조 방법
KR100685877B1 (ko) 반도체 소자 및 그 제조방법
US20230230958A1 (en) Embedded transistor devices
WO2001001513A1 (en) Micro-strip circuit for loss reduction

Legal Events

Date Code Title Description
NUG Patent has lapsed
NUG Patent has lapsed