KR100709782B1 - 고주파 반도체 수동 소자 및 그 제조 방법 - Google Patents

고주파 반도체 수동 소자 및 그 제조 방법 Download PDF

Info

Publication number
KR100709782B1
KR100709782B1 KR1020060015316A KR20060015316A KR100709782B1 KR 100709782 B1 KR100709782 B1 KR 100709782B1 KR 1020060015316 A KR1020060015316 A KR 1020060015316A KR 20060015316 A KR20060015316 A KR 20060015316A KR 100709782 B1 KR100709782 B1 KR 100709782B1
Authority
KR
South Korea
Prior art keywords
insulating film
metal
ground
layer
inductor
Prior art date
Application number
KR1020060015316A
Other languages
English (en)
Inventor
최문호
김영석
Original Assignee
충북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 충북대학교 산학협력단 filed Critical 충북대학교 산학협력단
Priority to KR1020060015316A priority Critical patent/KR100709782B1/ko
Application granted granted Critical
Publication of KR100709782B1 publication Critical patent/KR100709782B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 인덕터 사이의 커플링 증가 및 Q값 저하를 방지하여 소자의 특성을 향상시킬 수 있는 고주파 반도체 수동 소자 및 그 제조 방법에 관한 것이다.
이를 위하여 본 발명의 고주파 반도체 수동 소자는 소정의 하부 구조를 갖는 반도체 기판에 형성된 제 1 절연막과, 상기 제 1 절연막 상에 형성된 그라운드 패턴과, 상기 그라운드 패턴이 형성된 제 1 절연막을 매립하는 제 2 절연막과, 상기 제 2 절연막을 관통하여 상기 그라운드 패턴의 일측에 연결되는 다수의 비아와, 상기 제 2 절연막 상에 형성되며 그 일측이 상기 비아에 각각 연결되는 다수의 인덕터용 금속 배선과, 상기 금속 배선들 사이를 수평으로 가로지르도록 형성되며 양측 단부가 그라운드 패드에 연결되는 그라운드 쉴드 및 상기 각각의 인덕터용 금속 배선의 일측에 연결되도록 상기 제 2 절연막 상에 형성되는 신호 라인을 포함하여 구성된다.
그라운드 쉴드, 인덕터, 금속 배선, 커플링

Description

고주파 반도체 수동 소자 및 그 제조 방법{HIGH FREQUENCY SEMICONDUCTOR PASSIVE DEVICE AND MANUFACTURING METHOD THEREOF}
도 1은 종래 기술에 따른 고주파 반도체 수동 소자의 레이 아웃도.
도 2는 도1의 A-A'선 단면도.
도 3은 종래 기술에 따른 패턴 그라운드 쉴드 방식을 이용한 고주파 반도체 수동 소자의 레이 아웃도.
도 4는 도 3의 B-B'선 단면도.
도 5는 본 발명에 따른 고주파 반도체 수동 소자의 레이 아웃도.
도 6은 도 5의 C-C'선 단면도.
도 7a 내지 도 7c는 본 발명에 따른 고주파 반도체 수동 소자 제조 방법의 순차적인 공정 단면도.
도 8은 본 발명의 고주파 반도체 수동 소자와 종래의 고주파 반도체 수동 소자들의 주파수별 커플링 테스트 결과 그래프도.
<도면의 주요 부분에 대한 부호 설명>
50 : 반도체 기판 51 : 제 1 절연막
52 : 그라운드 패턴 53 : 제 2 절연막
54 : 비아 55 : 금속 배선
56 : 그라운드 쉴드 57: 신호 라인
본 발명은 고주파 반도체 수동 소자 및 그 제조 방법에 관한 것으로, 특히 인덕터 사이의 커플링 증가 및 Q값 저하를 방지하여 소자의 특성을 향상시킬 수 있는 고주파 반도체 소자 및 그 제조 방법에 관한 것이다.
와이어리스 송수신 장치나 휴대정보단말을 중심으로 수요가 높아지고 있는 RFIC는 반도체 기판 상에 트랜지스터 등의 능동소자와, 선로, 저항, 커패시터, 인덕터 등의 수동소자를 일괄적 또는 일체적으로 제작하여 구성되는 고주파 집적회로이다.
이와 같은 RFIC에 있어서는, 수동소자, 특히 인덕터나 커패시터가 능동소자에 비해 큰 면적을 차지하기 때문에 고가의 반도체 기판의 대량 소비로 인하여 제조 비용 증가를 야기시킨다.
따라서, 칩 면적을 축소하고, RFIC의 제조 비용을 저감하기 위하여, 수동소자가 점하는 면적을 축소하는 것이 과제로 되어 있다.
상기 수동 소자 중 인덕터는 RF 회로에서 임피던스 매칭(impedance matching)을 위해 없어서는 안될 중요한 소자로서, 특히 전압 제어 오실레이터(Voltage Controlled Oscillator : VOC)에 이용되는 공진 탱크(L-C circuit)의 퀄리티 팩터(Quality Factor; 이하 Q라 한다)가 높을수록 위상 잡음을 감소시킬 수 있다.
그러나, 상기 인덕터와 반도체 기판 사이에서 발생하는 누설에 의해 CMOS(Complementary Metal Oxide Semiconductor) 공정에서는 높은 Q 값을 갖는 인덕터 구현이 어렵다.
상기 인덕터로서는 평면형의 스파이럴(spiral) 코일이 많이 사용되고 있는데, 스파이럴 코일의 Q 값은 감는 회수, 금속 배선의 폭, 금속 배선의 두께, 금속 배선 사이의 간격, 반경, 모양에 따라 다르게 나타나므로, 적정 조건이 설정되어야 한다.
상세하게 살펴보면, 첫째 인덕턴스를 높이기 위해 감는 회수(number of turns)를 증가시킬 수 있는데, 이러한 방법은 인덕터 영역 증가로 인해 저항 증가에 따른 기생 캐패시턴스 증가를 야기하여 Q값을 감소시키고 기판과의 커플링 영향 때문에 공진 주파수를 저하시키면서 사용 범위를 감소시키는 원인이 되므로, 감는 회수에 대한 적정 조건이 설정되어야 한다.
둘째, 낮은 직렬 저항(series resistance)를 확보하기 위하여 금속 배선의 폭을 가능한 넓고 두껍게 구현해야 하는데, 금속 배선의 폭이 너무 넓어지면 인덕터 영역 증가에 따른 기생 캐패시턴스 증가를 유발하고, 기판 손실을 증대시키기 때문에 이 또한 적정 조건이 설정되어야 한다.
셋째, 와상 전류 효과(negative mutual coupling)를 감소시키기 위해 금속 배선의 두께가 금속 배선 폭보다 5배 이상되도록 할로우(hollow) 인덕터가 구현되어야 한다.
넷째, 인덕터 영역을 최소화하고 상호 인덕턴스를 최대화하기 위하여 금속 배선 사이의 간격을 최소화해야한다.
다섯째, 기판으로의 기생 캐패시턴스를 최소화하기 위하여 다층 금속 배선일 경우 최상층에 구형해야 한다.
여섯째, 구조적으로 사각형 보다는 원형 구조가 유리하고, 인덕터의 중심을 비워두되, 인덕터 지름의 1/3 정도를 비워두는 것이 유리하다.
도 1은 종래 기술에 따른 고주파 반도체 수동 소자의 레이 아웃도이고, 도 2는 도1의 A-A'선 단면도이다.
도 1 및 도 2를 참조하면 소정의 하부 구조들이 형성된 실리콘 기판(10) 상에 제 1 SiO2 절연막(11)이 형성되고, 상기 제 1 SiO2 절연막(11) 상에 그라운드 패턴(12)이 형성된다.
그리고, 상기 그라운드 패턴(12)이 형성된 제 1 SiO2 절연막(11) 상부는 제 2 SiO2 절연막(13)으로 매립되고, 상기 그라운드 패턴(12)은 상기 제 2 SiO2 절연막(13)을 관통하는 비아(14)와 연결된다.
그리고, 상기 그라운드 패턴(12)은 비아(14)를 통해 상기 제 2 SiO2 절연막(13) 상에 나선형으로 형성되는 인덕터(15)의 일측과 전기적으로 연결되며, 상기 나선형의 인덕터(15) 중심부는 인덕터 배선 없이 비어진다.
또한, 상기 제 2 SiO2 절연막(13) 상에는 상기 인덕터(15)의 일측단과 연결 되는 신호 라인(16)이 형성된다.
이러한 종래의 고주파 반도체 수동 소자에서는 인접하는 인덕터들 사이에서 도 2에 도시된 바와 같이 인덕터의 자계가 실리콘 기판으로 향하는 맥놀이 전류가 발생하게 되어 EM 커플링이 증가하게 되고, 저항이 증가하여 인덕터의 Q 값을 저하시키는 문제점이 발생하게 된다.
또한, 종래 기술에 따른 고주파 반도체 소자의 인덕터들 간 커플링 영향을 Ansoft 사의 HFSS를 이용하여 시뮬레이션한 결과 종래의 나선형의 인덕터는 실리콘 기판(10) 및 SiO2 절연막(11, 13)을 전자기장(Electromagnetic Field)이 전달되어, 인접하는 인덕터(15) 사이의 기판을 통해 H-Field가 반대편으로 넘어가는 문제점이 발생한다.
상기 종래의 고주파 반도체 소자에서 맥놀이 전류에 의한 인덕터의 Q값 저하를 방지하기 위하여 종래에는 패턴 그라운드 쉴드 방식을 이용하고 있다.
도 3은 종래 기술에 따른 패턴 그라운드 쉴드 방식을 이용한 고주파 반도체 소자의 레이 아웃도이고, 도 4는 도 3의 B-B'선 단면도이다.
도 3 및 도 4를 참조하면, 소정의 하부 구조들이 형성된 실리콘 기판(30) 상에 방사형의 폴리실리콘 패턴(31)이 형성되고, 상기 폴리실리콘 패턴(31)을 매립하는 제 1 SiO2 절연막(32)의 제 1 그라운드 패턴(34)이 형성되며, 이 제 1 그라운드 패턴(34)은 콘택(33)을 통해 하부의 폴리실리콘 패턴(31)에 전기적으로 연결된다.
그리고, 이 그라운드 패턴(34)은 제 2 SiO2 절연막(35)을 통해 매립되며, 그 라운드 패턴(34)을 매립하는 제 2 SiO2 절연막(35)의 상부에는 제 2 그라운드 패턴(36)이 형성된다.
또한, 상기 제 2 그라운드 패턴(36)이 형성된 제 2 SiO2 절연막(35) 상부는 제 3 SiO2 절연막(37)으로 매립되고, 상기 제 3 SiO2 절연막(37) 의 상부에는 나선형의 인덕터(39)와 신호 라인(40) 금속 배선이 형성되어 있다.
그리고, 상기 제 2 그라운드 패턴(36)은 상기 제 3 SiO2 절연막(37)을 관통하는 비아(38)를 통해 그 상부에 형성된 나선형의 인덕터(39)의 일측과 전기적으로 연결된다.
이와 같이 종래에는 인덕터의 하부에 방사형의 폴리실리콘 패턴을 형성하고, 이 폴리실리콘 패턴에 그라운드 패턴을 연결함으로써 실리콘 기판으로 향하는 맥놀이 전류 성분에 기인한 저항 성분 증가를 방지함으로써 Q값 저하를 방지하고자 한다.
그런데, 이와 같이 패턴 그라운드 쉴드 방식을 적용하는 경우에는 인덕터의 Q값 특성에는 영향을 미쳤으나, 인접하는 인덕터 사이의 기판을 통해 H-Field가 반대편으로 넘어가는 문제점은 여전히 존재하였다.
이는, 결국 인접하는 인덕터 사이의 커플링을 증가시켜 공진 주파수를 저하시키면서 주파수 사용 범위를 감소시키는 문제점을 유발하게 되었다.
상기 종래 기술에 따른 문제점을 해결하기 위한 본 발명의 목적은 인접하는 인덕터 사이에 그라운드 쉴드를 형성하여 서로 격리시킴으로써, 기존 방식에 비하여 인덕터 간의 신호 커플링을 감소시킬 수 있고 인덕터의 Q 값 감소를 방지할 수 있도록 하는 고주파 반도체 수동 소자 및 그 제조 방법을 제공함에 있다.
상기 기술적 과제를 해결하기 위한 본 발명의 고주파 반도체 수동 소자는, 소정의 하부 구조를 갖는 반도체 기판에 형성된 제 1 절연막과, 상기 제 1 절연막 상에 형성된 그라운드 패턴과, 상기 그라운드 패턴이 형성된 제 1 절연막을 매립하는 제 2 절연막과, 상기 제 2 절연막을 관통하여 상기 그라운드 패턴의 일측에 연결되는 다수의 비아와, 상기 제 2 절연막 상에 형성되며 그 일측이 상기 비아에 각각 연결되는 다수의 인덕터용 금속 배선과, 상기 금속 배선들 사이를 수평으로 가로지르도록 형성되며 양측 단부가 그라운드 패드에 연결되는 그라운드 쉴드 및 상기 각각의 인덕터용 금속 배선의 일측에 연결되도록 상기 제 2 절연막 상에 형성되는 신호 라인을 포함하여 구성된다.
상기 본 발명의 고주파 반도체 수동 소자에 있어서, 상기 금속 배선은 다층 구조로 형성되며, 상기 그라운드 쉴드는 다층 구조의 금속 배선 중 적어도 하나 이상의 층에 수평하게 형성될 수 있다.
또한, 상기 기술적 과제를 해결하기 위한 본 발명의 고주파 반도체 수동 소자 제조 방법은 소정의 하부 구조를 갖는 반도체 기판에 제 1 절연막을 형성하는 단계; 상기 제 1 절연막 상에 그라운드 패턴을 형성하는 단계; 상기 그라운드 패턴이 형성된 제 1 절연막 상부 전면에 제 2 절연막을 형성하는 단계; 상기 제 2 절연 막을 관통하여 상기 그라운드 패턴 상부면을 노출시키는 비아 홀을 형성하는 단계; 상기 비아홀을 매립하여 비아를 형성하는 단계; 상기 비아를 포함하는 제 2 절연막 상에 금속층을 형성하고 이 금속층에 대한 패터닝 공정을 진행하여 상기 비아 상부면을 그 일측이 가로지르는 다수의 금속 배선과 상기 각각의 금속 배선들 사이를 가로지르는 그라운드 쉴드 및 상기 각각의 금속 배선의 일측에 연결되는 신호 라인을 형성하는 단계를 포함하여 구성된다.
상기 본 발명의 고주파 반도체 수동 소자의 제조 방법에 있어서, 상기 금속 배선은 다층 구조로 형성하고, 상기 다층 금속 배선의 각층을 연결하는 콘택을 형성하고, 상기 그라운드 쉴드는 상기 다층 구조의 금속 배선 중 적어도 어느 하나 이상의 층에 수평하게 형성할 수 있다.
이와 같이 본 발명에 따르면, 인덕터용 금속 배선들의 사이에 그라운드 쉴드를 형성하여 각 인덕터들 사이에서 H-Field가 반대편으로 넘어가는 것을 방지함으로써 인덕터 간의 커플링 증가를 방지하여 소자의 전기적인 특성을 향상시킬 수 있다.
본 발명은 첨부된 도면을 참조하여 후술하는 바람직한 실시예를 통하여 더욱 명백해질 것이다. 이하에서는 본 발명의 실시예를 통해 당업자가 용이하게 이해하고 재현할 수 있도록 상세히 설명하도록 한다. 또한, 도면에서 각 층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되어질 수도 있다. 도면상에서 동일 부호는 동일 요소를 지칭한다.
도 5는 본 발명에 따른 고주파 반도체 수동 소자의 레이 아웃도이고, 도 6은 도 5의 C-C'선 단면도이다.
도 5 및 도 6을 참조하면, 소정의 하부 구조를 갖는 반도체 기판(50)에 형성된 제 1 절연막(51)이 형성되어 있다.
여기서, 상기 소정의 하부 구조라 함은 도면상 도시되지는 않지만 웰, 소자 분리막, 게이트, 소오스/ 드레인 등과 같은 능동 소자들이 형성된 CMOS 구조일 수 있다.
상기 반도체 기판(50)은 실리콘 기판이고, 상기 제 1 절연막(51)은 SiO2 물질로 이루어질 수 있다.
상기 제 1 절연막(51) 상에는 그라운드 패턴(52)이 형성되고, 상기 제 1 그라운드 패턴(52)이 형성된 제 1 절연막(51) 상에는 제 2 절연막(53)이 형성되어 있다.
상기 제 2 절연막(53)은 상기 제 1 절연막(51)과 같이 SiO2 물질로 이루어질 수 있다.
상기 제 2 절연막(53)에는 상기 제 2 절연막(53)을 관통하여 상기 그라운드 패턴(52)에 연결되는 다수의 비아(54)가 형성되어 있다.
그리고, 상기 제 2 절연막(53) 상부에는 그 일측이 상기 비아(54)에 각각 연결되어 상기 그라운드 패턴(52)과 전기적으로 연결되는 다수의 인덕터용 금속 배선(55)과, 상기 각각의 금속 배선(55) 일측과 연결되는 신호 라인(56)들이 형성되어 있다.
이때, 상기 금속 배선(55)은 본 발명의 실시예에서는 단층 구조로 형성하였으나, 다층 구조로 형성될 수 있으며, 각 층의 금속 배선(55)은 나선형 구조가 될 수 있다.
그리고, 상기 나선형 금속 배선의 중심부는 인덕터용 금속 배선이 중단되어 중심부가 비워지도록 하되, 금속 배선 전체 지름의 1/3 정도를 비워두는 것이 유리하다.
또한, 상기 금속 배선(55)들 사이에는 그 사이를 수평으로 가로지르며 양측 단부가 그라운드 패드(G)에 각각 연결되는 그라운드 쉴드(57)가 형성되어 있다.
그리고, 본 발명의 실시예에서는 인덕터용 금속 배선(55)을 최상층에 단일층으로 형성하고 상기 그라운드 쉴드(57)를 금속 배선(55)과 동일 높이에 수평하게 형성되도록 도시하였으나, 다른 실시예를 통해 상기 금속 배선(55)을 다층 구조로 형성하고, 다층의 금속 배선(55) 중 적어도 하나 이상의 층에 수평하게 그라운드 쉴드(57)를 형성할 수도 있다.
이와 같이 본 발명의 고주파 반도체 수동 소자에서는 인덕터의 사이에 그라운드 쉴드를 수평하게 가로지르도록 형성하여 각각의 인덕터 사이의 격리시킴에 따라 실리콘 기판으로 향하는 맥놀이 전류가 발생하는 것이 방지함으로써 반도체 기판에서 H-field가 넘어가는 것을 방지한다.
결국, 인덕터 사이의 EM 커플링 증가를 방지할 뿐만 아니라 맥놀이 전류에 따른 저항 증가로 Q 값이 감소되는 현상을 방지할 수 있게 되는 것이다.
이하, 본 발명의 고주파 반도체 수동 소자 제조 방법을 도면을 참조하여 설 명하도록 한다.
우선, 도 7a에 도시된 바와 같이 소정의 하부 구조를 갖는 반도체 기판(50)에 제 1 절연막(51)을 형성하고, 그 상부에 금속층을 증착한 후 소정의 사진 및 식각 공정을 이용한 패터닝 공정을 진행하여 상기 제 1 절연막(51) 상에 그라운드패턴(52)을 형성한다.
이때, 상기 소정의 하부 구조라 함은 상기 본 발명의 고주파 반도체 수동 소자의 구조에서의 설명과 마찬가지로 도시되지는 않지만 웰, 소자 분리막, 게이트, 소오스/ 드레인 등과 같은 능동 소자들이 형성된 CMOS 구조일 수 있다.
그리고, 상기 반도체 기판(50)은 실리콘 기판일 수 있으며, 상기 제 1 절연막(51)으로는 SiO2 물질을 이용할 수 있다.
이어서, 도 7b에 도시된 바와 같이 상기 그라운드 패턴(52) 형성된 제 1 절연막(51) 상부 전면에 제 2 절연막(53)을 증착하고, 사진 및 식각 공정을 진행하여 상기 제 2 절연막(53)을 관통하여 상기 그라운드 패턴(52) 상부면을 노출시키는 비아 홀(54a)을 형성한다.
이때, 상기 제 2 절연막(53)으로는 상기 제 1 절연막(51)과 마찬가지로 SiO2 물질을 이용할 수 있다.
그런 다음, 도 7c에 도시된 바와 같이 상기 비아홀(54a)을 매립하여 비아(54)를 형성하고, 상기 비아(54)를 포함하는 제 2 절연막(53) 상에 금속층을 형성한 다음, 이 금속층에 대한 패터닝 공정을 진행하여 상기 비아(54) 상부면을 그 일 측이 가로지르는 다수의 금속 배선(55)과 상기 각각의 금속 배선(55)들 사이를 가로지르는 그라운드 쉴드(56) 및 신호 라인(57)을 형성한다.
상기 각각의 금속 배선(55)은 인덕터이며 상기 각각의 금속 배선(55) 일측이 상기 비아(54)를 가로지르기 때문에 상기 비아(54)를 통해 하부의 그라운드 패턴 (52)과 전기적으로 연결된다.
본 발명의 실시예에서는 상기 인덕터용 금속 배선(55)을 최상층에 단일층으로 형성하고, 상기 그라운드 쉴드(56)를 이 최상층 금속 배선(55)과 동일 높이에 형성하도록 도시하였으나, 다양한 실시예를 통해 상기 금속 배선은 다층 구조로 형성할 수 있다.
그리고, 상기 다층 금속 배선의 각층을 연결하는 콘택을 형성하고 상기 그라운드 쉴드(56)는 상기 다층 구조의 금속 배선 중 적어도 어느 하나 이상의 층에 수평하게 형성할 수 있는 것으로, 최상층 금속 배선과 동일 높이에 형성하도록 한정할 필요는 없다.
도 8은 본 발명의 고주파 반도체 수동 소자와 종래의 고주파 반도체 수동 소자들의 주파수별 커플링 테스트 결과 그래프도이다.
도 8에서 (a)는 본 발명의 고주파 반도체 수동 소자이고, (b)는 종래의 일반적인 고주파 반도체 수동 소자이며, (c)는 패턴 그라운드 쉴드 방식을 이용한 고주파 반도체 수동 소자이다.
여기서, 제작된 테스트 패턴은 Agilent 8510C로 측정하였으며, 각 테스트 패턴은 각 인덕터 사이의 간격을 80㎛, 인덕터 패턴은 단일 폴리와 5 metal로 제작하 였으며, 0.25㎛ 표준 CMOS에서 두께가 1.5㎛인 최상위 메탈로 레이아웃 하였다.
그리고, 본 발명의 고주파 반도체 수동 소자에서 인덕터와 그라운드 쉴드의 간격은 25㎛가 되도록 하였다.
이와 같이 제작된 테스트 패턴들에 대한 시뮬레이션 결과 도 8에 도시된 바와 같이 5㎓ 이하 영역에서 그라운드 쉴드를 한 본 발명의 고주파 반도체 수동 소자(a)가 그라운드 쉴드 격리하지 않은 반도체 수동 소자(b) 및 패턴 그라운드 쉴드를 한 고주파 반도체 수동 소자(c)에 비하여 약 15dB 정도 더 좋은 커플링 특성을 나타냈다.
이와 같이 본 발명은 그라운드 쉴드를 통해 인덕터 사이를 격리시킴에 따라 전자기장(Electromagnetic) 커플링을 최소화할 수 있다.
이에 따라, 커플링 증가에 따라 공진 주파수를 저하시키면서 사용 범위를 감소시키던 문제점을 해소할 수 있게 되는 것이다.
상술한 바와 같이 본 발명은 인접하는 인덕터 사이에 그라운드 쉴드를 형성하여 서로 격리시킴에 따라 기존의 방식과 비교하여 각 인덕터간의 간격이 좁더라도 인덕터 간의 신호 커플링이 감소시킬 수 있을 뿐만 아니라, Q 값 감소를 방지함으로써 소자의 특성을 향상시킬 수 있는 이점이 있다.
본 발명은 첨부된 도면을 참조하여 바람직한 실시예를 중심으로 기술되었지만 당업자라면 이러한 기재로부터 본 발명의 범주를 벗어남이 없이 많은 다양하고 자명한 변형이 가능하다는 것은 명백하다. 따라서 본 발명의 범주는 이러한 많은 변형예들을 포함하도록 기술된 특허청구범위에 의해서 해석되어져야 한다.

Claims (4)

  1. 소정의 하부 구조를 갖는 반도체 기판(50)에 형성된 제 1 절연막(51)과,
    상기 제 1 절연막(51) 상에 형성된 그라운드 패턴(52)과,
    상기 그라운드 패턴(52)이 형성된 제 1 절연막(51)을 매립하는 제 2 절연막(53)과,
    상기 제 2 절연막(53)을 관통하여 상기 그라운드 패턴(52)의 일측에 연결되는 다수의 비아(54)와,
    상기 제 2 절연막(53) 상에 형성되며 그 일측이 상기 비아(54)에 각각 연결되는 다수의 인덕터용 금속 배선(55)과,
    상기 금속 배선(55)들 사이를 수평으로 가로지르도록 형성되며 양측 단부가 그라운드 패드(55)에 연결되는 그라운드 쉴드(56), 및
    상기 각각의 인덕터용 금속 배선(55)의 일측에 연결되도록 상기 제 2 절연막(53) 상에 형성되는 신호 라인(57)을 포함하여 구성됨을 특징으로 하는 고주파 반도체 수동 소자.
  2. 제 1항에 있어서,
    상기 금속 배선(55)은 다층 구조로 형성되며,
    상기 그라운드 쉴드(56)는 다층 구조의 금속 배선(55) 중 적어도 하나 이상의 층에 수평하게 형성됨을 특징으로 하는 고주파 반도체 수동 소자.
  3. 소정의 하부 구조를 갖는 반도체 기판에 제 1 절연막을 형성하는 단계;
    상기 제 1 절연막 상에 그라운드 패턴을 형성하는 단계;
    상기 그라운드 패턴이 형성된 제 1 절연막 상부 전면에 제 2 절연막을 형성하는 단계;
    상기 제 2 절연막을 관통하여 상기 그라운드 패턴 상부면을 노출시키는 비아 홀을 형성하는 단계;
    상기 비아홀을 매립하여 비아를 형성하는 단계;
    상기 비아를 포함하는 제 2 절연막 상에 금속층을 형성하고 이 금속층에 대한 패터닝 공정을 진행하여 상기 비아 상부면을 그 일측이 가로지르는 다수의 금속 배선과 상기 각각의 금속 배선들 사이를 가로지르는 그라운드 쉴드 및 상기 각각의 금속 배선의 일측에 연결되는 신호 라인을 형성하는 단계;
    를 포함함을 특징으로 하는 고주파 반도체 수동 소자의 제조 방법.
  4. 제 3항에 있어서,
    상기 금속 배선은 다층 구조로 형성하고,
    상기 다층 금속 배선의 각층을 연결하는 콘택을 형성하고,
    상기 그라운드 쉴드는 상기 다층 구조의 금속 배선 중 적어도 어느 하나 이상의 층에 수평하게 형성하는 것을 특징으로 하는 고주파 반도체 수동 소자의 제조 방법.
KR1020060015316A 2006-02-16 2006-02-16 고주파 반도체 수동 소자 및 그 제조 방법 KR100709782B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060015316A KR100709782B1 (ko) 2006-02-16 2006-02-16 고주파 반도체 수동 소자 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060015316A KR100709782B1 (ko) 2006-02-16 2006-02-16 고주파 반도체 수동 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR100709782B1 true KR100709782B1 (ko) 2007-04-23

Family

ID=38181897

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060015316A KR100709782B1 (ko) 2006-02-16 2006-02-16 고주파 반도체 수동 소자 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100709782B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100897815B1 (ko) 2007-11-08 2009-05-18 주식회사 동부하이텍 반도체 장치의 패드 구조

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774311A (ja) * 1993-09-06 1995-03-17 Toshiba Corp 半導体アナログ集積回路
JPH08250962A (ja) * 1995-03-10 1996-09-27 Tdk Corp Ｌｃフィルタ
JPH09260587A (ja) * 1996-03-25 1997-10-03 Toshiba Microelectron Corp インダクタ
KR19990003213A (ko) * 1997-06-25 1999-01-15 윤종용 고주파 반도체 소자 및 그 제조방법
KR20040086830A (ko) * 2003-04-04 2004-10-12 샤프 가부시키가이샤 집적회로

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0774311A (ja) * 1993-09-06 1995-03-17 Toshiba Corp 半導体アナログ集積回路
JPH08250962A (ja) * 1995-03-10 1996-09-27 Tdk Corp Ｌｃフィルタ
JPH09260587A (ja) * 1996-03-25 1997-10-03 Toshiba Microelectron Corp インダクタ
KR19990003213A (ko) * 1997-06-25 1999-01-15 윤종용 고주파 반도체 소자 및 그 제조방법
KR20040086830A (ko) * 2003-04-04 2004-10-12 샤프 가부시키가이샤 집적회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100897815B1 (ko) 2007-11-08 2009-05-18 주식회사 동부하이텍 반도체 장치의 패드 구조

Similar Documents

Publication Publication Date Title
JP4948756B2 (ja) 集積回路内に形成されたインダクタ及びその製造方法
KR100308437B1 (ko) 금속충전비아플러그를사용한vlsi커패시터와하이qvlsi인덕터및그제조방법
JP4903971B2 (ja) 半導体基板に形成された多層インダクタ
TWI304261B (en) Integrated inductor
TWI236763B (en) High performance system-on-chip inductor using post passivation process
US20070090912A1 (en) Embedded inductor and application thereof
KR100298480B1 (ko) 집적회로의인덕터및그제조방법
US11393787B2 (en) Conductor design for integrated magnetic devices
KR100818266B1 (ko) 고주파 집적회로에 사용되는 인덕터
JP4584533B2 (ja) 半導体基板中に形成された薄膜多層高ｑトランスフォーマ
US6924725B2 (en) Coil on a semiconductor substrate and method for its production
JP3939112B2 (ja) 半導体集積回路
US6833781B1 (en) High Q inductor in multi-level interconnect
KR100709782B1 (ko) 고주파 반도체 수동 소자 및 그 제조 방법
US8004061B1 (en) Conductive trace with reduced RF impedance resulting from the skin effect
KR100863009B1 (ko) 인덕터가 내장된 기판 구조체 및 그 제조방법
JP2008545256A (ja) 電力伝送ネットワークにおける基板中の埋込み薄膜レジスタ
KR100744464B1 (ko) 집적형 인덕터 및 그 제조방법
JP4324352B2 (ja) 平面型トランスフォーマーおよびその製造方法
KR100218676B1 (ko) 스피럴 인덕터의 구조
KR20010075974A (ko) 반도체 집적회로 공정에 의한 인덕터 및 제조 방법
KR100632464B1 (ko) 수동 소자 쉴드 구조를 포함하는 집적 회로 및 그 제조방법
JP2006261297A (ja) 半導体装置及びその製造方法
US6580146B2 (en) Inductive structure integrated on a semiconductor substrate
KR100731108B1 (ko) 반도체 소자의 인덕터 구조 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee