SE453228B - Sett och anordning for att overvaka ett feltolerant datorminne - Google Patents

Description

15 20 25 453 228 dugliga, dvs inom ramen av en allmän databehandlingsövervakning medelst testprogram, feldetektering och -lokalisering hos odubblerade datorsystem, samt medelst jämförelse mellan exekutiv- och reservsidorna hos dubblerade real tids datorsystem.

REDOGÖRELSE FÖR UPPFINNINGEN Ett datorminne, som omfattar en felkorrigeringslogik, är feltolerant endast sa länge logiken förmår att utpeka och korrigera bitfel orsakade av minnes- elementfel. l normal drift fâr ju emelleritd logiken bara tillfälle att behandla felfritt förekommer, och man kan inte i längden vara säker på korrigeringsförmagan lagrade dataord, varvid ingen felutpekning och felkorrigering utan att prova denna aktivt.

Uppfinningen erbjuder en i huvudsak autonom övervakning av det feltoleranta datorminnet, vilken är helt oberoende av databehandlingssystemets ovannämnda allmänna övervakning. Den autonoma övervakningen ökar driftsäkerheten vid lagring av dataord och avlastar därigenom den allmänna övervakningen. Den föreslagna autonoma övervakningen astadkommes medelst en minimal hårdvara- insats och genomförs utan testprogram, dvs utan att störa den normala databehandlingen. I första hand övervakar man felkorrigeringslogiken genom att medvetet mata den med en felaktig databit, varvid en alarmsignal alstras om logiken inte förmår att upptäcka och korrigera den felaktiga biten. 1 andra hand detekterar man ett dolt fel hos ett minneselement genom att aktivera en bitinvertering bade före och efter lagringen i detta element, varvid en varningssignal alstras om den funktionsdugliga logiken utpekar och korrigerar den dubbelinverterade biten.

Uppfinningens kännetecken framgår av patentkraven.

FIGURBESKRIVNING Uppfinningen förklaras närmare under hänvisning till bifogad ritning, vilken som delar av ett databehandlingssystem visar ett feltolerant dataminne samt en övervakníngsanordning som omfattar en markeringssignalgenerator, invertering- skretsar och en alarm/ vamingssignalgenerator. 10 115 20 25 30 453 228 F ÖREDRAGEN UTFÖRINGSFÜRM Ett databehandlingssystem är utrustat med ett konventionellt halvledar- dataminne 1, vilket via styringangar 2 mottager skriv/läsorder och vilket omfattar gruppvis adresserbara minneselement. Pa ritningen framhâvs en minneselementgrupp 3, vilken antages vara adresserad medelst en tillordnad via en adressavkodare 4 mottagen adress. Databehandlingssystemet är vidare utrustat med en konventionell felkorrigerlngslogik 5, vilken, da den pa sin styringang 6 mottager en skrivorder och pa sin dataordterminal 7 mottager ett ord som omfattar ett flertal binära databitar, beräknar ett antal paritetsbitar och sänder data- och paritetsbitarna via första exkluslv-eller-element 8 till nämnda minnneselementgrupp 3, varvid binärbitarna inskrivs i var sitt minnes- element. Da felkorrigeringslogiken pa sin styringang 9 mottager en läsorder, pa grund av vilken fran nämnda minneselementgrupp 3 via andra exklusiv-eller- element 10 mottages data- och paritetsbitar, granskas de förut lagrade binärbitarna, varvid ett konstaterat enbitsfel indikeras medelst ett i logiken ingående felbitregister 11, men korrigeras sa att dataordterminalen 7 utsänder ett felfritt dataord. Man identifierar nämnda minneselement, binärbitar och exkluslv-eller-element medelst tillordnade bitindex bl - bn.

Varje exklusiv-eller-element 8 respektive 10 är försett med tva ingångar, av vilka den ena enligt ovan är ansluten till fellokaliseringslogiken 5 respektive dataminnet 1 och av vilka den andra är ansluten till en markeringssignal- generator 12. Pa ritningen realiseras markeringssignalgeneratorn medelst ett bitindexregister 13 för att registrera ett av databehandlingssystemet utpekat bitindex, till exempel bi, vars utgang är ansluten till en första och andra bitindexavkodare. Den första bitindexavkodaren 14 är försedd med en första aktiveringsterminal 15 och har sina utgångar anslutna till var sitt av nämnda första exklusiv-eller-element 8. Den andra bitindexavkodaren 16 är försedd med en andra aktiveringsterminal 17 och har sina utgangar anslutna till var sitt av nämnda andra exklusiv-eller-element 10. När aktiveringsterminalerna 15 och 17 mottager en binär "0", erhalles en binär "0" fran samtliga utgångar hos bitindexavkodarna oberoende av innehallet i bitindexregistret 13, varvid exklusiv-eller-elementen 8 och 10 inte påverkar binärbitarnas värde vid överför-ingen fran felkorrigeringslogiken till data minnet och vice versa. Men om till exempel den andra bitindexavkodaren 16 mottager en binär "l" pa sin 10 15 2D 25 30 453 228 aktiveringsterminal 17, sänder markeringssignalgeneratorn en binâr "l" som en markeringssignal, pa grund av vilken det exklusiv-eller-element 10, som är tillordnat bitindex bi, inverterar den binärbit som minneselementet för detta index utsänder under en läsoperation.

Felkorrigeringslogiken 5 matas därigenom medvetet med ett felaktigt binärvärde hos databiten med index bi. Systemets databehandling störs emellertid inte, och en till markeringssignalgeneratorn 12 och logiken 5 ansluten alarm-och varningssignalgenerator lB reagerar inte pa det medvetna felet, sålänge logiken är driftduglig, dvs korrigerar den felaktiga biten och registrerar index bi i sitt felbitregíster ll. l princip erhåller man en övervakning av felkorrigeríngslogiken 5 ocksa om indexavkodare lä aktiveras i stället för indexavkodare 16. I detta fall astad- kommer man det medvetna bitfelet redan under en skrivoperation och bitfelet existerar under hela lagringstiden. Det är da lämpligt att medelst en sa kallad tag-bit registrera i dataminnet, att ifrågavarande minneselementgrupp lagrar en medvetet felaktig binârbit, samt att alstra en alarmsignal om logiken i samband med en tag-bit-läsning inte utpekar och korrigerar bitfelet. Nämnda registrering och läsning av en tag-bit visas inte pa ritningen.

Vid aktivering av bada indexavkodare 14 och 16 under en längre databe- handlingsperiod inverteras de binärbitar som felkorrigeringslogiken 5 sänder till de medelst bit-index bi markerade minneselementen samt de binärbitar som de markerade minneselementen sänder till logiken, dvs man genomför dubbel- inverteringar som inte märks utifran, sa att dataminnet normalt uppträder som felfritt. Om det visar sig ända, att felkorrigeringslogiken utpekar bitindex bi, föreligger ett sa kallat dolt fel hos det da för läsning adresserade minnes- elementet med detta bitindex. Logiken förmar visserligen att rätta till det dolda felet, men databehandlingssystemet bör med hjälp av nämnda alarm- och varningssignalgenerator varnas för det dolda felet.

Alarm- och varningssignalgeneratorn 18 omfattar enligt ritningen ett första och ett andra och-element 19 och 2D, 'samt en bitindexkomparator 21, vara ena ingang är ansluten till markeringssignalgeneratorns bitindexregister 13, vars andra ingang är ansluten till felkorrigeringslogikens felbitregíster ll, och vars 10 15 20 453 228 utgang vid likhet respektive olikhet av registerinnehallen sänder en binär "O" respektive "l". Nämnda och-element 19 och 20 är försedda med var sina tre aktiveringsingangar, av vilka en är inverterande.

Det första och-elementet 19, vilket har sin inverterande ingang ansluten till den första bitindexavkodarens aktiveringsterminal 15 och sina tva andra ingångar anslutna till komparatorn 21 och till den andra bitindexavkodarens aktiverings- termínal 17, aktiveras om en binärbit skrivs i minnet utan invertering medelst det tillordnade exklusiv-eller-elementet 8, men vid läsning utsätts för en invertering medelst det tillhörande exklusiv-eller-elementet 10, och om bit- indexkomparatorn rapporterar olikhet. Följaktligen alarmerar en binär "l" som utsändes av det första och-elementet 19 om, att felkorrigeringslogiken 5 är driftoduglig.

Det andra och-elementet 2D, vilket har sin inverterande ingang ansluten till komparatorn 21 och sina tva andra ingangar anslutna till de bada bitindex- avkodarnas aktiveringsterminaler 15 och 17, aktiveras om en binärbit dubbel- inverteras medelst de tva tillhörande exklusiv-eller-elementen 8 och 10 och om bitindexkomparatorn rapporterar likhet. Följaktligen varnar en binär "1" som utsändes av det andra och-elementet 20 för ett dolt fel hos det vid lagringen av binärbiten använda minneselementet. Återigen kan det vara lämpligt att medelst en tag-bit registrera i dataminnet information om att ifrågavarande minneselementgrupp lagrar en inverterad binärbit. I detta fall, som inte visas pa ritningen, styrs det andra och-elementet inte medelst aktiveringen av den första indexavkodaren utan medelst tag-biten.

Claims (5)

453 228 10 15 PATENTKRAV

1. Sätt att övervaka ett feltolerant datorminne, som omfattar gruppvis adresserbara minneselement (1,3) för att lagra var sin binärbit och omfattar en felkorrigeringslogik (5), vilken före lagringen av ett flerbitsdataord genererar ett flertal ordet tillordnade paritetsbitar som tillsammans med ordet sändes till en adresserad minneselementgrupp (3), och vilken efter lagringen mottager frân nämnda minneselementgrupp kommande data- och paritetsbitar, utpekar till exempel ett under lagringen uppstått sä kallat mjukt enbitsfel, korrigerar den utpekade binärbiten och sänder till minnets utgång (7) ett ord som överens- stämmer med nämnda inkommande dataord, kännetecknat därav, att man alstrar en markeringssignal för att markera ett nämnda elementgruppd (3) tillhörande minneselement (3/biI), att man medelst markeringssignalen aktiverar en invertering av den binärbit som felkorrigeringslogiken (S) före lagringen sänder till och efter lagringen mottager från det markerade elementet (Blbil), och att man alstrar en alarmsignal om den bit som inverteras en enda gång, inte utpekas och korrigeras av felkorrigeringslogiken, vilken alarmsignal indikerar ett funktionsfel hos felkorrigeringslogiken (5).

2. Sätt enligt patentkrav 1, k ä n n e t e c k n a t därav, att nämnda engàngs-invertering genomförs under binärbitens överföring' från det markerade minneselementet (3/bi/) till felkorrigeringslogiken (5).

3. Sätt enligt patentkrav 2, k ä n n e t e c k n a t därav, att man medelst markeringssignalen dessutom genomför en invertering under binârbitens överföring fran felkorrigeringslogiken (5) till det markerade minnes- elementet (}/bi/), och att man alstrar en varningssignal om den både före och. efter lagringen inverterade biten utpekas och korrigeras av felkorrigeringslogiken (5), vilken varningssignal indikerar ettt så kallat dolt fel hos det markerade minnes- elementet (Elbil).

4. Anordning för att enligt patentkrav l övervaka ett fletolerant datorminne, som omfattar gruppvis adresserbara minneselement (1,3) för att lagra var sin ru 10 15 453 228 binärbit och omfattar en felkorrigeringslogik (5), vilken före lagringen av ett flerbitsdataord genererar ett flertal ordet tillordnade paritetsbitar som tillsammans med ordet sändes till en adresserad minneselementgrupp (3), och vilken efter lagringen mottager fran nämnda minneselementgrupp kommande data- och paritetsbitar, utpekar till exempel ett under lagringen upppstatt så kallat mjukt enbitsfel, korrigerar den utpekade binärbiten och sänder till minnets utgång (7) ett ord som överensstämmer med nämnda inkommande dataord, kännetecknad av en markeringssignalgenerator (12) för att alstra en rnarkeringssignal, medelst vilken markeras ett nämnda elementgrupp (3) tillhörande minneselement (Blbil), en inverteringskrets (10) för att medelst markeringssignalen aktivera en invertering av den binärbit, som det markerade minneselementet (Blbil) sänder till felkorrigeringslogiken (5), och en alarmsignalgenerator (18) för att alstra en alarmsignal, om den bit som inverteras en enda gäng, inte utpekas och korrigeras av felkorrigeringslogiken, vilken alarmsignal indikerar ett funktionsfel hos felkorrigeringslogiken (S).

5. Anordning enligt patentkrav 4, k ä n n e t e c k n a d av tva inverteringskretsar (B och 10) för att medelst markeringssignalen aktivera såväl före som efter lagringen i det markerade minneselementet (3/bí/) en binärbitinvertering, och en varningssignalgenerator (18) för att alstra en varningssignal om den dubbelinverterade binärbiten utpekas och korrigeras av felkorrigeringslogiken (5), vilken varningssignal indikerar ett så kallat dolt fel hos det markerade minneselementet (3/bi/).