RU2809209C1

RU2809209C1 - Logical module

Info

Publication number: RU2809209C1
Application number: RU2023121036A
Authority: RU
Inventors: Дмитрий Васильевич Андреев
Filing date: 2023-08-11
Publication date: 2023-12-07

Abstract

FIELD: computer systems.

SUBSTANCE: implementation of any of the simple symmetric Boolean functions depending on n arguments - input binary signals, with n = 7, used in digital computing systems as a means of converting codes.

EFFECT: simplification of the logic module circuit by reducing its price according to Quine. The device contains five majority elements, three XOR elements and an AND element.

1 cl, 1 dwg, 2 tbl

Description

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др. The invention relates to computer technology and can be used to build automation equipment, functional units of control systems, etc.

Известны логические модули (см., например, патент РФ 2709669, кл. G06F7/57, 2019г.), которые содержат элементы исключающее ИЛИ, мажоритарные элементы и с помощью константной настройки реализуют любую из простых симметричных булевых функций , , , зависящих от n аргументов - входных двоичных сигналов, при .There are known logical modules (see, for example, RF patent 2709669, class G06F7/57, 2019) that contain exclusive OR elements, majority elements and, using constant settings, implement any of the simple symmetric Boolean functions , , , depending on n arguments - input binary signals, with .

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не обеспечивается реализация любой из функций , , при .The reason that prevents the achievement of the technical result indicated below when using known logical modules includes limited functionality due to the fact that the implementation of any of the functions is not ensured , , at .

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический модуль (патент РФ 2776920, кл. G06F7/57, 2022 г.), который содержит элементы исключающее ИЛИ, мажоритарные элементы и с помощью константной настройки реализует любую из простых симметричных булевых функций , , , зависящих от n аргументов - входных двоичных сигналов, при .The closest device of the same purpose to the claimed invention in terms of the set of characteristics is the logical module adopted as a prototype (RF patent 2776920, class G06F7/57, 2022), which contains exclusive OR elements, majority elements and, using a constant setting, implements any of simple symmetric Boolean functions , , , depending on n arguments - input binary signals, with .

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится схемная сложность, обусловленная тем, что цена по Квайну схемы прототипа равна 27.The reason that prevents the achievement of the technical result indicated below when using the prototype is the circuit complexity, due to the fact that the Quine price of the prototype circuit is 27.

Техническим результатом изобретения является упрощение схемы логического модуля за счет уменьшения ее цены по Квайну при сохранении функциональных возможностей прототипа.The technical result of the invention is to simplify the logic module circuit by reducing its cost according to Quine while maintaining the functionality of the prototype.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом модуле, содержащем три элемента исключающее ИЛИ и пять мажоритарных элементов, i-й () вход j-го () элемента исключающее ИЛИ и первый, третий входы третьего мажоритарного элемента соединены соответственно с i-м входом j-го мажоритарного элемента и выходами первого, второго элементов исключающее ИЛИ, выход первого и третий вход четвертого мажоритарных элементов соединены соответственно с вторым входом третьего элемента исключающее ИЛИ и выходом второго мажоритарного элемента, а второй вход третьего, i-й вход j-го и первый вход пятого мажоритарных элементов соединены соответственно с четвертым, ()-м информационными и вторым настроечным входами логического модуля, первый настроечный вход которого соединен с первым входом третьего элемента исключающее ИЛИ, особенность заключается в том, что в него введен элемент И, первый, второй входы третьего элемента исключающее ИЛИ и первый, второй входы четвертого мажоритарного элемента соединены соответственно с первым, вторым входами элемента И и выходами третьих элемента исключающее ИЛИ, мажоритарного элемента, а выход элемента И, третий вход и выход пятого мажоритарного элемента соединены соответственно с вторым входом пятого, выходом четвертого мажоритарных элементов и выходом логического модуля.The specified technical result when implementing the invention is achieved by the fact that in a logical module containing three exclusive OR elements and five majority elements, the i -th ( ) input j -th ( ) of the exclusive OR element and the first, third inputs of the third majority element are connected, respectively, to the i -th input of the j -th majority element and the outputs of the first, second exclusive OR elements, the output of the first and third input of the fourth majority elements are connected, respectively, to the second input of the third exclusive OR element and the output of the second majority element, and the second input of the third, i -th input of the j -th and first input of the fifth majority elements are connected respectively to the fourth, ( )-th information and second setting inputs of the logical module, the first setting input of which is connected to the first input of the third exclusive OR element, the peculiarity is that the AND element, the first, second inputs of the third exclusive OR element and the first, second inputs of the fourth The majority element is connected, respectively, to the first, second inputs of the AND element and the outputs of the third exclusive OR element, the majority element, and the output of the AND element, the third input and the output of the fifth majority element are connected, respectively, to the second input of the fifth, the output of the fourth majority elements and the output of the logical module.

На чертеже представлена схема предлагаемого логического модуля.The drawing shows a diagram of the proposed logical module.

Логический модуль содержит мажоритарные элементы 1₁,…,1₅, элементы исключающее или 2₁, 2₂, 2₃ и элемент И 3, причем i-й () вход элемента 1_j () и первый, второй входы элемента 3 соединены соответственно с i-м входом элемента 2_j и первым, вторым входами элемента 2₃, второй вход элемента 3, первый, третий входы элемента 1₃, второй, третий входы элемента 1₅ и первый, второй, третий входы элемента 1₄ соединены соответственно с выходами элементов 1₁, 2₁, 2₂, 3, 1₄ и 2₃, 1₃, 1₂, а второй вход элемента 1₃, i-й вход элемента 1_j и первый вход элемента 3 соединены соответственно с четвертым, ()-м информационными и первым настроечным входами логического модуля, второй настроечный вход и выход которого соединены соответственно с первым входом и выходом элемента 1₅.The logical module contains majority elements 1 ₁ ,…,1 ₅ , elements exclusive or 2 ₁ , 2 ₂ , 2 ₃ and element AND 3, with the i -th ( ) input element 1 _j ( ) and the first, second inputs of element 3 are connected, respectively, to the i -th input of element 2 _j and the first, second inputs of element 2 ₃ , second input of element 3, first, third inputs of element 1 ₃ , second, third inputs of element 1 ₅ and first, the second, third inputs of element 1 ₄ are connected respectively to the outputs of elements 1 ₁ , 2 ₁ , 2 ₂ , 3, 1 ₄ and 2 ₃ , 1 ₃ , 1 ₂ , and the second input of element 1 ₃ , i - th input of element 1 _j and the first input of element 3 is connected respectively to the fourth, ( )-th information and first setting inputs of the logical module, the second setting input and output of which are connected, respectively, to the first input and output of element 1 ₅ .

Работа предлагаемого логического модуля осуществляется следующим образом. На его первый, …, седьмой информационные и первый, второй настроечные входы подаются соответственно двоичные сигналы и сигналы константной настройки. В представленных ниже табл.1 и табл.2 приведены соответственно значения внутренних сигналов (), предлагаемого логического модуля, полученные для всех возможных наборов значений сигналов , и значения его выходного сигнала Z, полученные для всех возможных наборов значений сигналов при 1) ; 2) , ; 3) , .The operation of the proposed logical module is carried out as follows. Binary signals are supplied to its first, ..., seventh information and first, second tuning inputs, respectively and signals constant settings. Table 1 and Table 2 below show the values of internal signals, respectively. ( ), of the proposed logical module, obtained for all possible sets of signal values , and the values of its output signal Z , obtained for all possible sets of signal values at 1) ; 2) , ; 3) , .

Таблица 1Table 1 000000 0000 100100 0101 001001 0101 101101 1010 010010 0101 110110 1010 011011 1010 111111 11eleven Таблица 2table 2 1)1) 2)2) 3)3) 1)1) 2)2) 3)3) ZZ ZZ ZZ ZZ ZZ ZZ 00 0000 0000 00 00 00 11 0000 0000 00 00 00 00 0000 0101 00 00 00 11 0000 0101 11 00 00 00 0000 1010 11 00 00 11 0000 1010 11 00 00 00 0000 11eleven 11 00 00 11 0000 11eleven 11 11 00 00 0101 0000 00 00 00 11 0101 0000 11 00 00 00 0101 0101 11 00 00 11 0101 0101 11 00 00 00 0101 1010 11 00 00 11 0101 1010 11 11 00 00 0101 11eleven 11 11 00 11 0101 11eleven 11 11 00 00 1010 0000 11 00 00 11 1010 0000 11 00 00 00 1010 0101 11 00 00 11 1010 0101 11 11 00 00 1010 1010 11 11 00 11 1010 1010 11 11 00 00 1010 11eleven 11 11 00 11 1010 11eleven 11 11 11 00 11eleven 0000 11 00 00 11 11eleven 0000 11 11 00 00 11eleven 0101 11 11 00 11 11eleven 0101 11 11 00 00 11eleven 1010 11 11 00 11 11eleven 1010 11 11 11 00 11eleven 11eleven 11 11 11 11 11eleven 11eleven 11 11 11

Если либо , либо , , то согласно табл. 1, табл. 2 имеемIf or , or , , then according to table. 1, table. 2 we have

либо либо , or or ,

где есть простые симметричные булевы функции семи аргументов (см. стр. 126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974 г.).Where there are simple symmetric Boolean functions of seven arguments (see p. 126 in the book Pospelov D.A. Logical methods of analysis and synthesis of circuits. M.: Energia, 1974).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический модуль с помощью константной настройки реализует любую из простых симметричных булевых функций , , , зависящих от n аргументов - входных двоичных сигналов, при . При этом схема предлагаемого логического модуля проще, чем у прототипа, поскольку ее цена по Квайну равна 25.The above information allows us to conclude that the proposed logical module, using a constant setting, implements any of the simple symmetric Boolean functions , , , depending on n arguments - input binary signals, with . At the same time, the circuit of the proposed logical module is simpler than that of the prototype, since its price according to Quine is 25.

Claims

Логический модуль, предназначенный для реализации простых симметричных булевых функций, содержащий три элемента исключающее ИЛИ и пять мажоритарных элементов, причем i-й () вход j-го () элемента исключающее ИЛИ и первый, третий входы третьего мажоритарного элемента соединены соответственно с i-м входом j-го мажоритарного элемента и выходами первого, второго элементов исключающее ИЛИ, выход первого и третий вход четвертого мажоритарных элементов соединены соответственно с вторым входом третьего элемента исключающее ИЛИ и выходом второго мажоритарного элемента, а второй вход третьего, i-й вход j-го и первый вход пятого мажоритарных элементов соединены соответственно с четвертым, ()-м информационными и вторым настроечным входами логического модуля, первый настроечный вход которого соединен с первым входом третьего элемента исключающее ИЛИ, отличающийся тем, что в него введен элемент И, первый, второй входы третьего элемента исключающее ИЛИ и первый, второй входы четвертого мажоритарного элемента соединены соответственно с первым, вторым входами элемента И и выходами третьих элемента исключающее ИЛИ, мажоритарного элемента, а выход элемента И, третий вход и выход пятого мажоритарного элемента соединены соответственно с вторым входом пятого, выходом четвертого мажоритарных элементов и выходом логического модуля.A logical module designed to implement simple symmetric Boolean functions, containing three exclusive OR elements and five majority elements, with the i -th ( ) input j -th ( ) of the exclusive OR element and the first, third inputs of the third majority element are connected, respectively, to the i -th input of the j -th majority element and the outputs of the first, second exclusive OR elements, the output of the first and third input of the fourth majority elements are connected, respectively, to the second input of the third exclusive OR element and the output of the second majority element, and the second input of the third, i -th input of the j -th and first input of the fifth majority elements are connected respectively to the fourth, ( )-th information and second setting inputs of the logical module, the first setting input of which is connected to the first input of the third exclusive OR element, characterized in that an AND element is introduced into it, the first, second inputs of the third exclusive OR element and the first, second inputs of the fourth majority element are connected, respectively, to the first, second inputs of the AND element and the outputs of the third exclusive OR element, the majority element, and the output of the AND element, the third input and the output of the fifth majority element are connected, respectively, to the second input of the fifth, the output of the fourth majority elements and the output of the logical module.