RU2784666C1 - Gallium arsenide operational amplifier with a low zero-bias voltage - Google Patents
Gallium arsenide operational amplifier with a low zero-bias voltage Download PDFInfo
- Publication number
- RU2784666C1 RU2784666C1 RU2022107320A RU2022107320A RU2784666C1 RU 2784666 C1 RU2784666 C1 RU 2784666C1 RU 2022107320 A RU2022107320 A RU 2022107320A RU 2022107320 A RU2022107320 A RU 2022107320A RU 2784666 C1 RU2784666 C1 RU 2784666C1
- Authority
- RU
- Russia
- Prior art keywords
- output
- source
- transistor
- reference current
- power supply
- Prior art date
Links
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 title claims abstract description 18
- 229910001218 Gallium arsenide Inorganic materials 0.000 title claims abstract description 18
- 230000005669 field effect Effects 0.000 claims abstract description 40
- 239000002131 composite material Substances 0.000 claims abstract description 9
- 238000004377 microelectronic Methods 0.000 abstract description 4
- 238000004891 communication Methods 0.000 abstract description 2
- 230000000694 effects Effects 0.000 abstract description 2
- 230000000149 penetrating Effects 0.000 abstract description 2
- 239000004927 clay Substances 0.000 abstract 1
- 229910052570 clay Inorganic materials 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 230000003068 static Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 5
- 238000005094 computer simulation Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000011105 stabilization Methods 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003247 decreasing Effects 0.000 description 1
- 230000004059 degradation Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Abstract
Description
Изобретение относится к области аналоговой микроэлектроники и может быть использовано в структуре аналого-цифровых интерфейсов и IP-модулей систем связи и телекоммуникаций, допускающих работу в условиях воздействия проникающей радиации, низких или высоких температур.The invention relates to the field of analog microelectronics and can be used in the structure of analog-to-digital interfaces and IP modules of communication and telecommunications systems that allow operation under conditions of exposure to penetrating radiation, low or high temperatures.
Известно значительное количество базовых схем операционных усилителей (ОУ) на основе так называемого «перегнутого» каскода, которые реализуются на биполярных (BJT) и полевых транзисторах (JFet, КМОП, КНИ, КНС и др.), а также при их совместном включении [1-27].There are a significant number of basic circuits of operational amplifiers (op-amps) based on the so-called "kinked" cascode, which are implemented on bipolar (BJT) and field-effect transistors (JFet, CMOS, SOI, SOS, etc.), as well as when they are connected together [1 -27].
Существуют схемы ОУ с входным каскадом на JFET и выходным «перегнутым» каско дом на p-n-р биполярных транзисторах [1,2], ОУ с входным каскадом на JFET и «перегнутым» каско дом на n-p-п биполярных транзисторах [3], ОУ с входными каскадами на КМОП и «перегнутым» каско дом на p-n-р биполярных транзисторах [4-6], ОУ с входными каскадами на КМОП и «перегнутым» каскодом на n-p-n биполярных транзисторах [7-9], ОУ с входным каскадом на биполярных n-p-n и выходным «перегнутым» каскодом на p-n-р биполярных транзисторах [10-16], ОУ с входным каскадом на p-n-р и выходным «перегнутым» каскодом на n-p-n биполярных транзисторах [17-20], а также серийных ОУ с входными JFET и выходным «перегнутым» каскодом на n-p-n биполярных транзисторах [21-23].There are op-amp circuits with an input stage on a JFET and an output "kinked" casco on p-n-p bipolar transistors [1,2], an op-amp with an input stage on a JFET and a "kinked" casco on n-p-p bipolar transistors [3], op-amp with CMOS input stages and a “kinked” cascode on p-n-p bipolar transistors [4-6], an op-amp with CMOS input stages and a “kinked” cascode on n-p-n bipolar transistors [7-9], an op-amp with an input stage on bipolar n-p-n and output "kinked" cascode on p-n-p bipolar transistors [10-16], op amps with an input stage on p-n-p and output "kinked" cascode on n-p-n bipolar transistors [17-20], as well as serial op-amps with input JFETs and output "bent" cascode on n-p-n bipolar transistors [21-23].
Таким образом, сочетание входного дифференциального каскада и выходного «перегнутого» каскода является основой схемотехники современных ОУ.Thus, the combination of an input differential stage and an output "bent" cascode is the basis of the circuitry of modern op amps.
Во многих применениях схема ОУ адаптируется под конкретные технологические процессы и внешние воздействующие факторы, например, влияние низких температур и радиации, т.к. только в этом случае обеспечивается реализациях предельных параметров ОУ.In many applications, the op-amp circuit is adapted to specific technological processes and external influencing factors, for example, the influence of low temperatures and radiation, since only in this case is it provided by the realizations of the limiting parameters of the CO.
В настоящее время в российской и зарубежной микроэлектронике уделяется повышенное внимание арсенид-галлиевым микросхемам. Данное направление создания электронной компонентной базы относится к числу востребованных в задачах космического приборостроения. Однако особенности арсенид-галлиевых технологических процессов накладывают существенные ограничения на типы реализуемых транзисторов и их характеристики. Так, например, арсенид-галлиевый технологический процесс, освоенный в США [24-27], а также в Минском научно-исследовательском институте радиоматериалов НАН (https://mniirm.by/), ориентирован на изготовление аналоговых схем, содержащих только полевые GaAs транзисторы с управляющим р-n переходом и биполярные GaAs p-n-р транзисторы. Применение других полупроводниковых приборов не допускается. Это накладывает существенные ограничения на схемотехнику аналоговых устройств, ориентированных на данный технологический процесс.Currently, in Russian and foreign microelectronics, increased attention is paid to gallium arsenide microcircuits. This direction of creating an electronic component base is one of those in demand in the tasks of space instrumentation. However, the features of gallium arsenide technological processes impose significant restrictions on the types of implemented transistors and their characteristics. So, for example, the gallium arsenide technological process, mastered in the USA [24-27], as well as at the Minsk Research Institute of Radiomaterials of the National Academy of Sciences (https://mniirm.by/), is focused on the manufacture of analog circuits containing only field GaAs transistors with a control p-n junction and bipolar GaAs p-n-p transistors. The use of other semiconductor devices is not allowed. This imposes significant restrictions on the circuitry of analog devices oriented to a given technological process.
Ближайшим прототипом (фиг. 1) заявляемого устройства является ОУ, представленный в монографии «Подойников Д.Е. Операционные усилители: Принципы построения, теория, схемотехника. - М.: Энергоатомиздат, 1983. - 216 стр.». Он содержит (фиг. 1) первый 1 и второй 2 входы устройства, связанные со входами входного дифференциального каскада 3 на полевых транзисторах с управляющим р-n переходом, выход устройства 4, первый 5 и второй 6 токовые выходы входного дифференциального каскада 3, причем первый 5 токовый выход связан с первой 7 шиной источника питания, общая истоковая цепь 8 входного дифференциального каскада 4 соединена со второй 9 шиной источника питания через источник опорного тока 10, второй 6 токовый выход входного дифференциального каскада 3 соединен с эмиттером выходного биполярного p-n-р транзистора 11 промежуточного каскада, база которого подключена к источнику напряжения смещения 12, а коллектор через источник опорного тока 13 промежуточного каскада связан со второй 9 шиной источника питания, первый 14 вспомогательный транзистор, выходной буферный усилитель 15, низкоомный выход которого является выходом 3 устройства.The closest prototype (Fig. 1) of the claimed device is an OU presented in the monograph “Podoinikov D.E. Operational amplifiers: Construction principles, theory, circuitry. - M.: Energoatomizdat, 1983. - 216 pages. It contains (Fig. 1) the first 1 and second 2 inputs of the device associated with the inputs of the input
Существенный недостаток ОУ-прототипа состоит в том, что при его реализации на JFET полевых и p-n-р биполярных арсенид-галлиевых транзисторах он имеет повышенные значения систематической составляющей напряжения смещения нуля (Uсм). Это обусловлено отрицательным влиянием на статический режим классических ОУ на «перегнутых» каскодах тока базы используемых биполярных р-n-р транзисторов, который с уменьшением температуры существенно увеличиваются из-за деградации коэффициента усиления по току базы (β).A significant drawback of the op amp prototype is that when it is implemented on JFET field and pn-p bipolar gallium arsenide transistors, it has increased values of the systematic component of the zero bias voltage (U cm ). This is due to the negative effect on the static mode of classical op amps on “bent” cascodes of the base current of the used bipolar p-n-p transistors, which significantly increase with decreasing temperature due to the degradation of the base current gain (β).
Основная задача предполагаемого изобретения состоит в создании операционного усилителя с «перегнутым» каскодом, реализуемого на JFET арсенид-галлиевых полевых транзисторах с управляющим р-n переходом и биполярных GaAs p-n-р транзисторах, имеющего малые значения систематической составляющей напряжения смещения нуля.The main objective of the proposed invention is to create an operational amplifier with a "kinked" cascode, implemented on JFET gallium arsenide field-effect transistors with a control p-n junction and bipolar GaAs p-n-p transistors, having low values of the systematic component of the zero bias voltage.
Поставленная задача достигается тем, что в операционном усилителе фиг. 1, содержащем первый 1 и второй 2 входы устройства, связанные со входами входного дифференциального каскада 3 на полевых транзисторах с управляющим р-n переходом, выход устройства 4, первый 5 и второй 6 токовые выходы входного дифференциального каскада 3, причем первый 5 токовый выход связан с первой 7 шиной источника питания, общая истоковая цепь 8 входного дифференциального каскада 4 соединена со второй 9 шиной источника питания через источник опорного тока 10, второй 6 токовый выход входного дифференциального каскада 3 соединен с эмиттером выходного биполярного p-n-р транзистора 11 промежуточного каскада, база которого подключена к источнику напряжения смещения 12, а коллектор через источник опорного тока 13 промежуточного каскада связан со второй 9 шиной источника питания, первый 14 вспомогательный транзистор, выходной буферный усилитель 15, низкоомный выход которого является выходом 3 устройства, предусмотрены новые элементы и связи -источник опорного тока 10 выполнен в виде двух идентичных и параллельно включенных первого 16 и второго 17 вспомогательных источников опорного тока на каскодных составных полевых транзисторах, источник опорного тока 13 промежуточного каскада реализован на каскодных составных транзисторах и идентичен первому 16 и второму 17 вспомогательным источникам опорного тока, эмиттер выходного биполярного р-n-р транзистора 11 промежуточного каскада соединен с затвором первого 18 дополнительного полевого транзистора, исток которого через первый 14 вспомогательный резистор соединен со вторым 6 токовым выходом входного дифференциального каскада 3, второй 6 токовый выход входного дифференциального каскада 3 связан с затвором второго 19 дополнительного полевого транзистора, сток которого подключен к первой 7 шине питания, а исток через второй 20 вспомогательный резистор соединен с эмиттером первого выходного биполярного транзистора 11 промежуточного каскада, коллектор выходного биполярного p-n-р транзистора 11 промежуточного каскада связан с базой дополнительного биполярного транзистора 21, коллектор которого соединен со второй 9 шиной источника питания, а эмиттер соединен со входом выходного буферного усилителя 15 и затвором третьего 22 дополнительного полевого транзистора, сток которого подключен ко второй 7 шине источника питания, а исток соединен с эмиттером дополнительного биполярного транзистора 21 через дополнительный резистор 23.The task is achieved by the fact that in the operational amplifier of Fig. 1, containing the first 1 and second 2 inputs of the device connected to the inputs of the input
На чертеже фиг. 1 показана схема ОУ-прототипа.In the drawing of FIG. 1 shows a prototype op-amp circuit.
На чертеже фиг. 2 представлена схема заявляемого устройства в соответствии с п. 1 и п. 2 формулы изобретения.In the drawing of FIG. 2 shows a diagram of the claimed device in accordance with
На чертеже фиг. 3 приведена схема заявляемого ОУ фиг. 2 на арсенид-галлиевых полевых и арсенид-галлиевых биполярных транзисторах в среде LTspice в при t=27°C, +Vcc=-Vee=10 В, R1÷R7=11 кОм, V1=7.362 В, Ск=20 пФ и ширине канала JFET GaAs 1 мкм.In the drawing of FIG. 3 shows a diagram of the proposed OS of FIG. 2 on gallium arsenide field and gallium arsenide bipolar transistors in LTspice environment at t=27°C, +Vcc=-Vee=10 V, R1÷R7=11 kOhm, V1=7.362 V, Sk=20 pF and width
На чертеже фиг. 4 приведена логарифмическая амплитудно-частотная характеристика коэффициента усиления по напряжению ОУ фиг. 3In the drawing of FIG. 4 shows the logarithmic frequency response of the voltage gain of the OA of FIG. 3
Арсенид-галлиевый операционный усилитель с малым напряжением смещения нуля фиг. 2 содержит первый 1 и второй 2 входы устройства, связанные со входами входного дифференциального каскада 3 на полевых транзисторах с управляющим р-n переходом, выход устройства 4, первый 5 и второй 6 токовые выходы входного дифференциального каскада 3, причем первый 5 токовый выход связан с первой 7 шиной источника питания, общая истоковая цепь 8 входного дифференциального каскада 4 соединена со второй 9 шиной источника питания через источник опорного тока 10, второй 6 токовый выход входного дифференциального каскада 3 соединен с эмиттером выходного биполярного p-n-р транзистора 11 промежуточного каскада, база которого подключена к источнику напряжения смещения 12, а коллектор через источник опорного тока 13 промежуточного каскада связан со второй 9 шиной источника питания, первый 14 вспомогательный транзистор, выходной буферный усилитель 15, низкоомный выход которого является выходом 3 устройства. Источник опорного тока 10 выполнен в виде двух идентичных и параллельно включенных первого 16 и второго 17 вспомогательных источников опорного тока на каскодных составных полевых транзисторах, источник опорного тока 13 промежуточного каскада реализован на каскодных составных полевых транзисторах и идентичен первому 16 и второму 17 вспомогательным источникам опорного тока, эмиттер выходного биполярного p-n-р транзистора 11 промежуточного каскада соединен с затвором первого 18 дополнительного полевого транзистора, исток которого через первый 14 вспомогательный резистор соединен со вторым 6 токовым выходом входного дифференциального каскада 3, второй 6 токовый выход входного дифференциального каскада 3 связан с затвором второго 19 дополнительного полевого транзистора, сток которого подключен к первой 7 шине питания, а исток через второй 20 вспомогательный резистор соединен с эмиттером первого выходного биполярного транзистора 11 промежуточного каскада, коллектор выходного биполярного p-n-р транзистора 11 промежуточного каскада связан с базой дополнительного биполярного транзистора 21, коллектор которого соединен со второй 9 шиной источника питания, а эмиттер соединен со входом выходного буферного усилителя 15 и затвором третьего 22 дополнительного полевого транзистора, сток которого подключен ко второй 7 шине источника питания, а исток соединен с эмиттером дополнительного биполярного транзистора 21 через дополнительный резистор 23.Gallium Arsenide Operational Amplifier with Low Zero Bias Voltage FIG. 2 contains the first 1 and second 2 inputs of the device connected to the inputs of the input
На чертеже фиг. 2, в соответствии с п. 2 формулы изобретения, первый 16 и второй 17 вспомогательные источники опорного тока на каскодных составных полевых транзисторах, а также источник опорного тока 13 промежуточного каскада выполнены по идентичным схемам, содержащим четвертый 24 и пятый 25 дополнительные полевые транзисторы и согласующий резистор 26, причем сток четвертого 24 дополнительного полевого транзистора соединен с истоком пятого 25 дополнительного полевого транзистора и является выходом первого 16 и второго 17 вспомогательных источников опорного тока, его затвор соединен с истоком пятого 25 дополнительного полевого транзистора и через согласующий резистор 26 подключен ко второй 9 шине источника питания, причем сток пятого 25 дополнительного полевого транзистора соединен с истоком пятого 25 дополнительного полевого транзистора, а затвор пятого 25 дополнительного полевого транзистора связан со второй 9 шиной источника питания.In the drawing of FIG. 2, in accordance with
Устойчивость ОУ фиг. 2 обеспечивается корректирующим конденсатором 27 (Ск), который иногда может отсутствовать. Для симметрирования статических режимов по напряжению затвор-сток транзисторов входного дифференциального каскада 3 может использоваться вспомогательный резистор 28 (Rc). Для повышения коэффициента ослабления входного синфазного сигнала ОУ фиг. 2 входной дифференциальный каскад 3 может выполняться на основе каскодных составных полевых транзисторов 29-30, 31-32.The stability of the OS of Fig. 2 is provided with a correction capacitor 27 (C to ), which may sometimes be absent. For balancing static modes voltage gate-drain transistors of the input
Компьютерное моделирование схемы фиг. 3 подтверждает, что статические токи всех цепей стабилизации статического режима ОУ идентичны и с высокой точностью равны 698 мкА. Выполнить данное условие в схеме ОУ возможно только на JFET транзисторах.Computer simulation of the circuit of FIG. 3 confirms that the static currents of all the stabilization circuits of the static mode of the OS are identical and equal to 698 μA with high accuracy. It is possible to fulfill this condition in the op-amp circuit only on JFET transistors.
Рассмотрим работу предлагаемого ОУ фиг. 2.Consider the operation of the proposed op-amp of Fig. 2.
Основная особенность схемы фиг. 2 состоит в применении идентичных источника опорного тока 13 промежуточного каскада (I13=I0), первого 16 (I16=I0) и второго 17 (I17=I0) вспомогательных источников опорного тока, а также таких же цепей стабилизации статического режима выходного биполярного p-n-р транзистора 11 промежуточного каскада и дополнительного биполярного транзистора 21, которые реализованы на первом 18, втором 19 и третьем 22 дополнительных полевых транзисторах (IR14=IR20=IR21=I0). В результате для высокоимпедансного узла Σ1 можно составить следующее уравнение Кирхгофа для «втекающих» и «вытекающих» токов:The main feature of the circuit in Fig. 2 consists in using identical reference
где I0 - численные значения тока всех токостабилизирующих двухполюсников в схеме фиг. 2;where I 0 are the numerical values of the current of all current-stabilizing two-terminal networks in the circuit of FIG. 2;
β11, β21 - коэффициенты усиления по току базы выходного биполярного p-n-р транзистора 11 промежуточного каскада и дополнительного биполярного транзистора 21;β 11 , β 21 - current gain of the base of the output bipolar pn-
I13=I0 - ток источника опорного тока 13 промежуточного каскада.I 13 =I 0 - the current source of the
При этом разностный ток в узле Σ1 (ток статической ошибки) равенIn this case, the difference current in node Σ 1 (static error current) is equal to
Если в диапазоне внешних воздействий β11=β21 то ΔIΣ=0 и, как следствие, систематическая составляющая напряжения смещения нуля ОУ фиг. 2 Uсм, приведенная к его входу, принимает малые значения:If in the range of external influences β 11 =β 21 then ΔI Σ =0 and, as a result, the systematic component of the zero bias voltage of the OS of Fig. 2 U cm reduced to its input takes small values:
где SДК - крутизна усиления входного дифференциального каскада 3.where S DC is the gain slope of the input
Как показывает компьютерное моделирование (фиг. 3), численные значения Uсм лежат в диапазоне 30-50 мкВ.As shown by computer simulation (Fig. 3), the numerical values of U cm lie in the range of 30-50 μV.
Учитывая, что все источники опорного тока, устанавливающие статический режим ОУ фиг. 2, имеют высокое выходное дифференциальное сопротивление, в схеме фиг. 2 обеспечивается повышенный коэффициент усиления по напряжению (80-90 дБ), что достаточно для многих применений.Considering that all reference current sources that set the static mode of the op-amp of Fig. 2 have a high output differential impedance, in the circuit of FIG. 2 provides increased voltage gain (80-90 dB), which is sufficient for many applications.
Компьютерное моделирование (фиг. 3, фиг. 4) показывает, что предлагаемый ОУ, схемотехника которого адаптирована на применение в тяжелых условиях эксплуатации, имеет существенные достоинства в сравнении с известными вариантами построения ОУ при их реализации в рамках рассматриваемого арсенид-галлиевого технологического процесса, обеспечивающего создание только полевых транзисторов с управляющим р-n переходом и биполярных p-n-р транзисторов.Computer simulation (Fig. 3, Fig. 4) shows that the proposed op-amp, the circuitry of which is adapted for use in harsh operating conditions, has significant advantages in comparison with the known options for constructing an op-amp when they are implemented within the framework of the considered gallium arsenide technological process, which provides the creation of only field-effect transistors with a control p-n junction and bipolar p-n-p transistors.
Claims (2)
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2784666C1 true RU2784666C1 (en) | 2022-11-29 |
Family
ID=
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2813370C1 (en) * | 2023-11-21 | 2024-02-12 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Precision gallium arsenide operational amplifier with low level of systematic component of zero offset voltage and high gain |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5952882A (en) * | 1998-01-22 | 1999-09-14 | Maxim Integrated Products, Inc. | Gain enhancement for operational amplifiers |
| US6144234A (en) * | 1996-12-26 | 2000-11-07 | Canon Kabushiki Kaisha | Sample hold circuit and semiconductor device having the same |
| US7411451B2 (en) * | 2006-04-03 | 2008-08-12 | Texas Instruments Incorporated | Class AB folded cascode stage and method for low noise, low power, low-offset operational amplifier |
| RU2640744C1 (en) * | 2016-11-30 | 2018-01-11 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Cascode differential operational amplifier |
| RU2710930C1 (en) * | 2019-07-15 | 2020-01-14 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Differential amplifier on complementary field-effect transistors with high stability of static mode |
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6144234A (en) * | 1996-12-26 | 2000-11-07 | Canon Kabushiki Kaisha | Sample hold circuit and semiconductor device having the same |
| US5952882A (en) * | 1998-01-22 | 1999-09-14 | Maxim Integrated Products, Inc. | Gain enhancement for operational amplifiers |
| US7411451B2 (en) * | 2006-04-03 | 2008-08-12 | Texas Instruments Incorporated | Class AB folded cascode stage and method for low noise, low power, low-offset operational amplifier |
| RU2640744C1 (en) * | 2016-11-30 | 2018-01-11 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Cascode differential operational amplifier |
| RU2710930C1 (en) * | 2019-07-15 | 2020-01-14 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Differential amplifier on complementary field-effect transistors with high stability of static mode |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2813370C1 (en) * | 2023-11-21 | 2024-02-12 | федеральное государственное бюджетное образовательное учреждение высшего образования "Донской государственный технический университет" (ДГТУ) | Precision gallium arsenide operational amplifier with low level of systematic component of zero offset voltage and high gain |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2710917C1 (en) | Analogue microcircuit output cascade on complementary field-effect transistors with control p-n junction | |
| RU2784666C1 (en) | Gallium arsenide operational amplifier with a low zero-bias voltage | |
| RU2390916C1 (en) | Precision operational amplifier | |
| RU2412535C1 (en) | Differential operating amplifier | |
| RU2321159C1 (en) | Cascode differential amplifier | |
| RU2416155C1 (en) | Differential operating amplifier | |
| RU2687161C1 (en) | Buffer amplifier for operation at low temperatures | |
| RU2710846C1 (en) | Composite transistor based on complementary field-effect transistors with control p-n junction | |
| RU2792710C1 (en) | Multichannel differential amplifier based on gallium arsenide field-effect and bipolar transistors | |
| RU2813140C1 (en) | Gallium arsenide operational amplifier | |
| RU2621289C1 (en) | Two-stage differential operational amplifier with higher gain | |
| RU2812914C1 (en) | Low offset gallium arsenide op amp | |
| RU2411637C1 (en) | Precision operational amplifier with low voltage of zero shift | |
| RU2770912C1 (en) | Differential amplifier on arsenide-gallium field-effect transistors | |
| RU2416150C1 (en) | Differential operating amplifier | |
| RU2822991C1 (en) | Class ab differential cascade with current outputs matched with different power supply buses | |
| RU2416149C1 (en) | Differential operating amplifier with low zero offset voltage | |
| RU2773907C1 (en) | Operational amplifier based on "inverted" cascode and complementary field transistors | |
| RU2771316C1 (en) | Gallium buffer amplifier | |
| RU2822157C1 (en) | Operational amplifier based on wide-band semiconductors | |
| RU2813281C1 (en) | Gallium arsenide operational amplifier based on pnp bipolar and field-effect transistors with control pn junction | |
| RU2815912C1 (en) | Resistorless gallium arsenide differential cascade and operational amplifier based on it with low zero offset voltage | |
| RU2621287C2 (en) | Multidifferential operational amplifier | |
| RU2390921C1 (en) | Operational amplifier with low voltage of zero shift | |
| RU2814685C1 (en) | Gallium arsenide operational amplifier for operation in wide temperature range |