RU2758800C1 - Threshold module - Google Patents

Threshold module Download PDF

Info

Publication number
RU2758800C1
RU2758800C1 RU2020135555A RU2020135555A RU2758800C1 RU 2758800 C1 RU2758800 C1 RU 2758800C1 RU 2020135555 A RU2020135555 A RU 2020135555A RU 2020135555 A RU2020135555 A RU 2020135555A RU 2758800 C1 RU2758800 C1 RU 2758800C1
Authority
RU
Russia
Prior art keywords
elements
inputs
threshold
threshold module
arguments
Prior art date
Application number
RU2020135555A
Other languages
Russian (ru)
Inventor
Дмитрий Васильевич Андреев
Original Assignee
федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" filed Critical федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет"
Priority to RU2020135555A priority Critical patent/RU2758800C1/en
Application granted granted Critical
Publication of RU2758800C1 publication Critical patent/RU2758800C1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/23—Majority or minority circuits, i.e. giving output having the state of the majority or the minority of the inputs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

FIELD: computing technology.
SUBSTANCE: invention relates to computing technology and can be used to build automation equipment, functional units of control systems. The threshold module is intended to implement a threshold function with unit weights of the arguments and a threshold of n-2, dependent on n arguments - input binary signals, at n=6, and can be used in digital computer equipment systems as a restoring body. The threshold module is comprised of seven OR elements (11,…, 17) and seven AND elements (21,…, 27).
EFFECT: ensuring the least maximum time of signal propagation delay in the threshold module, resulting in increasing the speed thereof while maintaining the functional capabilities and hardware configuration.
1 cl, 1 dwg

Description

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.The invention relates to computer technology and can be used to build automation tools, functional units of control systems, etc.

Известны пороговые модули (см., например, патент РФ 2701461, кл. H03K 19/23, 2019 г.), которые содержат элементы И, элементы ИЛИ и реализуют пороговую функцию с единичными весами аргументов и порогом n-2, зависящую от n аргументов - входных двоичных сигналов, при n=5.Known threshold modules (see, for example, RF patent 2701461, class H03K 19/23, 2019), which contain AND elements, OR elements and implement a threshold function with unit weights of arguments and a threshold n-2, depending on n arguments - input binary signals, with n = 5.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных пороговых модулей, относятся ограниченные функциональные возможности и недостаточный аппаратурный состав, обусловленные соответственно тем, что не обеспечивается реализация пороговой функции с единичными весами аргументов и порогом n-2, зависящей от n аргументов - входных двоичных сигналов, при n=6 и, в частности, упомянутый аналог содержит десять логических элементов.The reason that prevents the achievement of the technical result indicated below when using known threshold modules is limited functionality and insufficient hardware composition, due, respectively, to the fact that the implementation of a threshold function with unit weights of arguments and a threshold n-2, depending on n arguments - input binary signals, for n = 6 and, in particular, the mentioned analogue contains ten logical elements.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип пороговый модуль (патент РФ 2714216, кл. H03K 19/23, 2020 г.), который содержит семь элементов И, семь элементов ИЛИ и реализует пороговую функцию с единичными весами аргументов и порогом n-2, зависящую от n аргументов - входных двоичных сигналов, при n=6.The closest device for the same purpose to the claimed invention in terms of a set of features is the threshold module adopted as a prototype (RF patent 2714216, class H03K 19/23, 2020), which contains seven AND elements, seven OR elements and implements a threshold function with single weights of arguments and a threshold of n-2, depending on n arguments - input binary signals, for n = 6.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится низкое быстродействие, обусловленное тем, что максимальное время задержки распространения сигнала в прототипе определяется выражением 6×Δt, где Δt есть длительность задержки, вносимой логическим элементом.The reason that prevents the achievement of the technical result indicated below when using the prototype is the low speed due to the fact that the maximum signal propagation delay time in the prototype is determined by the expression 6 × Δt, where Δt is the duration of the delay introduced by the logic element.

Техническим результатом изобретения является повышение быстродействия при сохранении функциональных возможностей и аппаратурного состава прототипа.The technical result of the invention is to improve performance while maintaining the functionality and hardware of the prototype.

Указанный технический результат при осуществлении изобретения достигается тем, что в пороговом модуле, содержащем семь элементов ИЛИ и семь элементов И, первый, второй входы j-го

Figure 00000001
и первый вход седьмого элементов И соединены соответственно с первым, вторым входами j-го и выходом шестого элементов ИЛИ, а первый, второй входы первого, первый вход четвертого и выход седьмого элементов И подключены соответственно к выходам второго, третьего элементов И, выходу первого элемента ИЛИ и выходу порогового модуля, первый, второй и третий, четвертый входы которого соединены соответственно с первым, вторым входами второго и первым, вторым входами третьего элементов И, особенность заключается в том, что первый, второй входы шестого и первый, второй входы пятого элементов И соединены соответственно с выходами второго, третьего и первым, вторым входами пятого элементов ИЛИ, первый, второй входы седьмого элемента ИЛИ и второй, третий входы седьмого элемента И подключены соответственно к выходам четвертого, пятого элементов И и выходам седьмого, четвертого элементов ИЛИ, выход первого элемента И и второй вход шестого элемента ИЛИ соединены соответственно с первым входом шестого и выходом пятого элементов ИЛИ, а выход шестого и первый, второй входы пятого элементов И подключены соответственно к второму входу четвертого элемента ИЛИ и пятому, шестому входам порогового модуля.The specified technical result in the implementation of the invention is achieved by the fact that in the threshold module containing seven OR elements and seven AND elements, the first, second inputs of the j-th
Figure 00000001
and the first input of the seventh AND elements are connected, respectively, to the first, second inputs of the j-th and the output of the sixth OR elements, and the first, second inputs of the first, the first input of the fourth and the output of the seventh AND elements are connected, respectively, to the outputs of the second, third AND elements, the output of the first element OR and the output of the threshold module, the first, second and third, the fourth inputs of which are connected respectively to the first, second inputs of the second and first, second inputs of the third AND elements, the peculiarity is that the first, second inputs of the sixth and first, second inputs of the fifth elements And are connected, respectively, to the outputs of the second, third and first, second inputs of the fifth OR elements, the first, second inputs of the seventh OR element and the second, third inputs of the seventh AND element, respectively, are connected to the outputs of the fourth, fifth AND elements and the outputs of the seventh, fourth OR elements, the output the first AND element and the second input of the sixth OR element are connected respectively to the first input of the sixth and the output of the fifth OR elements, and the output of the sixth and the first, the second inputs of the fifth AND elements are connected, respectively, to the second input of the fourth OR element and the fifth, sixth inputs of the threshold module.

На чертеже представлена схема предлагаемого порогового модуля.The drawing shows a diagram of the proposed threshold module.

Пороговый модуль содержит элементы ИЛИ 11, …, 17 и элементы И 21, …, 27, причем первый, второй входы элемента 2i

Figure 00000002
и первый, второй входы элемента 26, первый, второй входы элемента 16 соединены соответственно с первым, вторым входами элемента 1, и выходами элементов 12, 13, 21, 15, первый, второй входы элемента 21 и первый, второй входы элемента 24, первый, второй входы элемента 17 подключены соответственно к выходам элементов 22, 23 и 11, 26, 24, 25, а первый, второй, третий входы и выход элемента 27 соединены соответственно с выходами элементов 16, 17, 14 и выходом порогового модуля, первый, второй, третий, четвертый и пятый, шестой входы которого подключены соответственно к первому, второму входам элемента 22, первому, второму входам элемента 23 и первому, второму входам элемента 25.The threshold module contains elements OR 1 1 , ..., 1 7 and elements AND 2 1 , ..., 2 7 , and the first, second inputs of element 2 i
Figure 00000002
and the first, second inputs of element 2 6 , the first, second inputs of element 1 6 are connected, respectively, with the first, second inputs of element 1, and outputs of elements 1 2 , 1 3 , 2 1 , 1 5 , the first, second inputs of element 2 1 and the first , the second inputs of element 2 4 , the first, second inputs of element 1 7 are connected respectively to the outputs of elements 2 2 , 2 3 and 1 1 , 2 6 , 2 4 , 2 5 , and the first, second, third inputs and output of element 2 7 are connected respectively with the outputs of elements 1 6 , 1 7 , 1 4 and the output of the threshold module, the first, second, third, fourth and fifth, the sixth inputs of which are connected respectively to the first, second inputs of element 2 2 , the first, second inputs of element 2 3 and the first , the second inputs of element 2 5 .

Работа предлагаемого порогового модуля осуществляется следующим образом. На его первый, …, шестой входы подаются соответственно двоичные сигналы х1, …, х6 ∈ {0,1}. На выходе предлагаемого модуля получимThe proposed threshold module operates as follows. On its first, ..., sixth inputs, respectively, binary signals x 1 , ..., x 6 ∈ {0,1} are supplied. At the output of the proposed module, we get

Figure 00000003
Figure 00000003

где ∨, ⋅ есть символы операций ИЛИ, И;

Figure 00000004
есть пороговая функция с единичными весами аргументов х1, …, х6 и порогом 4. При этом максимальное время задержки распространения сигнала в предлагаемом модуле определяется выражением 5×Δt (Δt - длительность задержки, вносимой логическим элементом).where ∨, ⋅ are symbols of operations OR, AND;
Figure 00000004
there is a threshold function with unit weights of arguments x 1 , ..., x 6 and threshold 4. In this case, the maximum signal propagation delay time in the proposed module is determined by the expression 5 × Δt (Δt is the duration of the delay introduced by the logic element).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый пороговый модуль реализует пороговую функцию с единичными весами аргументов и порогом n-2, зависящую от n аргументов - входных двоичных сигналов, при n=6, имеет аппаратурный состав прототипа и обладает более высоким по сравнению с прототипом быстродействием.The above information allows us to conclude that the proposed threshold module implements a threshold function with unit weights of arguments and a threshold of n-2, depending on n arguments - input binary signals, for n = 6, has the hardware composition of the prototype and has a higher performance than the prototype ...

Claims (1)

Пороговый модуль, содержащий семь элементов ИЛИ и семь элементов И, причем первый, второй входы j-го
Figure 00000005
и первый вход седьмого элементов И соединены соответственно с первым, вторым входами j-го и выходом шестого элементов ИЛИ, а первый, второй входы первого, первый вход четвертого и выход седьмого элементов И подключены соответственно к выходам второго, третьего элементов И, выходу первого элемента ИЛИ и выходу порогового модуля, первый, второй и третий, четвертый входы которого соединены соответственно с первым, вторым входами второго и первым, вторым входами третьего элементов И, отличающийся тем, что первый, второй входы шестого и первый, второй входы пятого элементов И соединены соответственно с выходами второго, третьего и первым, вторым входами пятого элементов ИЛИ, первый, второй входы седьмого элемента ИЛИ и второй, третий входы седьмого элемента И подключены соответственно к выходам четвертого, пятого элементов И и выходам седьмого, четвертого элементов ИЛИ, выход первого элемента И и второй вход шестого элемента ИЛИ соединены соответственно с первым входом шестого и выходом пятого элементов ИЛИ, а выход шестого и первый, второй входы пятого элементов И подключены соответственно к второму входу четвертого элемента ИЛИ и пятому, шестому входам порогового модуля.Threshold module containing seven OR elements and seven AND elements, with the first, second inputs of the j-th
Figure 00000005
and the first input of the seventh AND elements are connected, respectively, to the first, second inputs of the j-th and the output of the sixth OR elements, and the first, second inputs of the first, the first input of the fourth and the output of the seventh AND elements are connected, respectively, to the outputs of the second, third AND elements, the output of the first element OR and the output of the threshold module, the first, second and third, the fourth inputs of which are connected respectively to the first, second inputs of the second and first, second inputs of the third AND elements, characterized in that the first, second inputs of the sixth and first, the second inputs of the fifth AND elements are connected respectively with the outputs of the second, third and first, second inputs of the fifth OR elements, the first, second inputs of the seventh OR element and the second, third inputs of the seventh AND element are connected respectively to the outputs of the fourth, fifth AND elements and the outputs of the seventh, fourth OR elements, the output of the first element And and the second input of the sixth element OR are connected, respectively, with the first input of the sixth and the output of the heels th elements OR, and the output of the sixth and the first, the second inputs of the fifth elements AND are connected, respectively, to the second input of the fourth element OR and the fifth, sixth inputs of the threshold module.
RU2020135555A 2020-10-28 2020-10-28 Threshold module RU2758800C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2020135555A RU2758800C1 (en) 2020-10-28 2020-10-28 Threshold module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2020135555A RU2758800C1 (en) 2020-10-28 2020-10-28 Threshold module

Publications (1)

Publication Number Publication Date
RU2758800C1 true RU2758800C1 (en) 2021-11-02

Family

ID=78466529

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2020135555A RU2758800C1 (en) 2020-10-28 2020-10-28 Threshold module

Country Status (1)

Country Link
RU (1) RU2758800C1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2805313C1 (en) * 2023-05-11 2023-10-13 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Threshold module

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1034188A1 (en) * 1980-11-04 1983-08-07 Ленинградский Ордена Красного Знамени Механический Институт Versions of threshold element
SU1046932A1 (en) * 1981-02-23 1983-10-07 Войсковая часть 31303 Threshold element
US5596763A (en) * 1993-11-30 1997-01-21 Texas Instruments Incorporated Three input arithmetic logic unit forming mixed arithmetic and boolean combinations
RU52287U1 (en) * 2005-10-10 2006-03-10 Государственное образовательное учреждение высшего профессионального образования "Петербургский государственный университет путей сообщения" MAJORITY ELEMENT "THREE OF FIVE"
RU2630394C2 (en) * 2015-12-08 2017-09-07 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Logic module
RU2704735C1 (en) * 2019-03-11 2019-10-30 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Threshold module
RU2709664C1 (en) * 2019-03-22 2019-12-19 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Threshold module
RU2714216C1 (en) * 2019-04-22 2020-02-13 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Threshold module

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1034188A1 (en) * 1980-11-04 1983-08-07 Ленинградский Ордена Красного Знамени Механический Институт Versions of threshold element
SU1046932A1 (en) * 1981-02-23 1983-10-07 Войсковая часть 31303 Threshold element
US5596763A (en) * 1993-11-30 1997-01-21 Texas Instruments Incorporated Three input arithmetic logic unit forming mixed arithmetic and boolean combinations
RU52287U1 (en) * 2005-10-10 2006-03-10 Государственное образовательное учреждение высшего профессионального образования "Петербургский государственный университет путей сообщения" MAJORITY ELEMENT "THREE OF FIVE"
RU2630394C2 (en) * 2015-12-08 2017-09-07 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Logic module
RU2704735C1 (en) * 2019-03-11 2019-10-30 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Threshold module
RU2709664C1 (en) * 2019-03-22 2019-12-19 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Threshold module
RU2714216C1 (en) * 2019-04-22 2020-02-13 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Threshold module

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2805313C1 (en) * 2023-05-11 2023-10-13 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Threshold module
RU2809206C1 (en) * 2023-05-11 2023-12-07 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Threshold module for implementing threshold function with single weights of arguments and threshold of three
RU2809190C1 (en) * 2023-05-25 2023-12-07 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Threshold module
RU2812272C1 (en) * 2023-07-06 2024-01-29 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Threshold module
RU2812700C1 (en) * 2023-07-06 2024-01-31 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Threshold module
RU2812760C1 (en) * 2023-07-06 2024-02-02 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Threshold module

Similar Documents

Publication Publication Date Title
RU2647639C1 (en) Logic converter
RU2701461C1 (en) Majority module
US3900742A (en) Threshold logic using complementary mos device
RU2621281C1 (en) Logic converter
RU2443009C1 (en) Logic converter
RU2417404C1 (en) Logic converter
RU2758800C1 (en) Threshold module
RU2703675C1 (en) Logic converter
RU2704735C1 (en) Threshold module
RU2628117C1 (en) Majority module "three of five"
RU2700553C1 (en) Majority module
RU2714216C1 (en) Threshold module
RU2701464C1 (en) Logic converter
RU2809477C1 (en) Threshold module for implementing threshold function with single weights of arguments and threshold of three
RU2621376C1 (en) Logic module
RU2787336C1 (en) Threshold module
RU2809190C1 (en) Threshold module
RU2718209C1 (en) Logic module
RU2809206C1 (en) Threshold module for implementing threshold function with single weights of arguments and threshold of three
RU2709664C1 (en) Threshold module
RU2757819C1 (en) Majority module
RU2791461C1 (en) Majority module
RU2757821C1 (en) Threshold module
RU2801792C1 (en) Majority module
RU2805313C1 (en) Threshold module