RU2610246C1 - Universal majority module - Google Patents

Universal majority module Download PDF

Info

Publication number
RU2610246C1
RU2610246C1 RU2015153217A RU2015153217A RU2610246C1 RU 2610246 C1 RU2610246 C1 RU 2610246C1 RU 2015153217 A RU2015153217 A RU 2015153217A RU 2015153217 A RU2015153217 A RU 2015153217A RU 2610246 C1 RU2610246 C1 RU 2610246C1
Authority
RU
Russia
Prior art keywords
input
module
majority
output
inputs
Prior art date
Application number
RU2015153217A
Other languages
Russian (ru)
Inventor
Олег Александрович Козелков
Original Assignee
Олег Александрович Козелков
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Олег Александрович Козелков filed Critical Олег Александрович Козелков
Priority to RU2015153217A priority Critical patent/RU2610246C1/en
Application granted granted Critical
Publication of RU2610246C1 publication Critical patent/RU2610246C1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/23—Majority or minority circuits, i.e. giving output having the state of the majority or the minority of the inputs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/0033—Radiation hardening
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00392—Modifications for increasing the reliability for protection by circuit redundancy
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/177—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components arranged in matrix form
    • H03K19/17748—Structural details of configuration resources
    • H03K19/17764—Structural details of configuration resources for reliability

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Stored Programmes (AREA)

Abstract

FIELD: physics, computer engineering.
SUBSTANCE: invention relates to computer engineering and can be used for building automation equipment and functional units of control systems. The technical result is achieved through a universal majority module, which comprises five module inputs , 2, 3, 4, 5, majority element 6, XOR element 7, first AND element 8, second AND element 9, OR element 10 and module output 11.
EFFECT: invention widens functional capabilities of the majority module by enabling execution of all majority functions, which depend on three arguments, with five module inputs.
1 dwg, 2 tbl

Description

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.The invention relates to computer technology and can be used to build automation, functional units of control systems, etc.

Известны мажоритарные модули (см., например, патент РФ 2242044, кл. G06F 7/38, 2004 г.), которые содержат трехвходовые мажоритарные элементы и реализуют мажоритарную функцию n аргументов - входных двоичных сигналов либо дизъюнкцию (конъюнкцию) аргументов.Majority modules are known (see, for example, RF patent 2242044, class G06F 7/38, 2004), which contain three-input majority elements and implement the majority function of n arguments - input binary signals or disjunction (conjunction) of the arguments.

К причине, препятствующей достижению указанного ниже технического результата при использовании известного мажоритарного модуля для реализации мажоритарной функции, зависящих от трех аргументов, относятся ограниченные функциональные возможности, обусловленные тем, что он реализует только одну мажоритарную функцию, зависящую от трех аргументов при пяти входах модуля.The reason that impedes the achievement of the technical result indicated below when using the known majority module for the implementation of the majority function, depending on three arguments, is limited functionality due to the fact that it implements only one majority function, which depends on three arguments with five module inputs.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип мажоритарный модуль (патент РФ 2533079, МПК Н03К 19/23, G06F 7/57, 2014 г.), который содержит элементы 2И, трехвходовые мажоритарные элементы и реализует мажоритарную функцию n аргументов - входных двоичных сигналов либо дизъюнкцию (конъюнкцию) тех же n аргументов.The closest device of the same purpose to the claimed invention in terms of features is the majority module adopted for the prototype (RF patent 2533079, IPC Н03К 19/23, G06F 7/57, 2014), which contains 2I elements, three-input majority elements and implements majority a function of n arguments - input binary signals or a disjunction (conjunction) of the same n arguments.

К причине, препятствующей достижению указанного ниже технического результата при использовании известного мажоритарного модуля для реализации мажоритарной функции, зависящих от трех аргументов, относятся ограниченные функциональные возможности, обусловленные тем, что он реализует только одну мажоритарную функцию, зависящую от трех аргументов при пяти входах модуля.The reason that impedes the achievement of the technical result indicated below when using the known majority module for the implementation of the majority function, depending on three arguments, is limited functionality due to the fact that it implements only one majority function, which depends on three arguments with five module inputs.

Техническим результатом изобретения является расширение функциональных возможностей мажоритарного модуля за счет обеспечения реализации всех мажоритарных функций, зависящих от трех аргументов, при пяти входах модуля.The technical result of the invention is to expand the functionality of the majority module by ensuring the implementation of all major functions, depending on three arguments, with five module inputs.

Указанный технический результат при осуществлении изобретения достигается тем, что в универсальный мажоритарный модуль, предназначенный для реализации мажоритарных функций от трех аргументов при пяти входах модуля, содержащий пять входов модуля, выход модуля, мажоритарный элемент, имеющий три входа, первый и второй элементы И, элемент ИЛИ, причем первый вход модуля соединен с первым входом первого элемента И, второй вход модуля соединен с первым входом второго элемента И, третий вход модуля соединен с вторым входом первого элемента И, четвертый вход модуля соединен с первым входом мажоритарного элемента, дополнительно введен элемент НЕРАВНОЗНАЧНОСТЬ, причем первый вход модуля соединен с первым входом элемента НЕРАВНОЗНАЧНОСТЬ, второй вход модуля соединен со вторым входом мажоритарного элемента, третий вход модуля соединен со вторым входом элемента НЕРАВНОЗНАЧНОСТЬ, четвертый вход модуля соединен со вторым входом второго элемента И, пятый вход модуля соединен с третьим входом мажоритарного элемента и третьим входом второго элемента И, выход мажоритарного элемента соединен с третьим входом первого элемента И, выход элемента НЕРАВНОЗНАЧНОСТЬ соединен с четвертым входом второго элемента И, выход первого элемента И соединен с первым входом элемента ИЛИ, выход второго элемента И соединен с вторым входом элемента ИЛИ, выход элемента ИЛИ соединен с выходом модуля.The specified technical result in the implementation of the invention is achieved by the fact that in a universal majority module designed to implement majority functions of three arguments with five module inputs, containing five module inputs, a module output, a majority element having three inputs, the first and second elements AND, the element OR, and the first input of the module is connected to the first input of the first AND element, the second input of the module is connected to the first input of the second AND element, the third input of the module is connected to the second input of the first AND element, the fourth input of the module is connected to the first input of the majority element, the INQUAIGNITY element is additionally introduced, the first input of the module is connected to the first input of the DISEQUALITY element, the second input of the module is connected to the second input of the majority element, the third input of the module is connected to the second input of the DISAQUITY element, the fourth input of the module is connected with the second input of the second element And, the fifth input of the module is connected to the third input of the majority element and the third input of the second element And, the output of the majority element with it is single with the third input of the first AND element, the output of the DISEQUALITY element is connected to the fourth input of the second AND element, the output of the first AND element is connected to the first input of the OR element, the output of the second AND element is connected to the second input of the OR element, the output of the OR element is connected to the output of the module.

На чертеже представлена схема универсального мажоритарного модуля, предназначенного для реализации мажоритарных функций от трех аргументов при пяти входах модуля, который содержит пять входов модуля 1, 2, 3, 4, 5, мажоритарный элемент 6, элемент НЕРАВНОЗНАЧНОСТЬ 7, первый элемент И 8, второй элемент И 9, элемент ИЛИ 10, выход модуля 11, причем первый вход 1 модуля соединен с первым входом первого элемента И 8 и с первым входом элемента НЕРАВНОЗНАЧНОСТЬ 7, второй вход 2 модуля соединен с первым входом второго элемента И 9 и со вторым входом мажоритарного элемента 6, третий вход 3 модуля соединен с вторым входом первого элемента И 8 и со вторым входом элемента НЕРАВНОЗНАЧНОСТЬ 7, четвертый вход 4 модуля соединен с первым входом мажоритарного элемента 6 и со вторым входом второго элемента И 9, пятый вход 5 модуля соединен с третьим входом мажоритарного элемента 6 и третьим входом второго элемента И 9, выход мажоритарного элемента 6 соединен с третьим входом первого элемента И 8, выход элемента НЕРАВНОЗНАЧНОСТЬ 7 соединен с четвертым входом второго элемента И 9, выход первого элемента И 8 соединен с первым входом элемента ИЛИ 10, выход второго элемента И 9 соединен с вторым входом элемента ИЛИ 10, выход элемента ИЛИ 10 соединен с выходом модуля 11.The drawing shows a diagram of a universal majority module, designed to implement the majority functions of three arguments with five inputs of the module, which contains five inputs of the module 1, 2, 3, 4, 5, the majority element 6, the element DISEQUALITY 7, the first element AND 8, the second element AND 9, element OR 10, the output of module 11, with the first input 1 of the module connected to the first input of the first element And 8 and the first input of the element DISABILITY 7, the second input 2 of the module connected to the first input of the second element And 9 and to the second input of the majority element 6, the third input 3 of the module is connected to the second input of the first element AND 8 and to the second input of the element DISCHARGE 7, the fourth input 4 of the module is connected to the first input of the majority element 6 and to the second input of the second element And 9, the fifth input 5 of the module is connected to the third the input of the majority element 6 and the third input of the second element And 9, the output of the majority element 6 is connected to the third input of the first element And 8, the output of the element DISABILITY 7 is connected to the fourth input of the second element And 9, the output of the first element And 8 is connected to the first input of the OR element 10, the output of the second AND element 9 is connected to the second input of the OR element 10, the output of the OR element 10 is connected to the output of the module 11.

Работа универсального мажоритарного модуля осуществляется следующим образом.The work of the universal majority module is as follows.

В зависимости от значений входных сигналов Y1, Y2, Y3, Y4, Y5, на входах 1, 2, 3, 4, 5 устройства, на выходах его элементов реализуются булевые функции, приведенные в табл. 1Depending on the values of the input signals Y 1 , Y 2 , Y 3 , Y 4 , Y 5 , at the inputs 1, 2, 3, 4, 5 of the device, at the outputs of its elements, Boolean functions are given in Table. one

Figure 00000001
Figure 00000001

Figure 00000002
Figure 00000002

В зависимости от настройки устройство реализует все мажоритарные функции от трех аргументов при пяти входах модуля.Depending on the setting, the device implements all majority functions of three arguments with five module inputs.

Для реализации соответствующих мажоритарных функций необходимо на входы 1, 2, 3, 4, 5 устройства подать соответствующие настроечные сигналы в соответствии с таблицей настроек. Значения настроечных сигналов приведены в табл. 2.To implement the corresponding majority functions, it is necessary to apply the corresponding tuning signals to the inputs 1, 2, 3, 4, 5 of the device in accordance with the settings table. The values of the tuning signals are given in table. 2.

Figure 00000003
Figure 00000003

Сравнение характеристик прототипа и заявляемого устройства показывает, что заявленное устройство имеет более широкие функциональные возможности, т.к. реализует все мажоритарные функции, зависящие от трех аргументов для пяти входов модуля.Comparison of the characteristics of the prototype and the claimed device shows that the claimed device has wider functionality, because implements all majority functions depending on three arguments for five module inputs.

Claims (1)

Универсальный мажоритарный модуль, предназначенный для реализации мажоритарных функций от трех аргументов при пяти входах модуля, содержащий пять входов модуля, выход модуля, мажоритарный элемент, имеющий три входа, первый и второй элементы И, элемент ИЛИ, причем первый вход модуля соединен с первым входом первого элемента И, второй вход модуля соединен с первым входом второго элемента И, третий вход модуля соединен с вторым входом первого элемента И, четвертый вход модуля соединен с первым входом мажоритарного элемента, отличающийся тем, что дополнительно содержит элемент НЕРАВНОЗНАЧНОСТЬ, причем первый вход модуля соединен с первым входом элемента НЕРАВНОЗНАЧНОСТЬ, второй вход модуля соединен со вторым входом мажоритарного элемента, третий вход модуля соединен со вторым входом элемента НЕРАВНОЗНАЧНОСТЬ, четвертый вход модуля соединен со вторым входом второго элемента И, пятый вход модуля соединен с третьим входом мажоритарного элемента и третьим входом второго элемента И, выход мажоритарного элемента соединен с третьим входом первого элемента И, выход элемента НЕРАВНОЗНАЧНОСТЬ соединен с четвертым входом второго элемента И, выход первого элемента И соединен с первым входом элемента ИЛИ, выход второго элемента И соединен с вторым входом элемента ИЛИ, выход элемента ИЛИ соединен с выходом модуля.A universal majority module designed to implement majority functions of three arguments with five module inputs, containing five module inputs, a module output, a majority element having three inputs, first and second AND elements, an OR element, the first input of the module connected to the first input of the first element And, the second input of the module is connected to the first input of the second element And, the third input of the module is connected to the second input of the first element And, the fourth input of the module is connected to the first input of the majority element, characterized in which additionally contains an element of DISPARABILITY, with the first input of the module connected to the first input of the DISPOSITION element, the second input of the module connected to the second input of the majority element, the third input of the module connected to the second input of the DISPOSABILITY element, the fourth input of the module connected to the second input of the second AND element, fifth the input of the module is connected to the third input of the majority element and the third input of the second element And, the output of the majority element is connected to the third input of the first element And, the output of the NER element VNOZNACHNOST connected to fourth input of the second AND gate, the output of the first AND element is connected to the first input of the OR gate, the output of the second AND element is connected to the second input of the OR gate, an output of OR connected to the module output.
RU2015153217A 2015-12-11 2015-12-11 Universal majority module RU2610246C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2015153217A RU2610246C1 (en) 2015-12-11 2015-12-11 Universal majority module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2015153217A RU2610246C1 (en) 2015-12-11 2015-12-11 Universal majority module

Publications (1)

Publication Number Publication Date
RU2610246C1 true RU2610246C1 (en) 2017-02-08

Family

ID=58457421

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2015153217A RU2610246C1 (en) 2015-12-11 2015-12-11 Universal majority module

Country Status (1)

Country Link
RU (1) RU2610246C1 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2757819C1 (en) * 2020-10-28 2021-10-21 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module
RU2759700C1 (en) * 2020-12-30 2021-11-17 Федеральное государственное унитарное предприятие "Научно-производственный центр автоматики и приборостроения имени академика Н.А. Пилюгина" (ФГУП "НПЦАП") Reconfigurable majority device
RU2789750C1 (en) * 2022-03-18 2023-02-07 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2347264C2 (en) * 2007-04-17 2009-02-20 Академия Федеральной службы охраны Российской Федерации Three-element majority device of reservation
RU81018U1 (en) * 2008-10-06 2009-02-27 Государственное образовательное учреждение высшего профессионального образования "Петербургский государственный университет путей сообщения" MAJORITY ELEMENT "THREE OF FIVE"
US20120217993A1 (en) * 2009-12-18 2012-08-30 Nikonov Dmitri E Spin torque magnetic integrated circuits and devices therefor
RU2476923C1 (en) * 2012-03-14 2013-02-27 Открытое акционерное общество "Концерн "Созвездие" Apparatus for majority signal selection
RU2505849C2 (en) * 2010-12-03 2014-01-27 Российская Федерация в лице Министерства промышленности и торговли РФ Boolean function variable signal generator
US9191009B1 (en) * 2009-05-07 2015-11-17 Arizona Board Of Regents, For And On Behalf Of Arizona State University Radiation hardened by design digital input/output circuits and related methods

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2347264C2 (en) * 2007-04-17 2009-02-20 Академия Федеральной службы охраны Российской Федерации Three-element majority device of reservation
RU81018U1 (en) * 2008-10-06 2009-02-27 Государственное образовательное учреждение высшего профессионального образования "Петербургский государственный университет путей сообщения" MAJORITY ELEMENT "THREE OF FIVE"
US9191009B1 (en) * 2009-05-07 2015-11-17 Arizona Board Of Regents, For And On Behalf Of Arizona State University Radiation hardened by design digital input/output circuits and related methods
US20120217993A1 (en) * 2009-12-18 2012-08-30 Nikonov Dmitri E Spin torque magnetic integrated circuits and devices therefor
RU2505849C2 (en) * 2010-12-03 2014-01-27 Российская Федерация в лице Министерства промышленности и торговли РФ Boolean function variable signal generator
RU2476923C1 (en) * 2012-03-14 2013-02-27 Открытое акционерное общество "Концерн "Созвездие" Apparatus for majority signal selection

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2757819C1 (en) * 2020-10-28 2021-10-21 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module
RU2759700C1 (en) * 2020-12-30 2021-11-17 Федеральное государственное унитарное предприятие "Научно-производственный центр автоматики и приборостроения имени академика Н.А. Пилюгина" (ФГУП "НПЦАП") Reconfigurable majority device
RU2789750C1 (en) * 2022-03-18 2023-02-07 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module

Similar Documents

Publication Publication Date Title
RU2618899C1 (en) Majoritary module
RU2580801C1 (en) Majority module
RU2517720C1 (en) Logic converter
RU2610246C1 (en) Universal majority module
Kolk Topologies in generalized Orlicz sequence spaces
RU2610678C1 (en) Universal logic module
RU2602382C1 (en) Ranked filter
MX2017002499A (en) Phonepad.
RU2628117C1 (en) Majority module "three of five"
RU2641454C2 (en) Logic converter
RU2697727C2 (en) Majority module
RU2629451C1 (en) Logic converter
RU2610676C1 (en) Majoritarian module for systems with reconfiguration
RU2700553C1 (en) Majority module
RU2634229C1 (en) Logical converter
RU2621280C1 (en) Binary number comparator
RU2626343C1 (en) Adjustable logic module
RU2609743C1 (en) Logic module
RU2610673C1 (en) Logical information processing device
RU2616890C1 (en) Symmetrical boolean function generator
RU2626346C1 (en) Multifunctional majoritary module
RU2602331C1 (en) Logic transducer
RU2700557C1 (en) Logic converter
RU2757831C1 (en) Arithmetic unit modulo three
RU2700550C1 (en) Logic module

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20171212