RU2626346C1 - Multifunctional majoritary module - Google Patents

Multifunctional majoritary module Download PDF

Info

Publication number
RU2626346C1
RU2626346C1 RU2016119223A RU2016119223A RU2626346C1 RU 2626346 C1 RU2626346 C1 RU 2626346C1 RU 2016119223 A RU2016119223 A RU 2016119223A RU 2016119223 A RU2016119223 A RU 2016119223A RU 2626346 C1 RU2626346 C1 RU 2626346C1
Authority
RU
Russia
Prior art keywords
input
output
majority
elements
information
Prior art date
Application number
RU2016119223A
Other languages
Russian (ru)
Inventor
Олег Александрович Козелков
Original Assignee
Олег Александрович Козелков
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Олег Александрович Козелков filed Critical Олег Александрович Козелков
Priority to RU2016119223A priority Critical patent/RU2626346C1/en
Application granted granted Critical
Publication of RU2626346C1 publication Critical patent/RU2626346C1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/57—Arithmetic logic units [ALU], i.e. arrangements or devices for performing two or more of the operations covered by groups G06F7/483 – G06F7/556 or for performing logical operations
    • G06F7/575—Basic arithmetic logic units, i.e. devices selectable to perform either addition, subtraction or one of several logical operations, using, at least partially, the same circuitry
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/23—Majority or minority circuits, i.e. giving output having the state of the majority or the minority of the inputs

Landscapes

  • Hardware Redundancy (AREA)

Abstract

FIELD: physics.
SUBSTANCE: multifunctional majority module contains five information inputs, two tuning inputs, a module output, a majority element, three OR elements, seven AND elements, and two NOT elements.
EFFECT: increasing the device speed and reducing its complexity, when implementing the majority function, disjunction, conjunction of five arguments.
1 dwg, 1 tbl

Description

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.The invention relates to computer technology and can be used to build automation, functional units of control systems, etc.

Известен мажоритарный модуль (см., например, патент РФ №2249844, кл. G06F 7/38, 2005 г.), который содержит элемент И, элемент ИЛИ, два мажоритарных элемента, который реализует мажоритарную функцию Maj(x1,x2,x3)=x1x2 v x1x3 v x2x3 трех аргументов - входных двоичных сигналов x1,x2,x3 ∈ {0, 1} либо дизъюнкцию (конъюнкцию) тех же трех аргументов.Known majority module (see, for example, RF patent No. 2249844, class G06F 7/38, 2005), which contains an AND element, an OR element, two majority elements that implements the majority function Maj (x 1 , x 2 , x 3 ) = x 1 x 2 vx 1 x 3 vx 2 x 3 three arguments - input binary signals x 1 , x 2 , x 3 ∈ {0, 1} or a disjunction (conjunction) of the same three arguments.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных мажоритарных модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка пяти входных сигналов.The reason that impedes the achievement of the technical result indicated below when using known majority modules includes limited functionality due to the fact that five input signals are not allowed to be processed.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип мажоритарный модуль (патент РФ 2580801, кл. Н03K 19/23, G06F 7/38, G06F 7/57, 2016 г.), который содержит пять информационных входов, два настроечных входа, выход модуля, мажоритарный элемент, первый и второй элементы ИЛИ, первый и второй элементы И, причем второй информационный вход соединен с первым входом первого элемента ИЛИ, четвертый информационный вход соединен с первым входом мажоритарного элемента, пятый информационный вход соединен со вторым входом мажоритарного элемента, выход первого элемента ИЛИ соединен с первым входом первого элемента И, выход первого элемента И соединен с первым входом второго элемент ИЛИ, выход второго элемента И соединен со вторым входом второго элемента ИЛИ, который реализует мажоритарную функцию Maj(x1,x2,x3,x4,x5) пяти аргументов - входных двоичных сигналов x1,x2,x3,x4,x5 ∈ {0, 1} либо дизъюнкцию (конъюнкцию) тех же пяти аргументов.The closest device of the same purpose to the claimed invention in terms of features is the majority module adopted as a prototype (RF patent 2580801, CL H03K 19/23, G06F 7/38, G06F 7/57, 2016), which contains five information inputs , two tuning inputs, module output, majority element, first and second elements OR, first and second elements AND, the second information input connected to the first input of the first OR element, the fourth information input connected to the first input of the majority element, the fifth information input One is connected to the second input of the majority element, the output of the first OR element is connected to the first input of the first AND element, the output of the first AND element is connected to the first input of the second OR element, the output of the second AND element is connected to the second input of the second OR element, which implements the majority function Maj ( x 1 , x 2 , x 3 , x 4 , x 5 ) five arguments - input binary signals x 1 , x 2 , x 3 , x 4 , x 5 ∈ {0, 1} or a disjunction (conjunction) of the same five arguments .

К причине, препятствующей достижению указанного ниже технического результата при использовании известного мажоритарного модуля для реализации мажоритарной функции, дизъюнкции, конъюнкции пяти аргументов относятся низкое быстродействие, обусловленное тем, что в нем максимальное время задержки сигнала равно 4Тмаж, где Тмаж - время задержки в мажоритарном элементе и большая сложность, обусловленная большим количеством входов в элементы при его реализации в базисе И, ИЛИ, НЕ.The reason that impedes the achievement of the technical result indicated below when using the well-known majority module for implementing the majority function, disjunction, and conjunction of the five arguments is the low speed due to the fact that the maximum signal delay time in it is 4T maz , where T mazh is the delay time in the majority element and the great complexity due to the large number of inputs to the elements when it is implemented in the basis of AND, OR, NOT.

Техническим результатом изобретения является повышение быстродействия устройства и уменьшение его сложности при реализации мажоритарной функции, дизъюнкции, конъюнкции пяти аргументов.The technical result of the invention is to increase the speed of the device and reduce its complexity in the implementation of the majority function, disjunction, conjunction of the five arguments.

Указанный технический результат при осуществлении изобретения достигается тем, что в многофункциональный мажоритарный модуль, предназначенный для реализации мажоритарной функции, конъюнкции и дизъюнкции пяти переменных, содержащий пять информационных входов, два настроечных входа, выход модуля, мажоритарный элемент, первый и второй элементы ИЛИ, первый и второй элементы И, причем второй информационный вход соединен с первым входом первого элемента ИЛИ, четвертый информационный вход соединен с первым входом мажоритарного элемента, пятый информационный вход соединен со вторым входом мажоритарного элемента, выход первого элемента ИЛИ соединен с первым входом первого элемента И, выход первого элемента И соединен с первым входом второго элемент ИЛИ, выход второго элемента И соединен со вторым входом второго элемента ИЛИ, введены дополнительно третий элемент ИЛИ, третий, четвертый, пятый, шестой и седьмой элементы И, первый и второй элементы НЕ, причем первый информационный вход соединен с вторым входом первого элемента И, первыми входами третьего элемента И, четвертого элемента И и третьего элемента ИЛИ, второй информационный вход соединен с третьим входом мажоритарного элемента и первым входом пятого элемента И, третий информационный вход соединен с третьим входом первого элемента И, вторым входом четвертого элемента И, первым входом шестого элемента И и вторым входом третьего элемента ИЛИ, четвертый информационный вход соединен с вторым входом первого элемента ИЛИ и вторым входом пятого элемента И, пятый информационный вход соединен с третьим входом первого элемента ИЛИ и третьим входом пятого элемента И, первый настроечный вход соединен со вторым входом третьего элемента И, вторым входом шестого элемента И, четвертым входом первого элемента И, первым входом второго элемента И и через первый элемент НЕ с третьим входом четвертого элемента И и первым входом седьмого элемента И, второй настроечный вход соединен с четвертым входом четвертого элемента И и через второй элемент НЕ со вторым входом седьмого элемента И, выход мажоритарного элемента соединен с третьим входом третьего элемента И и третьим входом шестого элемента И, выход первого элемента ИЛИ соединен с третьим входом третьего элемента ИЛИ, выход пятого элемента И соединен с вторым входом второго элемента И и пятым входом четвертого элемента И, выход третьего элемента ИЛИ соединен с третьим входом седьмого элемента И, выход третьего элемента И соединен с третьим входом второго элемента ИЛИ, выход шестого элемента И соединен с четвертым входом второго элемента ИЛИ, выход четвертого элемента И соединен с пятым входом второго элемента ИЛИ, выход седьмого элемента И соединен с шестым входом второго элемента ИЛИ, выход второго элемента ИЛИ соединен с выходом устройства.The specified technical result in the implementation of the invention is achieved by the fact that in a multifunctional majority module designed to implement the majority function, conjunction and disjunction of five variables, containing five information inputs, two tuning inputs, module output, majority element, the first and second elements OR, the first and the second AND element, with the second information input connected to the first input of the first OR element, the fourth information input connected to the first input of the majority element, fifth the fifth information input is connected to the second input of the majority element, the output of the first OR element is connected to the first input of the first AND element, the output of the first element AND is connected to the first input of the second OR element, the output of the second AND element is connected to the second input of the second OR element, an additional third element is introduced OR, the third, fourth, fifth, sixth and seventh elements AND, the first and second elements are NOT, and the first information input is connected to the second input of the first element And, the first inputs of the third element And, the fourth e element And and the third element OR, the second information input is connected to the third input of the majority element and the first input of the fifth element And, the third information input is connected to the third input of the first element And, the second input of the fourth element And, the first input of the sixth element And and the second input of the third element OR, the fourth information input is connected to the second input of the first OR element and the second input of the fifth AND element, the fifth information input is connected to the third input of the first OR element and the third input of the fifth element that And, the first tuning input is connected to the second input of the third element And, the second input of the sixth element And, the fourth input of the first element And, the first input of the second element And and through the first element NOT with the third input of the fourth element And and the first input of the seventh element And, the second the tuning input is connected to the fourth input of the fourth element And and through the second element NOT to the second input of the seventh element And, the output of the majority element is connected to the third input of the third element And and the third input of the sixth element And, the output is first about the OR element is connected to the third input of the third OR element, the output of the fifth AND element is connected to the second input of the second AND element and the fifth input of the fourth AND element, the output of the third OR element is connected to the third input of the seventh AND element, the output of the third AND element is connected to the third input of the second OR element, the output of the sixth AND element is connected to the fourth input of the second OR element, the output of the fourth AND element is connected to the fifth input of the second OR element, the output of the seventh element And is connected to the sixth input of the second OR element, output One of the second OR element is connected to the output of the device.

На фиг.1 представлена схема многофункционального мажоритарного модуля. Многофункциональный мажоритарный модуль, содержащий пять информационных входов 1, 2, 3, 4, 5, два настроечных входа 6, 7, выход модуля 8, мажоритарный элемент 9, первый, второй и третий элементы ИЛИ 10, 11, 12, первый, второй, третий, четвертый, пятый, шестой и седьмой элементы И 13-19, первый и второй элементы НЕ 20, 21. Элементы схемы соединены следующим образом. Первый информационный вход 1 соединен с вторым входом первого элемента И 13, первыми входами третьего элемента И 15, четвертого элемента И 16 и третьего элемента ИЛИ 12. Второй информационный вход 2 соединен с третьим входом мажоритарного элемента 9, с первым входом первого элемента ИЛИ 10 и первым входом пятого элемента И 17. Третий информационный вход 3 соединен с третьим входом первого элемента И 13, вторым входом четвертого элемента И 16, первым входом шестого элемента И 18 и вторым входом третьего элемента ИЛИ 12. Четвертый информационный вход 4 соединен с вторым входом первого элемента ИЛИ 10 и вторым входом пятого элемента И 17, с первым входом мажоритарного элемента 9. Пятый информационный вход 5 соединен со вторым входом мажоритарного элемента 9, с третьим входом первого элемента ИЛИ 10 и третьим входом пятого элемента И 17. Первый настроечный вход 6 соединен со вторым входом третьего элемента И 15, вторым входом шестого элемента И 18, четвертым входом первого элемента И 13, первым входом второго элемента И 14 и через первый элемент НЕ 20 с третьим входом четвертого элемента И 16 и первым входом седьмого элемента И 19. Второй настроечный вход 7 соединен с четвертым входом четвертого элемента И 16 и через второй элемент НЕ 21 со вторым входом седьмого элемента И 19. Выход первого элемент ИЛИ 10 соединен с первым входом первого элемента И 13 и третьим входом третьего элемента ИЛИ 12, выход первого элемента И 13 соединен с первым входом второго элемент ИЛИ 11. Выход второго элемента И 14 соединен со вторым входом второго элемента ИЛИ 11. Выход мажоритарного элемента 9 соединен с третьим входом третьего элемента И 15 и третьим входом шестого элемента И 18. Выход пятого элемента И 17 соединен с вторым входом второго элемента И 14 и пятым входом четвертого элемента И 16. Выход третьего элемента ИЛИ 12 соединен с третьим входом седьмого элемента И 19. Выход третьего элемента И 15 соединен с третьим входом второго элемента ИЛИ 11. Выход шестого элемента И 18 соединен с четвертым входом второго элемента ИЛИ 11. Выход четвертого элемента И 16 соединен с пятым входом второго элемента ИЛИ 11. Выход седьмого элемента И 19 соединен с шестым входом второго элемента ИЛИ 11. Выход второго элемента ИЛИ 11 соединен с выходом устройства 8.Figure 1 presents a diagram of a multifunctional majority module. A multifunctional majority module containing five information inputs 1, 2, 3, 4, 5, two tuning inputs 6, 7, module output 8, majority element 9, first, second and third elements OR 10, 11, 12, first, second, the third, fourth, fifth, sixth and seventh elements And 13-19, the first and second elements NOT 20, 21. Elements of the circuit are connected as follows. The first information input 1 is connected to the second input of the first element And 13, the first inputs of the third element And 15, the fourth element And 16 and the third element OR 12. The second information input 2 is connected to the third input of the majority element 9, with the first input of the first element OR 10 and the first input of the fifth element And 17. The third information input 3 is connected to the third input of the first element And 13, the second input of the fourth element And 16, the first input of the sixth element And 18 and the second input of the third element OR 12. Fourth information input 4 soy is dined with the second input of the first element OR 10 and the second input of the fifth element And 17, with the first input of the majority element 9. The fifth information input 5 is connected to the second input of the majority element 9, with the third input of the first element OR 10 and the third input of the fifth element And 17. The first tuning input 6 is connected to the second input of the third element And 15, the second input of the sixth element And 18, the fourth input of the first element And 13, the first input of the second element And 14 and through the first element NOT 20 with the third input of the fourth element And 16 and the first input the seventh element And 19. The second tuning input 7 is connected to the fourth input of the fourth element And 16 and through the second element NOT 21 with the second input of the seventh element And 19. The output of the first element OR 10 is connected to the first input of the first element And 13 and the third input of the third element OR 12, the output of the first element And 13 is connected to the first input of the second element OR 11. The output of the second element And 14 is connected to the second input of the second element OR 11. The output of the majority element 9 is connected to the third input of the third element And 15 and the third input of the sixth element And 18. The output of the fifth element And 17 is connected to the second input of the second element And 14 and the fifth input of the fourth element And 16. The output of the third element OR 12 is connected to the third input of the seventh element And 19. The output of the third element And 15 is connected to the third input of the second element OR 11. The output of the sixth element And 18 is connected to the fourth input of the second element OR 11. The output of the fourth element And 16 is connected to the fifth input of the second element OR 11. The output of the seventh element And 19 is connected to the sixth input of the second element OR 11. The output of the second element OR 11 is connected from to swing device 8.

Работа многофункционального мажоритарного модуля осуществляется следующим образом.The operation of the multifunctional majority module is as follows.

На входы 1, 2, 3, 4, 5 устройства подаются значения входных двоичных сигналов x1,x2,x3,x4,x5 ∈ {0, 1}. На вход 6 подается значение первого настроечного сигнала Y1, на вход 7 подается значение второго настроечного сигнала Y2, где Y1,Y2 ∈ {0, 1}. В таблице приведены значения настроечных сигналов для реализации соответствующих логических функций.Inputs 1, 2, 3, 4, 5 of the device are supplied with the values of the input binary signals x 1 , x 2 , x 3 , x 4 , x 5 ∈ {0, 1}. The value of the first tuning signal Y 1 is supplied to input 6, and the value of the second tuning signal Y 2 , where Y 1 , Y 2 ∈ {0, 1}, is supplied to input 7. The table shows the values of the tuning signals for the implementation of the corresponding logical functions.

Figure 00000001
Figure 00000001

На выходе 8 реализуется выбранная для реализации логическая функция.Output 8 implements the logical function selected for implementation.

Заявленное устройство имеет те же функциональные возможности, как и прототип.The claimed device has the same functionality as the prototype.

Сравним быстродействие прототипа и заявляемого устройства.Compare the speed of the prototype and the claimed device.

Мажоритарный элемент реализует логическую функцию Х1Х2 v Х1Х3 v Х2Х3, и при его реализации на элементах И и ИЛИ задержка сигнала в немThe majority element implements the logical function X 1 X 2 v X 1 X 3 v X 2 X 3 , and when it is implemented on the AND and OR elements, the signal delay in it

Тмаж=Ти+Тили.T maz = T and + T or .

В заявленном устройстве максимальная задержка сигнала будет по цепи: входы устройства 2, 4, 5, мажоритарный элемент 9, элемент И 15 (или элемент И 18), элемент ИЛИ 11, выход 8 устройстваIn the claimed device, the maximum signal delay will be along the circuit: inputs of the device 2, 4, 5, majority element 9, element And 15 (or element And 18), element OR 11, output 8 of the device

Тзаяв=Тмаж+Ти+Тили=2Тмаж.T application = T mage + T and + T or = 2T mage .

Такая же задержка будет и по цепи: входы устройства 2, 4, 5, элемент ИЛИ 10, элемент ИЛИ 12, элемент И 19, элемент ИЛИ 11, выход 8 устройства.The same delay will be along the circuit: the inputs of the device 2, 4, 5, the OR element 10, the OR element 12, the AND element 19, the OR element 11, the output 8 of the device.

В прототипе максимальная задержка Тпрот=4Тмаж.In the prototype, the maximum delay T prot = 4T maj .

Следовательно, заявленное устройство имеет большее быстродействие.Therefore, the claimed device has a higher speed.

Сравним сложность реализации заявленного устройства и прототипа на элементах И, ИЛИ, НЕ, которая определяется суммарным количеством входов в используемые элементы.Compare the complexity of the implementation of the claimed device and the prototype on the elements AND, OR, NOT, which is determined by the total number of inputs to the elements used.

Мажоритарный элемент реализует булеву функцию Х1Х2 v Х1Х3 v Х2Х3, и при его реализации на элементах И и ИЛИ его сложность Смаж составляет 9 входов.The majority element implements the Boolean function X 1 X 2 v X 1 X 3 v X 2 X 3 , and when it is implemented on the AND and OR elements, its complexity C mage is 9 inputs.

Сложность прототипа:The complexity of the prototype:

Спрот=9Смаж+8=9×9+8=89.With prot = 9C maj + 8 = 9 × 9 + 8 = 89.

Сложность заявленного устройства:The complexity of the claimed device:

Сзаяв=Смаж+37=46.C application = C maj + 37 = 46.

Следовательно, заявленное устройство имеет меньшую сложность.Therefore, the claimed device has less complexity.

Claims (1)

Многофункциональный мажоритарный модуль, содержащий пять информационных входов, два настроечных входа, выход модуля, мажоритарный элемент, первый и второй элементы ИЛИ, первый и второй элементы И, причем второй информационный вход соединен с первым входом первого элемента ИЛИ, четвертый информационный вход соединен с первым входом мажоритарного элемента, пятый информационный вход соединен со вторым входом мажоритарного элемента, выход первого элемента ИЛИ соединен с первым входом первого элемента И, выход первого элемента И соединен с первым входом второго элемент ИЛИ, выход второго элемента И соединен со вторым входом второго элемента ИЛИ, отличающийся тем, что дополнительно содержит третий элемент ИЛИ, третий, четвертый, пятый, шестой и седьмой элементы И, первый и второй элементы НЕ, причем первый информационный вход соединен с вторым входом первого элемента И, первыми входами третьего элемента И, четвертого элемента И и третьего элемента ИЛИ, второй информационный вход соединен с третьим входом мажоритарного элемента и первым входом пятого элемента И, третий информационный вход соединен с третьим входом первого элемента И, вторым входом четвертого элемента И, первым входом шестого элемента И и вторым входом третьего элемента ИЛИ, четвертый информационный вход соединен с вторым входом первого элемента ИЛИ и вторым входом пятого элемента И, пятый информационный вход соединен с третьим входом первого элемента ИЛИ и третьим входом пятого элемента И, первый настроечный вход соединен со вторым входом третьего элемента И, вторым входом шестого элемента И, четвертым входом первого элемента И, первым входом второго элемента И и через первый элемент НЕ с третьим входом четвертого элемента И и первым входом седьмого элемента И, второй настроечный вход соединен с четвертым входом четвертого элемента И и через второй элемент НЕ со вторым входом седьмого элемента И, выход мажоритарного элемента соединен с третьим входом третьего элемента И и третьим входом шестого элемента И, выход первого элемента ИЛИ соединен с третьим входом третьего элемента ИЛИ, выход пятого элемента И соединен с вторым входом второго элемента И и пятым входом четвертого элемента И, выход третьего элемента ИЛИ соединен с третьим входом седьмого элемента И, выход третьего элемента И соединен с третьим входом второго элемента ИЛИ, выход шестого элемента И соединен с четвертым входом второго элемента ИЛИ, выход четвертого элемента И соединен с пятым входом второго элемента ИЛИ, выход седьмого элемента И соединен с шестым входом второго элемента ИЛИ, выход второго элемента ИЛИ соединен с выходом устройства.A multifunctional majority module containing five information inputs, two tuning inputs, the module output, the majority element, the first and second elements of OR, the first and second elements of AND, the second information input connected to the first input of the first OR element, the fourth information input connected to the first input majority element, the fifth information input is connected to the second input of the majority element, the output of the first OR element is connected to the first input of the first AND element, the output of the first AND element is connected to the first input of the second OR element, the output of the second AND element is connected to the second input of the second OR element, characterized in that it further comprises a third OR element, a third, fourth, fifth, sixth and seventh AND element, the first and second elements are NOT, the first information input connected to the second input of the first AND element, the first inputs of the third AND element, the fourth AND element and the third OR element, the second information input is connected to the third input of the majority element and the first input of the fifth AND element, the third inform The input is connected to the third input of the first AND element, the second input of the fourth AND element, the first input of the sixth AND element and the second input of the third OR element, the fourth information input is connected to the second input of the first OR element and the second input of the fifth AND element, the fifth information input is connected to the third input of the first element OR and the third input of the fifth element And, the first tuning input is connected to the second input of the third element And, the second input of the sixth element And, the fourth input of the first element And, the first input m of the second element And and through the first element NOT with the third input of the fourth element And and the first input of the seventh element And, the second tuning input is connected to the fourth input of the fourth element And and through the second element NOT with the second input of the seventh element And, the output of the majority element is connected to the third the input of the third AND element and the third input of the sixth AND element, the output of the first OR element is connected to the third input of the third OR element, the output of the fifth AND element is connected to the second input of the second AND element and the fifth input of the fourth element AND, the output of the third OR element is connected to the third input of the seventh element AND, the output of the third element AND is connected to the third input of the second OR element, the output of the sixth element And is connected to the fourth input of the second OR element, the output of the fourth element AND is connected to the fifth input of the second OR element , the output of the seventh AND element is connected to the sixth input of the second OR element, the output of the second OR element is connected to the output of the device.
RU2016119223A 2016-05-18 2016-05-18 Multifunctional majoritary module RU2626346C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2016119223A RU2626346C1 (en) 2016-05-18 2016-05-18 Multifunctional majoritary module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2016119223A RU2626346C1 (en) 2016-05-18 2016-05-18 Multifunctional majoritary module

Publications (1)

Publication Number Publication Date
RU2626346C1 true RU2626346C1 (en) 2017-07-26

Family

ID=59495652

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2016119223A RU2626346C1 (en) 2016-05-18 2016-05-18 Multifunctional majoritary module

Country Status (1)

Country Link
RU (1) RU2626346C1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2759700C1 (en) * 2020-12-30 2021-11-17 Федеральное государственное унитарное предприятие "Научно-производственный центр автоматики и приборостроения имени академика Н.А. Пилюгина" (ФГУП "НПЦАП") Reconfigurable majority device
RU2789728C1 (en) * 2022-03-18 2023-02-07 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1096637A1 (en) * 1983-03-30 1984-06-07 Предприятие П/Я А-3500 Polyfunctional logic module
US5382950A (en) * 1990-08-14 1995-01-17 Siemens Aktiengesellschaft Device for implementing an interrupt distribution in a multi-computer system
US20030014683A1 (en) * 2001-03-27 2003-01-16 Deas Alexander Roger Receiver with automatic skew compensation
RU52287U1 (en) * 2005-10-10 2006-03-10 Государственное образовательное учреждение высшего профессионального образования "Петербургский государственный университет путей сообщения" MAJORITY ELEMENT "THREE OF FIVE"
RU2294007C1 (en) * 2005-11-03 2007-02-20 Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Logical transformer
RU81019U1 (en) * 2008-10-06 2009-02-27 Государственное образовательное учреждение высшего профессионального образования "Петербургский государственный университет путей сообщения" MAJOR ELEMENT
RU81016U1 (en) * 2008-10-06 2009-02-27 Государственное образовательное учреждение высшего профессионального образования "Петербургский государственный университет путей сообщения" MAJOR ELEMENT
RU2580801C1 (en) * 2015-03-17 2016-04-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Majority module

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1096637A1 (en) * 1983-03-30 1984-06-07 Предприятие П/Я А-3500 Polyfunctional logic module
US5382950A (en) * 1990-08-14 1995-01-17 Siemens Aktiengesellschaft Device for implementing an interrupt distribution in a multi-computer system
US20030014683A1 (en) * 2001-03-27 2003-01-16 Deas Alexander Roger Receiver with automatic skew compensation
RU52287U1 (en) * 2005-10-10 2006-03-10 Государственное образовательное учреждение высшего профессионального образования "Петербургский государственный университет путей сообщения" MAJORITY ELEMENT "THREE OF FIVE"
RU2294007C1 (en) * 2005-11-03 2007-02-20 Государственное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Logical transformer
RU81019U1 (en) * 2008-10-06 2009-02-27 Государственное образовательное учреждение высшего профессионального образования "Петербургский государственный университет путей сообщения" MAJOR ELEMENT
RU81016U1 (en) * 2008-10-06 2009-02-27 Государственное образовательное учреждение высшего профессионального образования "Петербургский государственный университет путей сообщения" MAJOR ELEMENT
RU2580801C1 (en) * 2015-03-17 2016-04-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Ульяновский государственный технический университет" Majority module

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2759700C1 (en) * 2020-12-30 2021-11-17 Федеральное государственное унитарное предприятие "Научно-производственный центр автоматики и приборостроения имени академика Н.А. Пилюгина" (ФГУП "НПЦАП") Reconfigurable majority device
RU2789728C1 (en) * 2022-03-18 2023-02-07 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Majority module

Similar Documents

Publication Publication Date Title
RU2618899C1 (en) Majoritary module
RU2701461C1 (en) Majority module
RU2628117C1 (en) Majority module "three of five"
RU2700554C1 (en) Majority module
RU2647639C1 (en) Logic converter
RU2286594C1 (en) Logic module
RU2626346C1 (en) Multifunctional majoritary module
RU2610678C1 (en) Universal logic module
RU2621281C1 (en) Logic converter
RU2417404C1 (en) Logic converter
RU2622841C1 (en) Device for selecting extreme number of two binary numbers
RU2703675C1 (en) Logic converter
RU2580799C1 (en) Logic transducer
RU2697727C2 (en) Majority module
RU2616890C1 (en) Symmetrical boolean function generator
RU2641454C2 (en) Logic converter
RU2700553C1 (en) Majority module
RU2610246C1 (en) Universal majority module
RU2676888C1 (en) Logical module
RU2609743C1 (en) Logic module
RU2634229C1 (en) Logical converter
RU2629452C1 (en) Logic converter
RU2714216C1 (en) Threshold module
RU2610676C1 (en) Majoritarian module for systems with reconfiguration
RU2602331C1 (en) Logic transducer

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20180519