RU2565528C1 - Counter - Google Patents
Counter Download PDFInfo
- Publication number
- RU2565528C1 RU2565528C1 RU2014126290/08A RU2014126290A RU2565528C1 RU 2565528 C1 RU2565528 C1 RU 2565528C1 RU 2014126290/08 A RU2014126290/08 A RU 2014126290/08A RU 2014126290 A RU2014126290 A RU 2014126290A RU 2565528 C1 RU2565528 C1 RU 2565528C1
- Authority
- RU
- Russia
- Prior art keywords
- counter
- input
- output
- pulse
- inlet
- Prior art date
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
Description
Предлагаемое изобретение относится к области электронной техники и может быть использовано при создании различных устройств контроля и управления, например для формирования шины адреса в многоканальных устройствах.The present invention relates to the field of electronic technology and can be used to create various monitoring and control devices, for example, to form an address bus in multi-channel devices.
Известен резервированный счетчик импульсов, см., например, описанный в [1], содержащий m каналов, а в каждом канале n-разрядный счетчик, каждый разряд которого включает триггер, два элемента И, кроме этого, каждый канал содержит генератор импульсов и последовательно соединенные (n+1)-й мажоритарный элемент и элемент задержки.A redundant pulse counter is known, see, for example, described in [1], containing m channels, and in each channel an n-bit counter, each bit of which includes a trigger, two elements And, in addition, each channel contains a pulse generator and connected in series (n + 1) -th majority element and delay element.
Недостаток этого резервированного счетчика импульсов состоит в том, что он при счете последовательно проходит все состояния и не может пропускать некоторые запрещенные в данный момент состояния.The disadvantage of this redundant pulse counter is that when it is being counted, it goes through all the states sequentially and cannot miss some of the currently prohibited states.
Наиболее близким техническим решением к предлагаемому является резервированный счетчик [2], содержащий первый элемент ИЛИ, счетчик, первый, второй … n-й элементы И, при этом счетный вход резервированного счетчика соединен с первым входом (n+1)-го элемента И, выход (n+2)-го элемента И является выходом готовности резервированного счетчика.The closest technical solution to the proposed one is a redundant counter [2], containing the first OR element, counter, first, second ... n-th elements AND, while the counting input of the redundant counter is connected to the first input of the (n + 1) -th element And, the output of the (n + 2) th AND element is the readiness output of the redundant counter.
Резервированный счетчик позволяет проводить деление частоты входных импульсов на произвольное число N. Однако он также последовательно проходит все состояния и не может пропускать запрещенные в данный момент состояния.The redundant counter allows dividing the frequency of the input pulses by an arbitrary number N. However, it also consecutively passes through all the states and cannot miss the states that are currently prohibited.
Задачей изобретения является расширение функциональных возможностей за счет обеспечения возможности блокировки запрещенных состояний счетчика, нахождение в которых, с целью контроля или управления в устройствах потребителях, недопустимо и, как следствие, уменьшение времени контроля или управления.The objective of the invention is to expand the functionality by providing the ability to block the prohibited states of the counter, the presence of which, for the purpose of control or management in consumer devices, is unacceptable and, as a result, reducing the time of monitoring or control.
Эта задача достигается тем, что в счетчик, содержащий первый элемент ИЛИ, суммирующий счетчик, элементы И с первого по (n+2)-й, счетный вход счетчика соединен с первым входом (n+1)-го элемента И, выход (n+2)-го элемента И является выходом готовности счетчика, дополнительно введены первый и второй формирователи импульсов, дешифратор, второй элемент ИЛИ, входы управления счетчика и генератор импульсов, при этом выходы суммирующего счетчика являются выходной шиной счетчика и соединены с входами дешифратора, выходы которого соединены со вторыми входами с первого по n-й элементов И, соответственно, первые входы которых являются входами управления счетчика, а выходы с первого по n-й элементов И, соответственно, соединены с входами второго элемента ИЛИ, выход которого соединен с инверсным входом (n+1)-го элемента И и первым входом (n+2)-го элемента И, выход генератора импульсов соединен со вторым входом (n+1)-го элемента И, выход которого соединен со вторым входом первого элемента ИЛИ, а выход последнего - с С-входом суммирующего счетчика, счетный вход счетчика соединен через первый формирователь импульсов с первым входом первого элемента ИЛИ и через второй формирователь импульсов - со вторым входом (n+2)-го элемента И.This task is achieved by the fact that in the counter containing the first OR element, summing the counter, AND elements from the first to the (n + 2) th, the counting input of the counter is connected to the first input of the (n + 1) th AND element, the output (n The +2) th element AND is the counter ready output, the first and second pulse shapers, a decoder, a second OR element, counter control inputs and a pulse generator are additionally introduced, while the outputs of the totalizing counter are the counter output bus and connected to the decoder inputs, the outputs of which connected to second input from the first to the nth elements AND, respectively, the first inputs of which are the counter control inputs, and the outputs from the first to the nth elements AND, respectively, are connected to the inputs of the second OR element, the output of which is connected to the inverse input (n + 1 ) -th element And and the first input of the (n + 2) -th element And, the output of the pulse generator is connected to the second input of the (n + 1) -th element And, the output of which is connected to the second input of the first OR element, and the output of the last one with With the input of the totalizing counter, the counter input of the counter is connected through the first driver and pulses with the first input of the first OR element and through the second pulse shaper - with the second input of the (n + 2) -th element I.
На фиг. 1 приведена функциональная схема счетчика, где 1 - счетный вход счетчика, 2 - первый формирователь импульсов, 3 - первый элемент ИЛИ, 4 - суммирующий счетчик, 5 - выходная шина счетчика, 6 - дешифратор, 7 - входы управления счетчика, 8 - первый элемент И, 9 - n-й элемент И, 10 - второй элемент ИЛИ, 11 - генератор импульсов, 12 - (n+1)-й элемент И, 13 - второй формирователь импульсов, 14 - (n+2)-й элемент И, 15 - выход готовности счетчика.In FIG. 1 is a functional diagram of the counter, where 1 is the counter input of the counter, 2 is the first pulse shaper, 3 is the first OR element, 4 is the totalizing counter, 5 is the counter output bus, 6 is the decoder, 7 is the counter control inputs, 8 is the first element And, 9 - the n-th element of And, 10 - the second element of OR, 11 - the pulse generator, 12 - (n + 1) -th element of And, 13 - the second pulse generator, 14 - (n + 2) -th element of And , 15 - counter readiness output.
В счетчике выход (n+2)-го элемента И14 является выходом готовности счетчика 15, счетный вход счетчика 1 соединен с первым входом (n+1)-го элемента И12. Выходы суммирующего счетчика 4 являются выходной шиной счетчика 5 и соединены с входами дешифратора 6, выходы которого соединены со вторыми входами с первого 8 по n-й 9 элементов И, соответственно. Первые входы с первого 8 по n-й 9 элементов И, соответственно, являются входами управления счетчика 7, а их выходы соединены с входами второго элемента ИЛИ 10. Выход второго элемента ИЛИ 10 соединен с инверсным входом (n+1)-го элемента И12 и первым входом (n+2)-го элемента И14. Выход генератора импульсов 11 соединен со вторым входом (n+1)-го элемента И12, выход которого соединен со вторым входом первого элемента ИЛИ 3, а выход последнего - с С-входом суммирующего счетчика 4. Счетный вход счетчика 1 соединен через первый формирователь импульсов 2 с первым входом первого элемента ИЛИ 3 и через второй формирователь импульсов 13 - со вторым входом (n+2)-го элемента И14.In the counter, the output of the (n + 2) th I14 element is the readiness output of the counter 15, the counting input of the counter 1 is connected to the first input of the (n + 1) th I12 element. The outputs of the totalizing counter 4 are the output bus of the counter 5 and are connected to the inputs of the decoder 6, the outputs of which are connected to the second inputs from the first 8 to the n-th 9th elements And, respectively. The first inputs from the first 8 to the n-th 9 elements AND, respectively, are the control inputs of the counter 7, and their outputs are connected to the inputs of the second element OR 10. The output of the second element OR 10 is connected to the inverse input of the (n + 1) -th element And 12 and the first input of the (n + 2) th element of And14. The output of the pulse generator 11 is connected to the second input of the (n + 1) -th element I12, the output of which is connected to the second input of the first element OR 3, and the output of the latter is connected to the C-input of the totalizing counter 4. The counting input of the counter 1 is connected through the first pulse shaper 2 with the first input of the first element OR 3 and through the second pulse shaper 13 - with the second input of the (n + 2) th element And14.
Первый формирователь импульсов 2 - одновибратор, формирующий импульс длительностью Т1 по перепаду сигнала на его входе из низкого уровня в высокий. Суммирующий счетчик 4 увеличивает свое состояние на единицу по каждому импульсу на его С-входе. У дешифратора 6 на одном выходе, соответствующем поданному на его вход коду, высокий уровень, на всех остальных выходах низкий уровень. Генератор импульсов 11 формирует импульсы на своем выходе с периодом следования t. При этом должно выполняться условие: The first pulse shaper 2 is a one-shot, forming a pulse of duration T1 by the signal difference at its input from a low level to a high one. Summing counter 4 increases its state by one for each pulse at its C-input. The decoder 6 has a high level at one output corresponding to the code supplied to its input, and a low level at all other outputs. The pulse generator 11 generates pulses at its output with a repetition period t. In this case, the condition must be met:
где m - количество возможных состояний суммирующего счетчика 4, Т2 - длительность импульсов на счетном входе счетчика 1. Второй формирователь импульсов 13 - одновибратор, формирующий импульс по перепаду сигнала на его входе из высокого уровня в низкий.where m is the number of possible states of the totalizing counter 4, T2 is the duration of the pulses at the counting input of the counter 1. The second pulse shaper 13 is a one-shot, generating a pulse by the difference of the signal at its input from a high level to a low one.
Счетчик имеет n (n≤m) состояний и работает следующим образом. Пусть все n состояний разрешены - на все входы управления 7 подан высокий разрешающий уровень и пусть (для определенности) счетчик находится в состоянии K - на выходной шине счетчика 5 код, соответствующий состоянию K, который воспринимается дешифратором 6 так, что на его выходе k высокий логический уровень. Импульс, поступивший на счетный вход счетчика 1, поступит на вход первого формирователя импульсов 2, а сформированный последним импульс - на С-вход суммирующего счетчика 4 и увеличит его состояние на единицу. В результате на выходной шине счетчика 5 будет код (K+1), на (k+1)-ом выходе дешифратора 6 - высокий логический уровень, который поступит на второй вход (k+1)-го элемента И, на первом входе которого разрешающий высокий уровень. В результате высокий разрешающий уровень с выхода (k+1)-го элемента И через второй элемент ИЛИ 10 поступит на инверсный вход (n+1)-го элемента И12 и на первый вход (n+2)-го элемента И14. Это не позволит (n+1)-му элементу И12 пропускать импульсы с выхода генератора импульсов 11 на второй вход первого элемента ИЛИ 3 и, соответственно, на С-вход суммирующего счетчика 4 и разрешит прохождение импульсов, поступающих на второй вход (n+2)-го элемента И14, на выход готовности счетчика 15. После окончания импульса, поступившего на счетный вход счетчика 1, второй формирователь импульсов 13 сформирует импульс, который поступит на выход готовности счетчика 15, что означает - счетчик перешел к очередному разрешенному состоянию.The counter has n (n≤m) states and works as follows. Suppose that all n states are allowed — a high resolution level is applied to all control inputs 7 and (for definiteness) the counter is in state K — on the output bus of counter 5 is a code corresponding to state K, which is received by decoder 6 so that k is high at its output logical level. The pulse received at the counting input of counter 1 will go to the input of the first pulse shaper 2, and the last pulse generated will go to the C-input of the totalizing counter 4 and increase its state by one. As a result, on the output bus of counter 5 there will be a code (K + 1), on the (k + 1) -th output of decoder 6 - a high logic level, which will go to the second input of the (k + 1) -th element And, at the first input of which high resolution. As a result, a high resolution level from the output of the (k + 1) th AND element through the second OR element 10 will go to the inverse input of the (n + 1) th I12 element and to the first input of the (n + 2) th I14 element. This will not allow the (n + 1) th I12 element to pass pulses from the output of the pulse generator 11 to the second input of the first OR 3 element and, accordingly, to the C-input of the totalizing counter 4 and will allow the passage of pulses arriving at the second input (n + 2 ) -th element I14, to the output of the readiness of the counter 15. After the end of the pulse received at the counting input of the counter 1, the second pulse shaper 13 will generate a pulse that will arrive at the output of the readiness of the counter 15, which means that the counter has switched to the next allowed state.
Пусть счетчик находится в состоянии K, а состояния (K+1) и (K+2) запрещены - на входах (k+1)-ом и (k+2)-ом управления 7 находится низкий запрещающий уровень. Импульс, поступивший на счетный вход счетчика 1, поступит на С-вход суммирующего счетчика 4 и увеличит его состояние на единицу. В результате на выходной шине счетчика 5 будет код (K+1), на (k+1)-ом выходе дешифратора 6 высокий логический уровень, который поступит на второй вход (k+1)-го элемента И, на первом входе которого низкий запрещающий уровень. В результате на выходе (k+1)-го элемента И и, соответственно, на выходе второго элемента ИЛИ 10 будет низкий уровень, который поступит на инверсный вход (n+1)-го элемента И12. Это позволит ему (на его первом входе присутствует высокий уровень) пропустить импульс с выхода генератора импульсов 11 на второй вход первого элемента ИЛИ 3 и, соответственно, на С-вход суммирующего счетчика 4. В результате на выходной шине счетчика 5 будет код (K+2), на (k+2)-ом выходе дешифратора 6 высокий логический уровень, который также не попадет на (k+2)-й вход второго элемента ИЛИ 10. В результате на выходе второго элемента ИЛИ 10 будет низкий уровень, который позволит (n+1)-му элементу И12 пропустить еще один импульс с выхода генератора импульсов 11 на С-вход суммирующего счетчика 4. Let the counter be in the state K, and the states (K + 1) and (K + 2) are forbidden - at the inputs of the (k + 1) th and (k + 2) th controls 7 there is a low inhibitory level. The pulse received at the counting input of the counter 1 will go to the C-input of the summing counter 4 and increase its state by one. As a result, on the output bus of counter 5 there will be a code (K + 1), at the (k + 1) -th output of decoder 6 there is a high logic level that will go to the second input of the (k + 1) -th element And, at the first input of which is low prohibiting level. As a result, at the output of the (k + 1) th element AND and, accordingly, at the output of the second element OR 10, there will be a low level that will go to the inverse input of the (n + 1) th element And12. This will allow him (at his first input there is a high level) to skip a pulse from the output of the pulse generator 11 to the second input of the first element OR 3 and, accordingly, to the C-input of the totalizing counter 4. As a result, the code will be on the output bus of the counter 5 (K + 2), at the (k + 2) -th output of the decoder 6 is a high logic level, which also will not fall on the (k + 2) -th input of the second element OR 10. As a result, the output of the second element OR 10 will be a low level that will allow to the (n + 1) th element of I12, skip another pulse from the output of the pulse generator 11 to the C-input of the totalizing counter 4.
В результате на выходной шине счетчика 5 появится код (K+3), на (k+3)-ом выходе дешифратора 6 - высокий логический уровень, который пройдет через второй вход (k+3)-го элемента И и через второй элемент ИЛИ 10 на инверсный вход (n+1)-го элемента И12. Импульсы с выхода генератора импульсов 11 не смогут поступать на С-вход суммирующего счетчика 4. После окончания импульса, поступившего на счетный вход счетчика 1, второй формирователь импульсов 13 сформирует импульс, который поступит на выход готовности счетчика 15. Таким образом по одному импульсу на счетном входе счетчика 1 счетчик перейдет из состояния K в состояние (K+3), минуя два запрещенных состояния.As a result, the code (K + 3) code appears on the output bus of counter 5, and the high logic level passes through the second input of the (k + 3) th AND element and through the second OR element at the (k + 3) -th output of decoder 6 10 to the inverse input of the (n + 1) -th element And12. The pulses from the output of the pulse generator 11 will not be able to enter the C-input of the totalizing counter 4. After the pulse received at the counting input of the counter 1, the second pulse shaper 13 will generate a pulse that will go to the output of the readiness of the counter 15. Thus, one pulse per counting at the input of counter 1, the counter will switch from state K to state (K + 3), bypassing two forbidden states.
Как видно, выполнение соотношения (1) необходимо для того, чтобы за время действия входного импульса, поступившего на счетный вход счетчика 1, можно было успеть последовательно перебрать все состояния суммирующего счетчика 4.As can be seen, the fulfillment of relation (1) is necessary so that during the action of the input pulse received at the counting input of counter 1, it is possible to have time to sort through all the states of the summing counter 4 in sequence.
Эффект от использования предлагаемого счетчика в том, что он обладает расширенными функциональными возможностями - по очередному счетному импульсу на своем счетном входе он пропускает запрещенные состояния, переходя к очередному разрешенному состоянию. Такой счетчик может быть применен при создании различных устройств контроля, в которых проводится опрос датчиков (или управление) и т.д. Например, при формировании шины адреса в многоканальных устройствах. Предлагаемый счетчик последовательно принимает только разрешенные состояния, выставляя адреса, соответствующие включенному в настоящее время оборудованию, и пропускает состояния, соответствующие выключенному оборудованию. Это позволяет экономить время, не тратя его на контроль выключенного оборудования, и как следствие, уменьшить время реакции на изменение состояния включенного (контролируемого) оборудования, т.о. опрос включенных устройств будет проходить чаще, т.е. устройства с предлагаемым счетчиком будут иметь более высокое быстродействие.The effect of using the proposed counter is that it has advanced functionality - it passes the forbidden states at the next counting pulse at its counting input, passing to the next allowed state. Such a counter can be used to create various monitoring devices in which sensors are polled (or controlled), etc. For example, when forming the address bus in multichannel devices. The proposed counter sequentially accepts only allowed states, setting addresses corresponding to the currently turned on equipment, and skips the states corresponding to the turned off equipment. This allows you to save time without wasting it on control of the turned off equipment, and as a result, reduce the response time to a change in the state of the turned on (controlled) equipment, i.e. polling of switched on devices will take place more often, i.e. devices with the proposed counter will have higher performance.
Данную логику счета можно реализовать с использованием вычислительных устройств, например на микроконтроллере, однако это потребует гораздо больших аппаратных затрат по сравнению с предлагаемым решением. Это позволяет говорить об упрощении, повышении надежности и снижении стоимости электронных устройств, использующих предлагаемый счетчик.This logic of the account can be implemented using computing devices, for example on a microcontroller, however, this will require much greater hardware costs compared to the proposed solution. This allows us to talk about simplifying, improving reliability and reducing the cost of electronic devices using the proposed counter.
Предлагаемая совокупность признаков в рассмотренных автором решениях не встречалась для решения поставленной задачи и не следует явным образом из уровня техники, что позволяет сделать вывод о соответствии технического решения критериям "новизна" и "изобретательский уровень". В качестве элементов для реализации устройства можно использовать программируемые логические матрицы или логические элементы цифровых микросхем.The proposed set of features in the solutions considered by the author was not found to solve the problem and does not follow explicitly from the prior art, which allows us to conclude that the technical solution meets the criteria of "novelty" and "inventive step". As elements for the implementation of the device, you can use programmable logic arrays or logic elements of digital microcircuits.
ЛитератураLiterature
1. Патент Российской Федерации №2122282, кл. Н03K 21/40, G06F 11/18 от 13.05.97. Резервированный счетчик импульсов.1. Patent of the Russian Federation No. 2122282, cl. H03K 21/40, G06F 11/18 dated 05/13/97. Redundant pulse counter.
2. Патент Российской Федерации №2264690, кл. Н03K 21/40, Н03K 21/10, Н03K 23/50 от 24.07.2006. Резервированный счетчик.2. Patent of the Russian Federation No. 2264690, cl. Н03K 21/40, Н03K 21/10, Н03K 23/50 dated 07.24.2006. Reserved counter.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2014126290/08A RU2565528C1 (en) | 2014-06-27 | 2014-06-27 | Counter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2014126290/08A RU2565528C1 (en) | 2014-06-27 | 2014-06-27 | Counter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2565528C1 true RU2565528C1 (en) | 2015-10-20 |
Family
ID=54327230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2014126290/08A RU2565528C1 (en) | 2014-06-27 | 2014-06-27 | Counter |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2565528C1 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4139819A (en) * | 1977-12-01 | 1979-02-13 | Worley Eugene R | Multifunction frequency counter |
| SU1427067A1 (en) * | 1986-09-22 | 1988-09-30 | Научно-Производственное Объединение По Созданию И Выпуску Средств По Автоматизации Горных Машин Автоматгормаш | Selector of pulse trains of commands for mine machines |
| SU1385989A1 (en) * | 1986-07-28 | 1995-01-27 | А.Л. Казимиров | Counting unit storing information when power supply is interrupted |
| RU2264690C2 (en) * | 2003-12-02 | 2005-11-20 | Открытое акционерное общество "Ракетно-космическая корпорация "Энергия" им. С.П. Королева" | Reserved counter |
-
2014
- 2014-06-27 RU RU2014126290/08A patent/RU2565528C1/en not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4139819A (en) * | 1977-12-01 | 1979-02-13 | Worley Eugene R | Multifunction frequency counter |
| SU1385989A1 (en) * | 1986-07-28 | 1995-01-27 | А.Л. Казимиров | Counting unit storing information when power supply is interrupted |
| SU1427067A1 (en) * | 1986-09-22 | 1988-09-30 | Научно-Производственное Объединение По Созданию И Выпуску Средств По Автоматизации Горных Машин Автоматгормаш | Selector of pulse trains of commands for mine machines |
| RU2264690C2 (en) * | 2003-12-02 | 2005-11-20 | Открытое акционерное общество "Ракетно-космическая корпорация "Энергия" им. С.П. Королева" | Reserved counter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2565528C1 (en) | Counter | |
| RU2656543C1 (en) | Device for solving the task of selection of technical means | |
| RU2626329C1 (en) | Comparator of binary numbers | |
| RU2626347C1 (en) | Majoritary module for fault-tolerant systems | |
| RU2419200C1 (en) | Pulse counter | |
| RU2538279C1 (en) | Composite barker signal generator | |
| RU2595958C1 (en) | Logical computing machine | |
| RU2252450C2 (en) | Parallel sign correlation meter | |
| RU2682802C1 (en) | Control device | |
| RU2665305C1 (en) | Device for solving problem of work allocation for executors | |
| RU2469471C1 (en) | Pulse selector | |
| US9354611B2 (en) | Event driven signal converters | |
| RU2498384C1 (en) | Wide-range vernier recirculating converter of time intervals to digital code | |
| RU2707380C1 (en) | Vernier high-speed response time-code recirculation converter | |
| RU147514U1 (en) | DEVICE FOR OPERATIONAL COMPRESSION OF VIDEO SIGNAL OF RGB MODEL | |
| RU2628890C1 (en) | Device for majoritary selection of signals | |
| RU169671U1 (en) | Variable Division Frequency Divider | |
| RU2664021C1 (en) | Device for choosing optimal solutions by main criteria method | |
| RU143863U1 (en) | MULTI-PORT RAM ARBITER | |
| RU169308U1 (en) | Device for operative restoration of video signal of RGB-model | |
| SU369565A1 (en) | DEVICE FOR CALCULATION OF FUNCTION y = e ^ | |
| SU513364A1 (en) | Time-pulse computing device | |
| SU1580537A2 (en) | Pulse random flow generator | |
| SU538484A1 (en) | Information pulse selector | |
| SU894873A1 (en) | Device for monitoring pulse train |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20180628 |