RU2517424C1 - Frequency synthesiser with switched frequency reduction channels - Google Patents

Frequency synthesiser with switched frequency reduction channels Download PDF

Info

Publication number
RU2517424C1
RU2517424C1 RU2013104852/08A RU2013104852A RU2517424C1 RU 2517424 C1 RU2517424 C1 RU 2517424C1 RU 2013104852/08 A RU2013104852/08 A RU 2013104852/08A RU 2013104852 A RU2013104852 A RU 2013104852A RU 2517424 C1 RU2517424 C1 RU 2517424C1
Authority
RU
Russia
Prior art keywords
frequency
output
input
signal
foc
Prior art date
Application number
RU2013104852/08A
Other languages
Russian (ru)
Inventor
Николай Михайлович Тихомиров
Игорь Александрович Марков
Станислав Константинович Романов
Дмитрий Николаевич Рахманин
Александр Владимирович Гречишкин
Original Assignee
Открытое акционерное общество "Концерн "Созвездие"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Открытое акционерное общество "Концерн "Созвездие" filed Critical Открытое акционерное общество "Концерн "Созвездие"
Priority to RU2013104852/08A priority Critical patent/RU2517424C1/en
Application granted granted Critical
Publication of RU2517424C1 publication Critical patent/RU2517424C1/en

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

FIELD: radio engineering, communication.
SUBSTANCE: device includes two frequency-phase detectors (1 and 9), two low-pass filters (2 and 10), a voltage-controlled generator (3), a power splitter (4), a frequency divider (5), a low-frequency switch (6), a mixer (7), a reference frequency generator (8) and a control unit (12).
EFFECT: reduced level of phase noise in the output signal, frequency tuning time and level of parasitic spectral components.
3 dwg

Description

Изобретение относится к радиотехнике и может быть использовано для формирования сетки стабильных частот с равномерным шагом в приемных устройствах с повышенной помехозащищенностью, а также в приемопередающих устройствах с быстрой перестройкой рабочих частот.The invention relates to radio engineering and can be used to form a grid of stable frequencies with a uniform pitch in receiving devices with increased noise immunity, as well as in transceiving devices with fast tuning of operating frequencies.

В современной связной аппаратуре в качестве переносчиков спектра и гетеродинов используются прецизионные быстродействующие синтезаторы частот. Требования, предъявляемые к синтезаторам, содержат: диапазон рабочих частот, шаг перестройки по частоте, время перестройки по частоте, уровень фазовых шумов выходного сигнала, уровень паразитных спектральных составляющих. Существует множество вариантов построения синтезаторов частот, среди них: синтезатор пассивного синтеза [1], цифровой вычислительный синтезатор (или Direct Digital Synthesizer - DDS), синтезатор с импульсно-фазовой автоподстройкой частоты (ИФАПЧ) с делителем в цепи обратной связи [2], а также различные их комбинации (патенты СА 2442721, US 7579916, US 7250823). Синтезаторы пассивного синтеза обеспечивают требуемый уровень фазовых шумов выходного сигнала, но не могут обеспечить шаг перестройки по частоте, а также диапазон рабочих частот. Цифровые вычислительные синтезаторы обеспечивают требования по времени перестройки по частоте, а также уровень фазовых шумов выходного сигнала, но в выходном сигнале такого синтезатора высокий уровень паразитных спектральных составляющих, а диапазон рабочих частот ограничен. В синтезаторах частот с ИФАПЧ достигается требуемый диапазон рабочих частот и шаг перестройки по частоте, но необходимое время перестройки по частоте в сочетании с необходимым уровнем фазовых шумов выходного сигнала не выполняется.In modern communication equipment, precision high-speed frequency synthesizers are used as spectrum carriers and local oscillators. The requirements for synthesizers include: a range of operating frequencies, a frequency tuning step, a frequency tuning time, a phase noise level of the output signal, a level of spurious spectral components. There are many options for constructing frequency synthesizers, among them: a passive synthesis synthesizer [1], a digital computational synthesizer (or Direct Digital Synthesizer - DDS), a phase-locked loop synthesizer (IFAP) with a divider in the feedback circuit [2], and also various combinations thereof (patents CA 2442721, US 7579916, US 7250823). Passive synthesis synthesizers provide the required level of phase noise of the output signal, but cannot provide a frequency tuning step, as well as a range of operating frequencies. Digital computing synthesizers provide frequency tuning requirements as well as phase noise level of the output signal, but the output signal of such a synthesizer has a high level of spurious spectral components and the operating frequency range is limited. In frequency synthesizers with IFAPH, the required operating frequency range and frequency tuning step are achieved, but the necessary frequency tuning step in combination with the necessary phase noise level of the output signal is not performed.

Для удовлетворения противоречивых требований по уровню фазовых шумов выходного сигнала, времени перестройки по частоте, а также уровню побочных спектральных составляющих выходного сигнала, с сохранением диапазона рабочих частот и шага перестройки по частоте применяют комбинированные синтезаторы частот. Так в [3] описана схема построения такого синтезатора частот, в состав которого входит генератор с резонатором из сферы железо-иттриевого граната. В такой схеме в цепи обратной связи присутствует тракт приведения частоты выходного генератора к частоте сравнения на основе смесителя (или группы смесителей в общем случае), на который подается сигнал с низкими фазовыми шумами. За счет использования такого способа приведения частоты выходного сигнала синтезатора к частоте сравнения в цепи обратной связи, исключается умножение фазовых шумов в полосе пропускания системы фазовой автоподстройки, присущее синтезаторам с ИФАПЧ с делителем в цепи обратной связи.To meet the conflicting requirements for the phase noise level of the output signal, the frequency tuning time, as well as the level of the side spectral components of the output signal, while maintaining the operating frequency range and frequency tuning step, combined frequency synthesizers are used. So in [3], a construction scheme of such a frequency synthesizer is described, which includes a generator with a resonator from the sphere of yttrium iron garnet. In such a scheme, the feedback circuit contains a path for bringing the frequency of the output generator to the comparison frequency based on a mixer (or a group of mixers in the general case), to which a signal with low phase noise is applied. By using this method of reducing the frequency of the output signal of the synthesizer to the comparison frequency in the feedback circuit, the multiplication of phase noise in the passband of the phase-locked loop system inherent to IFAH synthesizers with a divider in the feedback circuit is eliminated.

Наиболее близким по технической сущности к предлагаемому устройству можно считать комбинированный синтезатор частот с коммутируемыми трактами приведения частоты, описанный в патенте 1187701299, принятый за прототип.The closest in technical essence to the proposed device can be considered a combined frequency synthesizer with switched frequency reduction paths described in patent 1187701299, adopted as a prototype.

Укрупненная функциональная схема устройства-прототипа представлена на фиг.1, на которой группа смесителей заменена одним смесителем без нарушения функциональности.An enlarged functional diagram of the prototype device is presented in figure 1, in which the group of mixers is replaced by one mixer without compromising functionality.

На фиг.1 введены следующие обозначения:Figure 1 introduced the following notation:

1 - частотно-фазовый детектор (ЧФД);1 - frequency-phase detector (ChFD);

2 - фильтр нижних частот (ФНЧ);2 - low-pass filter (low-pass filter);

3 - генератор, управляемый напряжением (ГУН);3 - voltage controlled oscillator (VCO);

4 - расщепитель мощности (РМ);4 - power splitter (PM);

5 - делитель частоты (ДЧ);5 - frequency divider (DC);

7 - смеситель;7 - mixer;

8 - формирователь опорных частот (ФОЧ);8 - reference frequency driver (FOC);

11 - высокочастотный коммутатор (ВК).11 - high-frequency switch (VK).

Устройство-прототип содержит последовательно соединенные частотно-фазовый детектор (ЧФД) 1, фильтр нижних частот (ФНЧ) 2, генератор, управляемый напряжением (ГУН) 3, и расщепитель мощности (РМ) 4, первый выход которого является выходом устройства; второй выход РМ 4 через делитель частоты (ДЧ) 5 соединен с первым входом высокочастотного коммутатора (ВК) 11, третий выход РМ 4 соединен с первым входом смесителя 7, второй вход которого соединен с первым выходом формирователя опорных частот (ФОЧ) 8, а выход смесителя 7 соединен со вторым входом ВК 11, выход которого соединен со вторым входом ЧФД 1, на первый вход которого подается сигнал со второго выхода формирователя опорных частот (ФОЧ) 8, вход которого соединен с опорным генератором (ОГ).The prototype device contains a series-connected frequency-phase detector (ChFD) 1, a low-pass filter (LPF) 2, a voltage-controlled oscillator (VCO) 3, and a power splitter (PM) 4, the first output of which is the output of the device; the second output of PM 4 through a frequency divider (DC) 5 is connected to the first input of the high-frequency switch (VK) 11, the third output of PM 4 is connected to the first input of the mixer 7, the second input of which is connected to the first output of the reference frequency driver (FOC) 8, and the output mixer 7 is connected to the second input of BK 11, the output of which is connected to the second input of the PSD 1, the first input of which is fed a signal from the second output of the reference frequency driver (FOC) 8, the input of which is connected to the reference generator (OG).

Устройство-прототип работает следующим образом.The prototype device operates as follows.

Сигнал ОГ подается на вход ФОЧ 8, в котором формируются (например, с помощью набора умножителей и делителей частоты) на обоих выходах сигналы с необходимыми частотами. Со второго выхода ФОЧ 8 сигнал с частотой fог подается на первый вход ЧФД 1, на второй вход которого через блоки ВК 11, ДЧ 5 и РМ 4 поступает сигнал ГУН 3. В блоке ДЧ 5 частота fвых выходного сигнала ГУН 3 делится в N раз с целью приведения ее значения к частоте ОГ fог. Сигнал ошибки с выхода ЧФД 1 через ФНЧ 2 подается на управляющий вход ГУН 3, частота выходного сигнала которого fвых меняется до тех пор, пока, поделенная в N раз (N в общем случае может быть как целое, так и дробное) в блоке ДЧ 5, она не будет равной частоте сигнала ОГ fог. В этом случае, выходное напряжение на выходе блока ЧФД 1 перестает меняться, а частота выходного сигнала блока ГУН 3 fвых становится равной частоте ОГ fог, умноженной в N раз.The exhaust signal is fed to the input of the FOC 8, in which signals with the necessary frequencies are generated (for example, using a set of multipliers and frequency dividers). FOCH from the second output 8 signal with frequency f og supplied to the first input of the PFD 1, the second input of which through blocks VC 11 PM and 5 PM 4 receives the signal of the VCO 3. In the PM 5 frequency f O of the VCO output signal is divided into 3 N times in order to bring its value to the frequency of the exhaust gas f og . The error signal from the output of the PFD 1 through the low-pass filter 2 is fed to the control input of the VCO 3, the frequency of the output signal of which f o changes until divided by N times (N in the general case can be either integer or fractional) in the RF unit 5, it will not be equal to the frequency of the exhaust signal f og . In this case, the output voltage at the output of the VFD unit 1 ceases to change, and the frequency of the output signal of the VCO unit 3 f ov becomes equal to the exhaust gas frequency f og times N times.

Такое состояние системы фазовой автоподстройки называется синхронизмом [2]. Выходной сигнал ГУН 3 с заданной частотой подается на вход РМ 4, с первого выхода которого подается на внешнюю нагрузку. Таким образом, частота выходного сигнала устройства определяется выражением fвых=N-fог. За счет умножения частоты выходного сигнала ГУН 3 фазовые шумы выходного сигнала устройства в полосе пропускания системы ФАПЧ представляют собой умноженные фазовые шумы опорного сигнала со второго выхода ФОЧ 8 (суммированные с шумами детектора и т.д.) [2], которые определяются фазовыми шумами сигнала опорного генератора. После наступления синхронизма происходит коммутация сигнала на втором входе ЧФД 1, на который через смеситель 7 и РМ 4 подается выходной сигнал ГУН 3. На второй вход смесителя 7 подается выходной сигнал с первого выхода ФОЧ 8, частота этого сигнала выбирается равной fфоч=fвых-fог. В смесителе 7 происходит умножение выходного сигнала ГУН 3 с сигналом первого выхода ФОЧ 8, за счет чего на выходе смесителя 7 формируется сигнал с частотой, равной разнице частот выходного сигнала блока ГУН 3 и блока ФОЧ 8 fвых-fфоч (либо fфoч-fвых, в зависимости от выбранного частотообразования устройства. В дальнейшем для простоты описания будем полагать требуемым выходной сигнал смесителя с частотой fвых-fфон). Так осуществляется приведение частоты выходного сигнала блока ГУН 3 к частоте fог. За счет выполнения равенства fог=fвых-fфоч или fог=fвых-(fвых-fог) исключается умножение частоты ОГ и, следовательно, умножение фазовых шумов выходного сигнала в полосе пропускания системы фазовой автоподстройки, которые в данном случае определяются суммой фазовых шумов опорного сигнала со второго выхода ФОЧ 8 и фазовых шумов выходного сигнала ФОЧ 8. За счет возможности использования ФНЧ 2 с широкой полосой пропускания реализуется требуемое «малое» время перестройки по частоте.This state of the phase-locked loop system is called synchronism [2]. The output signal of the VCO 3 with a given frequency is fed to the input PM 4, from the first output of which is supplied to an external load. Thus, the device output signal frequency is determined by the expression f O = Nf Og. By multiplying the frequency of the output signal of the VCO 3, the phase noise of the output signal of the device in the passband of the PLL system is the multiplied phase noise of the reference signal from the second output of the FOC 8 (summed with the noise of the detector, etc.) [2], which are determined by the phase noise of the signal reference generator. After the occurrence of the synchronism signal switching occurs at the second input of the PFD 1, to which through the mixer 7 and RM 4 is fed the output signal of the VCO 3. The second input of the mixer 7 is supplied the output signal from the first output FOCH 8, this signal frequency is chosen to be f = f O foch -f og . In the mixer 7, the output signal of the VCO 3 is multiplied with the signal of the first output of the VOC 8, due to which the output of the mixer 7 generates a signal with a frequency equal to the difference between the frequencies of the output signal of the VCO 3 unit and the VOC unit 8 f out -f foc (or f foc - f o , depending on the selected frequency generation of the device. For the sake of simplicity of description, hereinafter we will assume the output signal of the mixer with a frequency f o -f background ). So, the frequency of the output signal of the VCO 3 unit is brought to the frequency f og . Due to the equality f og = f out -f foc or f og = f out - (f out -f og ) excludes the frequency of the exhaust gas and, therefore, the multiplication of the phase noise of the output signal in the passband of the phase-locked loop, which in this case are determined by the sum of the phase noise of the reference signal from the second output of the low-pass filter 8 and the phase noise of the output signal of the low-pass filter 8. Due to the possibility of using the low-pass filter 2 with a wide passband, the required “small” frequency tuning time is realized.

Учитывая вышесказанное, недостатком устройства-прототипа является необходимость коммутации полосы пропускания блока ФНЧ 2 ввиду изменения коэффициента умножения К, что в случае больших значений N представляет собой трудноразрешимую проблему.Given the above, the disadvantage of the prototype device is the need for switching the passband of the low-pass filter unit 2 due to a change in the multiplication coefficient K, which, in the case of large values of N, is an intractable problem.

Задача, на решение которой направлено заявляемое изобретение, заключается в снижении уровня фазовых шумов выходного сигнала синтезатора частот, времени перестройки по частоте, а также уровня паразитных спектральных составляющих.The problem to which the invention is directed, is to reduce the level of phase noise of the output signal of the frequency synthesizer, the frequency tuning time, as well as the level of spurious spectral components.

Достигаемый технический результат - объединение в одном устройстве преимуществ синтезаторов частот с широкополосной ИФАПЧ с делителем в цепи обратной связи в части быстродействия, с преимуществами синтезатора частот со смесителем и аналоговым трактом приведения частоты в цепи обратной связи в части уровня фазовых шумов выходного сигнала. При этом реализуется возможность автономной работы синтезатора частот с ИФАПЧ с делителем в случае выхода из строя аналогового тракта приведения частоты.The technical result achieved is the combination in one device of the advantages of frequency synthesizers with a wideband IFAPH with a divider in the feedback circuit in terms of speed, with the advantages of a frequency synthesizer with a mixer and an analog frequency reduction path in the feedback circuit in terms of the phase noise level of the output signal. At the same time, the possibility of autonomous operation of the frequency synthesizer with IFAPCH with a divider in case of failure of the analog frequency reduction path is realized.

Для решения поставленной задачи в синтезатор частот, содержащий последовательно соединенные первый частотно-фазовый детектор (ЧФД1) и первый фильтр нижних частот (ФНЧ1); последовательно соединенные генератор, управляемый напряжением (ГУН), и расщепитель мощности (РМ), первый выход которого является выходом устройства; делитель частоты (ДЧ), вход которого соединен со вторым выходом РМ; смеситель, первый вход которого соединен с третьим выходом РМ; формирователь опорных частот (ФОЧ), на вход которого подается сигнал опорного генератора (ОГ), первый выход ФОЧ соединен со вторым входом смесителя, а второй выход ФОЧ соединен с первым входом ЧФД1, согласно изобретению, дополнительно введены низкочастотный коммутатор (НК), блок управления (БУ) и последовательно соединенные второй частотно-фазовый детектор (ЧФД2) и второй фильтр нижних частот (ФНЧ2); при этом выход ДЧ соединен со вторым входом ЧФД1, второй выход которого соединен с одиночным входом БУ, группа входов которого шиной соединена с внешним управляющим устройством, а группа выходов БУ посредством шины управления соединена с группами управляющих входов ФОЧ, ДЧ и НК, первый и второй входы которого соединены соответственно с выходами ФНЧ1 и ФНЧ2, а выход НК соединен с входом ГУН; выход смесителя соединен со вторым входом ЧФД2, первый вход которого соединен с третьим выходом ФОЧ.To solve the problem in a frequency synthesizer, containing a series-connected first frequency-phase detector (ChFD1) and the first low-pass filter (LPF1); a voltage-controlled oscillator (VCO) and a power splitter (PM) connected in series, the first output of which is the output of the device; frequency divider (DC), the input of which is connected to the second output of the PM; a mixer, the first input of which is connected to the third output of the PM; a reference frequency shaper (FOC), to the input of which a reference oscillator (OG) signal is supplied, the first FOC output is connected to the second input of the mixer, and the second FOC output is connected to the first input of BFD1, according to the invention, a low-frequency switch (NK), a control unit are additionally introduced (BU) and a second frequency-phase detector (ChFD2) and a second low-pass filter (LPF2) connected in series; wherein the output of the PM is connected to the second input of BFD1, the second output of which is connected to a single input of the control unit, the group of inputs of which is connected by bus to an external control device, and the group of outputs of the control unit via the control bus is connected to the groups of control inputs of the VF, DF, and NK, the first and second the inputs of which are connected respectively to the outputs of the low-pass filter 1 and low-pass filter 2, and the output of the NK is connected to the input of the VCO; the mixer output is connected to the second input of ChFD2, the first input of which is connected to the third output of the FOC.

Блок-схема заявляемого устройства приведена на фиг.2, где введены следующие обозначения:A block diagram of the inventive device is shown in figure 2, where the following notation is introduced:

1 - первый частотно-фазовый детектор (ЧФД1);1 - the first frequency-phase detector (ChFD1);

2 - первый фильтр нижних частот (ФНЧ1);2 - the first low-pass filter (LPF1);

3 - генератор, управляемый напряжением (ГУН);3 - voltage controlled oscillator (VCO);

4 - расщепитель мощности (РМ);4 - power splitter (PM);

5 - делитель частоты (ДЧ);5 - frequency divider (DC);

6 - низкочастотный коммутатор (НК);6 - low-frequency switch (NK);

7 - смеситель;7 - mixer;

8 - формирователь опорных частот (ФОЧ);8 - reference frequency driver (FOC);

9 - второй частотно-фазовый детектор (ЧФД2);9 - second frequency-phase detector (ChFD2);

10 - второй фильтр нижних частот (ФНЧ2);10 - the second low-pass filter (LPF2);

12 - блок управления;12 - control unit;

13 - шина управления.13 - control bus.

Заявляемое устройство содержит последовательно соединенные первый частотно-фазовый детектор (ЧФД1) 1 и первый фильтр нижних частот (ФНЧ1) 2, выход которого соединен с первым входом низкочастотного коммутатора (НК) 6; последовательно соединенные второй частотно-фазовый детектор (ЧФД2) 9 и второй фильтр нижних частот (ФНЧ2) 10, выход которого соединен со вторым входом НК 6, выход которого через генератор, управляемый напряжением (ГУН) 3, соединен с входом расщепителя мощности (РМ) 4, первый выход которого является выходом устройства, второй выход через делитель частоты (ДЧ) 5 соединен со вторым входом ЧФД1 1, а третий выход РМ 4 соединен с первым входом смесителя 7, выход которого соединен со вторым входом ЧФД2 9, а второй вход - с первым выходом формирователя опорных частот (ФОЧ) 8. Кроме того, устройство содержит блок управления (БУ) 12, группа выходов которого соединена посредством шины управления (ШУ) 13 с группами управляющих входов НК 6, ДЧ 5 и ФОЧ 8, на одиночный вход которого поступает сигнал от опорного генератора (ОГ). При этом, группа входов БУ 12 соединена посредством шины (стандартной шины SPI или USB) с внешним управляющим устройством (ВУУ), а одиночный вход БУ 12 соединен со вторым выходом ЧФД1 1, первый вход которого соединен со вторым выходом ФОЧ 8, третий выход которого соединен с первым входом ЧФД2 9.The inventive device comprises a series-connected first frequency-phase detector (BFD1) 1 and a first low-pass filter (LPF1) 2, the output of which is connected to the first input of the low-frequency switch (NK) 6; connected in series with a second frequency-phase detector (ChFD2) 9 and a second low-pass filter (LPF2) 10, the output of which is connected to the second input of the NK 6, the output of which through a voltage-controlled generator (VCO) 3, is connected to the input of a power splitter (PM) 4, the first output of which is the output of the device, the second output through a frequency divider (DC) 5 is connected to the second input of the PDF1 1, and the third output of PM 4 is connected to the first input of the mixer 7, the output of which is connected to the second input of the PDF2 9, and the second input is with the first output of the support shaper frequency (FOC) 8. In addition, the device contains a control unit (CU) 12, the group of outputs of which is connected via a control bus (CW) 13 with groups of control inputs NK 6, PM 5 and FOC 8, to a single input of which a signal from the reference generator (exhaust). In this case, the group of inputs of the control unit 12 is connected via a bus (standard bus SPI or USB) to an external control device (VUU), and a single input of the control unit 12 is connected to the second output of the BFD1 1, the first input of which is connected to the second output of the FOC 8, the third output of which connected to the first input of ChFD2 9.

БУ 12 может быть реализован на базе микроконтроллера (например, микроконтроллера C8051Fxxx фирмы Silicon Laboratories). Алгоритм функционирования блока 12 представлен на фиг.3.BU 12 can be implemented on the basis of a microcontroller (for example, a microcontroller C8051Fxxx from Silicon Laboratories). The functioning algorithm of block 12 is shown in FIG.

Заявляемое устройство работает следующим образом.The inventive device operates as follows.

В исходном состоянии БУ 12 находится в режиме ожидания команды от ВУУ (блок 12.1 на фиг.3). После поступления в БУ 12 от ВУУ посредством стандартного протокола обмена (например, Serial Peripheral Interface - SPI, либо Universal Serial Bus - USB) команды записи частоты выходного сигнала синтезатора частот, в блоке 12.2 формируется сигнал коммутации, который по ШУ 13 подается в НК 6, который коммутирует выход ФНЧ1 2 с входом ГУН 3. Коммутатором в данном случае может выступать электронный ключ, например микросхема ADG713 Analog Devices, в которой переключение осуществляется логическим сигналом «0» или «1» на соответствующем управляющем выводе. Далее в блоке 12.3 происходит расчет коэффициента деления N согласно соотношению:In the initial state, the control unit 12 is in standby mode commands from the WUU (block 12.1 in figure 3). After receipt of a command to record the frequency of the output signal of the frequency synthesizer in the control unit 12 from the control unit via a standard exchange protocol (for example, Serial Peripheral Interface - SPI or Universal Serial Bus - USB), a switching signal is generated in block 12.2, which is sent to NC 6 via control unit 13 which switches the output of the low-frequency filter 1 2 with the input of the VCO 3. In this case, the switch can be an electronic key, for example, the ADG713 Analog Devices chip, in which switching is performed by a logic signal “0” or “1” on the corresponding control output. Next, in block 12.3, the division coefficient N is calculated according to the ratio:

N = f вых f ог1 ,                                                                                       (1)

Figure 00000001
N = f out f og1 , (one)
Figure 00000001

где fвых - частота выходного сигнала устройства;where f o - the frequency of the output signal of the device;

fог1 - частота сигнала на втором выходе ФОЧ 8.f og1 - the frequency of the signal at the second output of the FOC 8.

Полученное значение N посредством ШУ 13 через блок 12.4 записывается в блок ДЧ 5.The obtained value of N by means of the ШУ 13 through the block 12.4 is recorded in the block PM 5.

На первый вход ЧФД1 1 поступает сигнал со второго выхода ФОЧ 8 (в общем случае, на первый вход ЧФД1 1 может поступать сигнал опорного генератора без преобразования его частоты в ФОЧ 8. Таким образом, здесь и далее для простоты описания будем полагать, что сигнал опорного генератора проходит через ФОЧ 8 с преобразованием частоты в R раз, где R, помимо целых и дробных значений, может принимать значение «1»), а на второй вход ЧФД1 1 через РМ 4 поступает сигнал с выхода ГУН 3, частота которого делится в N раз в блоке ДЧ 5. Сигнал рассогласования частот сигналов, поступающих на первый и второй входы ЧФД1 1, с выхода ЧФД1 1 подается на вход ФНЧ1 2, где выделяется его постоянная составляющая, которая через НК 6 подается на управляющий вход ГУН 3, частота выходного сигнала которого fвых меняется до тех пор, пока, поделенная в N раз (N в общем случае может быть как целое, так и дробное) в блоке ДЧ 5, она не будет равной частоте fог сигнала со второго выхода ФОЧ 8. В этом случае, выходное напряжение на выходе ЧФД1 1 перестает меняться, а частота выходного сигнала ГУН 3 fвых становится равной частоте ОГ1 fог1, умноженной в N раз, т.е. система фазовой автоподстройки входит в состояние синхронизма (блок 12.5). Выходной сигнал ГУН 3 с заданной частотой подается на вход РМ 4, с первого выхода которого подается на внешнюю нагрузку. Таким образом, частота выходного сигнала устройства определяется выражением fвых=N·fог1. Аналогично с устройством-прототипом, фазовые шумы выходного сигнала устройства представляют собой умноженные фазовые шумы сигнала со второго выхода ФОЧ 8, которые определяются шумами опорного генератора.The first input of the BFD1 1 receives a signal from the second output of the FOC 8 (in general, the signal of the reference generator can be transmitted to the first input of the BFD1 1 without converting its frequency to FOC 8. Thus, hereinafter, for simplicity of description, we assume that the signal of the reference the generator passes through FOC 8 with frequency conversion by R times, where R, in addition to integer and fractional values, can take the value “1”), and the signal from the VCO 3 output, the frequency of which is divided by N times in the PM unit 5. Signal frequency mismatch signal in arriving at the first and second inputs CHFD1 1, the output CHFD1 1 is input FNCH1 2, where allocated its dc component, which through NC 6 is fed to the control input of the VCO 3, which is the output frequency f O is changed to until divided into N times (N in the general case may be either integer or fractional) in block 5 PM, it will not be equal to the frequency f og of the signal from the second output FOCH 8. in this case, the output voltage at the output ceases to vary CHFD1 1 and the output frequency f O of the VCO 3 becomes equal to the frequency f oG1 og1 multiplied th N times, ie, the phase-locked loop system enters the state of synchronism (block 12.5). The output signal of the VCO 3 with a given frequency is fed to the input PM 4, from the first output of which is supplied to an external load. Thus, the device output signal frequency is determined by the expression f O = N · f og1. Similarly with the prototype device, the phase noise of the output signal of the device is the multiplied phase noise of the signal from the second output of the FOC 8, which are determined by the noise of the reference generator.

После наступления синхронизма, на втором выходе ЧФД1 1 формируется сигнал синхронизма. Во многих современных микросхемах (например: ADF4158 Analog Devices, HMC704LP4E Hittite и т.д.) существует цифровой выход «LockDetect», показывающий логическим сигналом («0» или «1» в зависимости от микросхемы) наличие синхронизма в синтезаторе частот. После поступления сигнала синхронизма на одиночный вход БУ 12 в блоке 12.6 происходит расчет частот и необходимых для их формирования кодограмм выходных сигналов первого fог2 и третьего fфоч=fвых-fог2 выходов ФОЧ 8 (сигнал на первом выходе ФОЧ 8 может быть сформирован с помощью набора умножителей и делителей частоты, генератора гармоник, цифровых вычислительных синтезаторов и т.д.) и запись необходимых команд посредством ШУ 13 в ФОЧ 8. Затем в блоке 12.7 формируется сигнал коммутации, который по ШУ 13 подается в НК 6, посредством чего сигнал с выхода ФНЧ2 10 поступает на управляющий вход ГУН 3. При этом на первый вход блока ЧФД2 9 поступает сигнал с третьего выхода ФОЧ 8, а на второй вход блока ЧФД2 9 поступает выходной сигнал смесителя 7, в котором происходит приведение частоты выходного сигнала ГУН 3 fвых, поступающего на вход смесителя 7 через блок РМ 4, за счет смешения его с выходным сигналом блока ФОЧ 8 fфоч=fвых-fог2, к частоте сигнала с третьего выхода ФОЧ 8 fог2. Сигнал рассогласования частот, поступающих на оба входа ЧФД2 9 сигналов, подается на вход ФНЧ2, где выделяется его постоянная составляющая, которая подается на управляющий вход ГУН 3. Частота выходного сигнала меняется до тех пор, пока не выполняется равенство fог2= fвых-fфоч или fог2= fвых-(fвых- fог2). После наступления равенства fог2= fвых-fфоч напряжение на выходе ЧФД2 9 перестает меняться, и частота выходного сигнала устройства становится равной fвых= fвых + fфоч.After the onset of synchronism, a synchronism signal is generated at the second output of the BFD1 1. In many modern microcircuits (for example: ADF4158 Analog Devices, HMC704LP4E Hittite, etc.) there is a digital output “LockDetect”, showing a logic signal (“0” or “1” depending on the microcircuit) the presence of synchronism in the frequency synthesizer. After the synchronism signal arrives at the single input of the control unit 12, in block 12.6, the frequencies are calculated and the codograms of the output signals of the first f oc2 and the third f foc = f output -f oc2 of the outputs of the FOC 8 (the signal at the first output of the FOC 8 can be generated with using a set of multipliers and frequency dividers, a harmonic generator, digital computational synthesizers, etc.) and writing the necessary commands through ШУ 13 in ФОЧ 8. Then, in block 12.7, a switching signal is generated, which is supplied through ШУ 13 to НК 6, whereby the signal from exit LPF2 10 is fed to the control input of the VCO 3. At the same time, the signal from the third output of the VFCH 8 is supplied to the first input of the VFD2 block 9, and the output signal of the mixer 7, in which the frequency of the output signal of the VCO 3 f o coming to the input of the mixer 7 through the PM 4 unit, due to mixing it with the output signal of the FOC unit 8 f foc = f out -f oc2 , to the frequency of the signal from the third output of the FOC 8 f oc2 . The mismatch signal of the frequencies supplied to both inputs of the BFD2 9 signals is fed to the input of the low-pass filter 2, where its constant component is extracted, which is fed to the control input of the VCO 3. The frequency of the output signal changes until the equality f og2 = f out -f foc or f og2 = f out - (f out - f og2 ). After the equality f og2 = f out -f foc, the voltage at the output of ChFD2 9 ceases to change, and the frequency of the output signal of the device becomes equal to f out = f out + f foc .

Таким образом, за счет использования двух частотно-фазовых детекторов и, следовательно, за счет выбора высокой частоты fог возможно уменьшить значение коэффициента N, а за счет выбора более низкой частоты fог1 возможно выбрать источник опорного сигнала с более низкими фазовыми шумами выходного сигнала. При этом за счет снижения N упрощается задача коммутации фильтров нижних частот в канале управления системы фазовой автоподстройки.Thus, by using two frequency-phase detectors and, therefore, by choosing a high frequency fg it is possible to reduce the value of the coefficient N, and by choosing a lower frequency fg1 it is possible to choose a reference signal source with lower phase noise of the output signal. Moreover, by reducing N, the task of switching low-pass filters in the control channel of the phase-locked loop system is simplified.

Таким образом, реализация изобретения дает возможность объединения в одном устройстве преимуществ синтезаторов частот с ИФАПЧ с делителем в цепи обратной связи в части быстродействия, с преимуществами синтезатора частот со смесителем и аналоговым трактом приведения частоты в цепи обратной связи в части уровня фазовых шумов выходного сигнала. При этом возможно реализовать автономную работу синтезатора частот с ИФАПЧ с незначительным ухудшением спектральных характеристик в случае выхода из строя аналогового тракта приведения частоты, что повышает надежность и применимость устройства.Thus, the implementation of the invention makes it possible to combine in one device the advantages of frequency synthesizers with IFAPH with a divider in the feedback circuit in terms of speed, with the advantages of a frequency synthesizer with a mixer and an analogue frequency reduction path in the feedback circuit in terms of the phase noise level of the output signal. In this case, it is possible to realize the autonomous operation of the frequency synthesizer with IFAPH with a slight deterioration of the spectral characteristics in the event of failure of the analog frequency reduction path, which increases the reliability and applicability of the device.

Источники информацииInformation sources

1. Манассевич В. Синтезаторы частот. Теория и проектирование. Перевод с английского В.А.Повзнера, под ред. А.С.Галина. - М.: Связь, 1979 г.1. Manassevich V. Frequency synthesizers. Theory and design. Translated from English by V.A. Povzner, ed. A.S. Galina. - M .: Communication, 1979

2. Синтезаторы частот с системой импульсно-фазовой автоподстройки // Левин В.А., Малиновский В.Н., Романов С.К. - М.: Радио и связь, 1989 г.2. Frequency synthesizers with a pulse-phase self-tuning system // Levin VA, Malinovsky VN, Romanov S.K. - M .: Radio and communications, 1989.

3. Бельчиков С.А. Фазовый шум: как спуститься ниже -120 дБ/Гц на отстройке 10 кГц в диапазоне частот до 14 ГГц, или Борьба за децибелы // Компоненты и технологии, №5, 2009 г., с.139-146.3. Belchikov S.A. Phase noise: how to go down below -120 dB / Hz at a detuning of 10 kHz in the frequency range up to 14 GHz, or the Struggle for decibels // Components and Technologies, No. 5, 2009, p.139-146.

Claims (1)

Синтезатор частот, содержащий последовательно соединенные первый частотно-фазовый детектор (ЧФД1) и первый фильтр нижних частот (ФНЧ1); последовательно соединенные генератор, управляемый напряжением (ГУН), и расщепитель мощности (РМ), первый выход которого является выходом устройства; делитель частоты (ДЧ), вход которого соединен со вторым выходом РМ; смеситель, первый вход которого соединен с третьим выходом РМ; формирователь опорных частот (ФОЧ), на вход которого подается сигнал опорного генератора (ОГ), первый выход ФОЧ соединен со вторым входом смесителя, а второй выход ФОЧ соединен с первым входом ЧФД1, отличающийся тем, что в него дополнительно введены низкочастотный коммутатор (НК), блок управления (БУ) и последовательно соединенные второй частотно-фазовый детектор (ЧФД2) и второй фильтр нижних частот (ФНЧ2); при этом выход ДЧ соединен со вторым входом ЧФД1, второй выход которого соединен с одиночным входом БУ, группа входов которого шиной соединена с внешним управляющим устройством, а группа выходов БУ посредством шины управления соединена с группами управляющих входов ФОЧ, ДЧ и НК, первый и второй входы которого соединены соответственно с выходами ФНЧ1 и ФНЧ2, а выход НК соединен с входом ГУН; выход смесителя соединен со вторым входом ЧФД2, первый вход которого соединен с третьим выходом ФОЧ. A frequency synthesizer comprising a series-connected first frequency-phase detector (ChFD1) and a first low-pass filter (LPF1); a voltage-controlled oscillator (VCO) and a power splitter (PM) connected in series, the first output of which is the output of the device; frequency divider (DC), the input of which is connected to the second output of the PM; a mixer, the first input of which is connected to the third output of the PM; reference frequency driver (FOC), to the input of which a reference oscillator (OG) signal is supplied, the first FOC output is connected to the second input of the mixer, and the second FOC output is connected to the first ChFD1 input, characterized in that a low-frequency switch (NK) is additionally introduced into it , a control unit (BU) and a second frequency-phase detector (ChFD2) and a second low-pass filter (LPF2) connected in series; wherein the output of the PM is connected to the second input of BFD1, the second output of which is connected to a single input of the control unit, the group of inputs of which is connected by bus to an external control device, and the group of outputs of the control unit via the control bus is connected to the groups of control inputs of the VF, DF, and NK, the first and second the inputs of which are connected respectively to the outputs of the low-pass filter 1 and low-pass filter 2, and the output of the NK is connected to the input of the VCO; the mixer output is connected to the second input of ChFD2, the first input of which is connected to the third output of the FOC.
RU2013104852/08A 2013-02-05 2013-02-05 Frequency synthesiser with switched frequency reduction channels RU2517424C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2013104852/08A RU2517424C1 (en) 2013-02-05 2013-02-05 Frequency synthesiser with switched frequency reduction channels

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2013104852/08A RU2517424C1 (en) 2013-02-05 2013-02-05 Frequency synthesiser with switched frequency reduction channels

Publications (1)

Publication Number Publication Date
RU2517424C1 true RU2517424C1 (en) 2014-05-27

Family

ID=50779490

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2013104852/08A RU2517424C1 (en) 2013-02-05 2013-02-05 Frequency synthesiser with switched frequency reduction channels

Country Status (1)

Country Link
RU (1) RU2517424C1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU184346U1 (en) * 2018-06-25 2018-10-22 Акционерное общество "Научно-производственная фирма "Микран" FREQUENCY SYNTHESIZER
RU189610U1 (en) * 2018-12-27 2019-05-29 Акционерное общество "Концерн "Созвездие" High Speed Frequency Synthesizer

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU9104U1 (en) * 1998-03-26 1999-01-16 Жайворонок Денис Александрович DIGITAL FREQUENCY SYNTHESIS WITH FREQUENCY MODULATION
RU18032U1 (en) * 2000-12-22 2001-05-10 Шаталов Евгений Владимирович DIGITAL FREQUENCY SYNTHESIS WITH FREQUENCY MODULATION
US6765977B1 (en) * 2001-03-19 2004-07-20 Cisco Technology, Inc. Offset mode phase locked loop frequency synthesizer with reduced divide ratio
RU2273952C2 (en) * 2001-12-18 2006-04-10 Открытое акционерное общество "Научно-производственное объединение "Алмаз" им. акад. А.А. Расплетина" Frequency synthesizer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU9104U1 (en) * 1998-03-26 1999-01-16 Жайворонок Денис Александрович DIGITAL FREQUENCY SYNTHESIS WITH FREQUENCY MODULATION
RU18032U1 (en) * 2000-12-22 2001-05-10 Шаталов Евгений Владимирович DIGITAL FREQUENCY SYNTHESIS WITH FREQUENCY MODULATION
US6765977B1 (en) * 2001-03-19 2004-07-20 Cisco Technology, Inc. Offset mode phase locked loop frequency synthesizer with reduced divide ratio
RU2273952C2 (en) * 2001-12-18 2006-04-10 Открытое акционерное общество "Научно-производственное объединение "Алмаз" им. акад. А.А. Расплетина" Frequency synthesizer

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU184346U1 (en) * 2018-06-25 2018-10-22 Акционерное общество "Научно-производственная фирма "Микран" FREQUENCY SYNTHESIZER
RU189610U1 (en) * 2018-12-27 2019-05-29 Акционерное общество "Концерн "Созвездие" High Speed Frequency Synthesizer

Similar Documents

Publication Publication Date Title
Lee et al. Jitter transfer characteristics of delay-locked loops-theories and design techniques
US9215062B1 (en) Low-noise flexible frequency clock generation from two fixed-frequency references
KR100980229B1 (en) Receiving apparatus
RU2517424C1 (en) Frequency synthesiser with switched frequency reduction channels
RU2394367C1 (en) Frequency synthesiser
CN113794473A (en) Universal frequency synthesizer and synthesis method
CN106656049B (en) High-performance frequency synthesizer
KR101007210B1 (en) High frequency synthesizer for airbone with compact size
CN115940938A (en) Low-phase-noise fast broadband frequency sweeping frequency source
JP2007124508A (en) Pll transient response control system and communication system
CN113193869B (en) Ultra-low phase noise frequency synthesizer based on acoustic surface filter
CN115765731A (en) Broadband low-phase noise mixed frequency synthesizer
RU135468U1 (en) FAST FREQUENCY SYNTHESIS
RU184877U1 (en) High Frequency Spectrum Purity Synthesizer
RU195894U1 (en) Frequency synthesizer
CN110365330B (en) Half digital phase-locked loop based on FIR filter
RU2395899C1 (en) Frequency synthesiser
US6198354B1 (en) System for limiting if variation in phase locked loops
RU2458461C1 (en) Frequency synthesiser
Han et al. Analysis of the Influence of the Loop Filter in the Phase Locked Loop on the Output Phase Noise
RU206224U1 (en) FREQUENCY GRID SYNTHESIZER
CN115065361B (en) Frequency synthesizer architecture for optimizing phase noise
RU100348U1 (en) FREQUENCY SYNTHESIS
RU114245U1 (en) MICROWAVE FREQUENCY SYNTHESIS
RU185004U1 (en) High Frequency Purity Hybrid Frequency Synthesizer