RU2099873C1

RU2099873C1 - Способ передачи и приема цифрового сигнала с временным уплотнением и устройство для его осуществления

Info

Publication number: RU2099873C1
Application number: SU925010714A
Authority: RU
Inventors: Керстен Ханс-Отто; Вильд Хорст
Original assignee: Сименс АГ
Priority date: 1991-01-30
Filing date: 1992-01-29
Publication date: 1997-12-20
Also published as: DE59209257D1; DK0498177T3; ATE164714T1; EP0498177A2; GR3026720T3; ES2114541T3; EP0498177B1; EP0498177A3

Abstract

Изобретение относится к технике связи при передаче цифровых сигналов для получения уплотненного сигнала и синхронизации с ним приемного уплотненного сигнала. В плезиохронно-цифровой иерархии сигналы одного уровня лишь приблизительно имеют одинаковые тактовые частоты и поэтому подлежат обязательной плезиохронной обработке. Однако необходимо синхронное взаимодействие передаваемого и приемного уплотненных сигналов. Это возможно, если в предыдущей и приемной частях устройства создаются вспомогательные группы, при которых между байтами данных (SD) пропускаются нулевые биты (LB). Эти нулевые биты устраняются с помощью последовательно-параллельного преобразования, накоплением и параллельно-последовательным преобразованием при участии вспомогательного тактового сигнала Th. Подстройка тактового сигнала приема к передаваемому осуществляется соответственно введением или исключением одного или нескольких нулевых бит между двумя байтами данных (SD) на стороне приема. Устройство содержит на стороне передачи А последовательно-параллельный преобразователь 1 кода, параллельный регистр 2, параллельно-последовательный преобразователь 3 кода, первый и второй делители 5, 4 частоты, блок 6 формирования сигнала цикловой синхронизации, вспомогательный тактовый генератор 7, на стороне приема В - блок 8 выделения сигнала цикловой синхронизации, блок 9 восстановления тактовой частоты, второй делитель 10 частоты, последовательно-параллельный преобразователь 11 кода, параллельный регистр 12, параллельно-последовательный преобразователь 13 кода, первый делитель 14 частоты, блок 15 подстройки фазы. 2 с. и 3 з.п. ф-лы, 5 ил.

Description

Изобретение относится к технике связи при передаче цифровых сигналов для получения уплотненного передаваемого сигнала и синхронизации с ним приемного уплотненного сигнала.

Известны способ и устройство передачи и приема цифровых сигналов, содержащее на стороне передачи вспомогательный тактовый генератор, параллельный регистр и первый делитель частоты, к входу которого подключен выход вспомогательного тактового генератора, а на стороне приема - параллельный регистр и последовательно соединенные блок подстройки фазы и первый делитель частоты [1]
Недостатком известного устройства является наличие перекрестных искажений, возникающих при асинхронной обработке сигнала.

Технический результат повышение помехоустойчивости.

На фиг. 1 представлена структурная электрическая схема устройства передачи и приема цифрового сигнала с временным уплотнением и устройство для его осуществления, на фиг. 2 представлены входные и выходные данные во вспомогательной группе, на фиг.3 параллельные внутренние данные, на фиг.4 - выходные данные или синхронизированные входные данные, на фиг.5 представлена схема блока подстройки фазы.

Устройство передачи и приема цифрового сигнала с временным уплотнением содержит на стороне передачи А последовательно-параллельный преобразователь 1 кода, параллельный регистр 2, параллельно-последовательный преобразователь 3 кода, первый и второй делители 5, 4 частоты, блок 6 формирования сигнала цикловой синхронизации, вспомогательный тактовый генератор 7, на стороне приема В блок 8 выделения сигнала цикловой синхронизации, блок 9 восстановления тактовой частоты, второй делитель 10 частоты, последовательно-параллельный преобразователь 11 кода, параллельный регистр 12, параллельно-последовательный преобразователь 13 кода, первый делитель 14 частоты, блок 15 подстройки фазы, содержащий первый и второй дифференциальные триггеры 16, 17.

Устройство передачи и приема цифрового сигнала с временным уплотнением работает следующим образом.

На вход передающей части А подаются сериями передаваемые данные в форме 8-битного байта СД во вспомогательной группе (фиг.2), в которой за каждым заштрихованным 8-битным байтом следует 8 нулевых бит. Эти передаваемые данные получают с помощью вспомогательного тактового сигнала Th частотой 4,096 МГц от тактового вспомогательного генератора 7 и синхронного сигнала группы на выходе блока 6 формирования сигнала цикловой синхронизации. Передаваемые данные преобразуются с помощью вспомогательного генератора 7 и синхронного сигнала группы на выходе блока 6 формирования сигнала цикловой синхронизации. Передаваемые данные преобразуются с помощью вспомогательного тактового сигнала Th в параллельно-последовательном преобразователе 1 кода.

На стороне передачи А преобразованные данные только 8-битные байты с помощью вспомогательного тактового сигнала передачи Tps, поступающего с выхода первого делителя 5 частоты, поступают в параллельный регистр 2. Эти записанные данные с выхода параллельного регистра 2 с помощью вспомогательного тактового сигнала передачи Tps поступают в параллельно-последовательный преобразователь 3 кода и посредством тактового сигнала передачи Ts, поступающего с выхода второго делителя частоты 4, выдаются на выход в виде последовательного сигнала передачи с временным уплотнением сигнала Flab (фиг.4), при этом тактовый сигнал передачи Ts получают путем деления вспомогательного тактового сигнала Th на n+X/n с помощью второго делителя частоты 4, а вспомогательный тактовый сигнал передачи Tps получают путем деления вспомогательного тактового сигнала Th на n + X с помощью первого делителя частоты 5 при одновременном регулировании на синхронизирующем выходе блока 6 сигнала цикловой синхронизации RSs.

На стороне приема В принимается уплотненный сигнал Flan (фиг.4). Блок 8 выделения сигнала цикловой синхронизации выделяет из принятого последовательного сигнала приема с временным уплотнением сигнал цикловой синхронизации RSe. Блок 9 восстановления тактовой частоты из последовательного сигнала приема с временным уплотнением Flan восстанавливает тактовый сигнал приема Te, тактовая частота которого соответствует частоте тактового сигнала передачи. Принятый последовательный сигнал приема с временным уплотнением Flan с тактовым сигналом приема Te преобразуется (фиг.3) в последовательно-параллельном преобразователе 11 кода. Тактовый сигнал приема Te во втором делителе 10 частоты делится на n, в результате чего получают первый вспомогательный сигнал приема Tpe. С выхода последовательно-параллельного преобразователя 11 кода параллельные преобразованные данные (в соответствии с фиг.3) передаются с помощью первого вспомогательного тактового приема Tpe в параллельный регистр 12 и считываются в параллельно-последовательный преобразователь 13 кода. С помощью второго вспомогательного тактового сигнала приема TL и вспомогательного тактового сигнала Th приемные данные преобразуются и последовательностями в виде синхронизированного сигнала Flan посредством вспомогательных групп (фиг.2) подаются на выход на стороне приема.

В зависимости от того, что частота тактового сигнала приема Te больше или меньше номинальной, для постройки по мере надобности вместо восьми вводят меньше или больше нулевых бит между двумя 8-битными байтами.

Блок 15 подстройки фазы работает следующим образом.

Приемный сигнал цикловой синхронизации RSe устанавливает первый дифференциальный триггер 16 в асинхронное состояние. Второй дифференциальный триггер 17 принимает сигнал 0 первого дифференциального триггера 16 вместе с вспомогательным тактовым сигналом Th и выдает его на свой выход 0 в виде синхронизированного сигнала цикловой синхронизации RSe^'.

Claims

1. Способ передачи и приема цифрового сигнала с временным уплотнением, заключающийся в том, что на стороне передачи последовательный входной сигнал разбивают на n-битые байты, выделяют данные передачи и с помощью вспомогательного тактового сигнала образуют сигнал передачи с временным уплотнением и передают, на стороне приема принятый последовательный сигнал приема с временным уплотнением с соответствующей скоростью передачи бит также разбивают на n-битные байты и с помощью вспомогательного тактового сигнала формируют синхронизированный сигнал приема с временным уплотнением и передают, отличающийся тем, что на стороне передачи последовательный входной сигнал в виде n-битных байтов (где n 2,3.n), сопровождаемых X нулевыми битами, преобразуют в параллельные кодовые слова, записывают и запоминают, затем запомненные параллельные кодовые слова преобразуют в последовательный сигнал передачи с временным уплотнением, причем преобразование последовательного входного сигнала в параллельные кодовые слова осуществляют с помощью вспомогательного тактового сигнала, из которого выделяют сигнал цикловой синхронизации, для записи и запоминания параллельных кодовых слов формируют вспомогательный тактовый сигнал передачи путем деления частоты вспомогательного тактового сигнала на (n + X), где X 1,2,3.X) и под управлением сигнала цикловой синхронизации для считывания последовательного сигнала передачи с временным уплотнением формируют тактовый сигнал передачи путем деления вспомогательного тактового сигнала на (n + X)/n, а на стороне приема принятый последовательный сигнал приема с временным уплотнением преобразуют в параллельные кодовые слова, которые записывают и запоминают, затем запомненные параллельные кодовые слова преобразуют в последовательный синхронизированный сигнал приема с временным уплотнением в виде n-битных байт, сопровождаемый X нулевыми битами, при этом из принятого последовательного сигнала приема с временным уплотнением выделяют тактовый сигнал приема, частота которого соответствует частоте тактового сигнала передачи, для записи и запоминания параллельных кодовых слов формируют первый вспомогательный тактовый сигнал приема путем деления частоты тактового сигнала приема на n (где n 2,3.n), причем из принятого последовательного сигнала приема с временным уплотнением выделяют сигнал цикловой синхронизации, который синхронизируют с вспомогательным тактовым сигналом, затем под управлением синхронизированного сигнала цикловой синхронизации формируют второй вспомогательный тактовый сигнал приема путем деления вспомогательного тактового сигнала на n + X, при этом преобразование параллельных кодовых слов в последовательный синхронизированный сигнал приема с временным уплотнением осуществляют с помощью второго вспомогательного тактового сигнала приема и вспомогательного тактового сигнала.

2. Способ по п.1, отличающийся тем, что вспомогательный тактовый сигнал формируют с частотой, равной удвоенной частоте тактового сигнала приема или соответственно удвоенной частоте тактового сигнала передачи.

3. Способ по п.1, отличающийся тем, что на стороне передачи в качестве последовательного входного сигнала принимают соответственно 8-битные байты сигнала передачи в временным уплотнением и следующие за ними 8 нулевых бит, а на стороне приема в качестве синхронизированного сигнала приема с временным уплотнением передают 8-битные байты сигнала приема с временных уплотнением и следующие за ними 8-нулевых бит.

4. Способ по п.1, отличающийся тем, что при скорости передачи данных сигнала передачи и приема с временным уплотнением 2,048 Мбит/с формируют один синхронизирующий импульс, на кодовую группу импульсов, при этом частота вспомогательного тактового сигнала равна 4,096 МГц, а частота тактового сигнала передачи и частота тактового сигнала приема равны 2,048 МГц.

5. Устройство для передачи и приема цифрового сигнала с временным уплотнением, содержащее на стороне передачи вспомогательный тактовый генератор, параллельный регистр и первый делитель частоты, к входу которого подключен выход вспомогательного тактового генератора, а на стороне приема - параллельный регистр и последовательно соединенные блок подстройки фазы и первый делитель частоты, отличающееся тем, что введены на стороне передачи второй делитель частоты, последовательно-параллельный преобразователь кода, блок формирования сигнала цикловой синхронизации и параллельно-последовательный преобразователь кода, выход которого является выходом передачи, при этом выход вспомогательного тактового генератора подключен к тактовым входам блока формирования сигнала цикловой синхронизации, первого и второго делителей частоты и последовательно-параллельного преобразователя кода, вход которого является входом устройства, при этом n выходов последовательно-параллельного преобразователя кода подключены к n входам параллельного регистра, к тактовому входу которого и тактовому входу параллельно-последовательного преобразователя кода подключен выход первого делителя частоты, к синхронизирующему входу которого подключен выход блока формирования сигнала цикловой синхронизации, а n выходов параллельного регистра подключены к n входам последовательно-параллельного преобразователя кода, к входу считывания которого подключен выход второго делителя частоты, при этом вход последовательно-параллельного преобразователя кода является входом устройства, а на стороне приема блок восстановления сигнала тактовой частоты, блок выделения сигнала цикловой синхронизации, последовательно-параллельный преобразователь кода, второй делитель частоты и параллельно-последовательный преобразователь кода, выход которого является выходом устройства, при этом входы блока выделения сигнала цикловой синхронизации, блока восстановления тактовой частоты и последовательно-параллельного преобразователя кода соединены и являются входом приема, а выход блока восстановления сигнала тактовой частоты подключен к тактовым входом последовательно-параллельного преобразователя кода и второго делителя частоты, выход которого подключен к тактовому входу параллельного регистра, к n входам которого подключены соответственно n выходы последовательно-параллельного преобразователя кода, при этом выход блока выделения сигнала цикловой синхронизации подключен к входу блока подстройки фазы, к тактовому входу которого, а также к тактовым входам первого делителя частоты и параллельно-последовательного преобразователя кода подключен выход вспомогательного тактового генератора, а выход первого делителя частоты подключен к входу считывания параллельно-последовательного преобразователя кода, к n входам которого подключены соответственно выходы параллельного регистра, при этом выход параллельно-последовательного преобразователя кода является выходом устройства.