RU2445727C1 - Tunable clock pulse former - Google Patents
Tunable clock pulse former Download PDFInfo
- Publication number
- RU2445727C1 RU2445727C1 RU2011107689/08A RU2011107689A RU2445727C1 RU 2445727 C1 RU2445727 C1 RU 2445727C1 RU 2011107689/08 A RU2011107689/08 A RU 2011107689/08A RU 2011107689 A RU2011107689 A RU 2011107689A RU 2445727 C1 RU2445727 C1 RU 2445727C1
- Authority
- RU
- Russia
- Prior art keywords
- counter
- input
- output
- outputs
- control
- Prior art date
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
Description
Изобретение относится к вычислительной технике и может быть использовано при создании управляющих вычислительных систем, работающих длительное время в неблагоприятных внешних условиях, к которым относятся повышенная температура и ионизирующее излучение, что характерно для работы систем управления объектами ракетно-космической техники.The invention relates to computer technology and can be used to create control computer systems that operate for a long time in adverse external conditions, which include elevated temperature and ionizing radiation, which is typical for the operation of control systems for objects of rocket and space technology.
В последнее время компоненты управляющих вычислительных систем реализуются с использованием интегральных микросхем (ИМС), в том числе большой степени интеграции, которые изготавливаются в основном на основе КМОП транзисторов, для которых характерно изменение параметров (деградация) от действия температуры окружающей среды и дозовых эффектов, вызванных ионизирующим излучением как естественных радиационных полей, так и искусственных. Для ИМС деградация параметров транзисторов ведет к снижению быстродействия, т.е. увеличению времени прохождения информации через узлы устройства. В результате со временем цифровые вычислительные устройства перестают правильно перерабатывать информацию, переработка которой происходит под управлением сетки импульсов, синхронизирующих моменты занесения информации в элементы памяти (триггеры). Запаздывание достоверной информации к моменту занесения в триггер относительно расчетных значений приводит к фиксации недостоверной информации и, следовательно, к неправильной работе устройства в целом.Recently, components of control computing systems have been implemented using integrated circuits (ICs), including a large degree of integration, which are made mainly on the basis of CMOS transistors, which are characterized by a change in parameters (degradation) from the action of ambient temperature and dose effects caused by ionizing radiation of both natural radiation fields and artificial. For IC, the degradation of the parameters of transistors leads to a decrease in speed, i.e. increase the time that information passes through the nodes of the device. As a result, over time, digital computing devices cease to correctly process information, the processing of which occurs under the control of a grid of pulses that synchronize the moments of information entering into memory elements (triggers). The lag of reliable information at the time of entry into the trigger relative to the calculated values leads to the fixing of false information and, therefore, to the malfunction of the device as a whole.
В то же время устройство, не имея катастрофических отказов (нарушений конструкции), способно правильно работать при снижении быстродействия, которое может быть достигнуто понижением частоты следования синхронизирующих импульсов. Возникает задача в процессе работы подобрать такую частоту следования синхроимпульсов, которая обеспечивает достоверную обработку информации.At the same time, the device, without catastrophic failures (structural disruptions), is able to work correctly with a decrease in speed, which can be achieved by lowering the repetition rate of synchronizing pulses. There arises a task in the process of work to select such a frequency of synchronization pulses that provides reliable information processing.
Все цифровые вычислительные устройства имеют в своем составе формирователи сетки синхроимпульсов определенной последовательности и длительности. Основу таких формирователей составляет задающий генератор, формирующий опорную частоту, которая определяет и длительность синхроимпульсов, и фазовые соотношения между ними. Для изменения быстродействия необходимо изменить частоту работы задающего генератора. Современные управляющие вычислительные системы имеют, как правило, иерархическую структуру, в которой для каждого компонента (модуля) есть управляющий модуль, способный дать команду (код) на задание нужной частоты работы формирователя синхроимпульсов. Возникает задача реализации задающего генератора, способного изменять частоту по внешним сигналам (командам) управления.All digital computing devices incorporate synchro-pulse shapers of a certain sequence and duration. The basis of such formers is the master oscillator, which forms the reference frequency, which determines both the duration of the clock pulses and the phase relationships between them. To change the speed it is necessary to change the frequency of the master oscillator. Modern control computing systems have, as a rule, a hierarchical structure in which for each component (module) there is a control module capable of giving a command (code) to set the desired frequency of the clock generator. The problem arises of implementing a master oscillator capable of changing the frequency according to external control signals (commands).
Известен «Термостабилизированный генератор на логических элементах, управляемый напряжением». (См. Информационный листок ВИМИ №66-0499/УДК 621.373.121 / Рубрика 47.41.31 от 04.02.1986).The well-known "Thermostabilized logic generator controlled by voltage." (See VIMI Information Leaflet No. 66-0499 / UDC 621.373.121 / Rubric 47.41.31 of 02/04/1986).
Реализация задающего генератора с использованием описанного решения позволяет изменять частоту следования импульсов подачей управляющего напряжения на его вход. Однако формирование управляющего напряжения с требуемой точностью в цифровой системе является само по себе сложной задачей, которая становится проблемой при работе аппаратуры в неблагоприятных внешних условиях, указанных выше, так как требуется нейтрализация дестабилизирующих факторов, особенно ионизирующего излучения, влияние которого трудно предсказуемо.The implementation of the master oscillator using the described solution allows you to change the pulse repetition rate by applying a control voltage to its input. However, the formation of control voltage with the required accuracy in a digital system is in itself a difficult task, which becomes a problem when the equipment operates in adverse environmental conditions mentioned above, since it is necessary to neutralize destabilizing factors, especially ionizing radiation, whose effect is difficult to predict.
Более эффективно задача решена в известном устройстве (См. «Устройство для формирования импульсов» / Изобретение SU 138031. Н03К 5/156 от 15.09.1987), которое может быть принято в качестве ПРОТОТИПА.More effectively, the problem is solved in the known device (See "Device for forming pulses" / Invention SU 138031.
Данное устройство содержит собственно формирователь импульсов и задающий генератор, реализованный на основе n+1 элемента НЕ (инвертора), которые включены последовательно. Выход каждого элемента подключен ко входу мультиплексора, выход которого подключен к входу первого инвертора. В результате образуется так называемый «кольцевой генератор».This device contains the pulse shaper and the master oscillator, implemented on the basis of n + 1 HE elements (inverters), which are connected in series. The output of each element is connected to the input of the multiplexer, the output of which is connected to the input of the first inverter. The result is a so-called "ring generator".
Подавая код управления на мультиплексор, можно изменять количество инверторов, образующих кольцо, изменяя тем самым частоту этого задающего генератора.By submitting a control code to the multiplexer, it is possible to change the number of inverters forming a ring, thereby changing the frequency of this master oscillator.
Основным достоинством такого решения является то, что оно может быть реализовано в виде ИМС, т.е. хорошо встраивается в модули вычислительной системы без использования элементов аналоговой техники с присущей им нестабильностью работы во времени.The main advantage of this solution is that it can be implemented in the form of IMS, i.e. it integrates well into the modules of a computer system without using elements of analog technology with their inherent instability of work over time.
Однако входящие в кольцо инверторы также могут менять быстродействие из-за деградации параметров транзисторов, на которых они реализованы. Для устранения несанкционированного изменения частоты необходимо ввести в устройство дополнительные блоки, обеспечивающие поддержание частоты задающего генератора на требуемом значении.However, the inverters included in the ring can also change performance due to the degradation of the parameters of the transistors on which they are implemented. To eliminate unauthorized changes in the frequency, it is necessary to introduce additional units into the device that ensure that the frequency of the master oscillator is maintained at the required value.
Предлагается перестраиваемый формирователь синхроимпульсов, содержащий кольцевой задающий генератор на основе n+1 последовательно соединенных инверторов, мультиплексор и узел формирования синхроимпульсов, выходы которого являются выходами формирователя. Причем выходы инверторов подключены к входам мультиплексора, выход которого подключен к входу узла формирования синхроимпульсов и входу первого инвертора. Дополнительно в состав формирователя введены регистр кода частоты, счетчик кода управления и счетчик контрольного интервала, установочные входы которых являются входами формирователя. Кроме того, в состав формирователя введены кварцевый генератор, счетчик кода частоты и схема сравнения. При этом вход счетчика кода частоты подключен к дополнительному выходу узла формирования синхроимпульсов, а его синхронизирующий вход объединен с входом узла формирования синхроимпульсов и входом первого инвертора и подключен к выходу мультиплексора. Выходы счетчика кода частоты подключены к первому входу схемы сравнения, у которой второй вход задан распайкой на шины питания, а первый и второй выходы подключены соответственно к инкрементному и декрементному входам счетчика кода управления. Синхронизирующий вход схемы сравнения подключен к выходу счетчика контрольного интервала, счетный вход которого подключен к выходу кварцевого задающего генератора. На чертеже приведена структура формирователя, где цифрой 1 обозначен кольцевой задающий генератор, цифрой 2 - мультиплексор, цифрой 3 - узел формирования синхроимпульсов, цифрой 4 - счетчик кода частоты, цифрой 5 - счетчик кода управления, цифрой 6 - схема сравнения, цифрой 7 - счетчик контрольного интервала, цифрой 8 - кварцевый генератор и цифрой 9 - регистр кода частоты.A tunable clock driver is proposed, comprising a ring master oscillator based on n + 1 series-connected inverters, a multiplexer and a clock generator, the outputs of which are the outputs of the driver. Moreover, the outputs of the inverters are connected to the inputs of the multiplexer, the output of which is connected to the input of the node for the formation of clock pulses and the input of the first inverter. In addition, a frequency code register, a control code counter and a control interval counter are introduced into the shaper, the installation inputs of which are the shaper inputs. In addition, a crystal oscillator, a frequency code counter and a comparison circuit are included in the shaper. At the same time, the input of the frequency code counter is connected to the additional output of the clock generation unit, and its synchronizing input is combined with the input of the clock generation unit and the input of the first inverter and connected to the output of the multiplexer. The outputs of the frequency code counter are connected to the first input of the comparison circuit, in which the second input is set by soldering to the power buses, and the first and second outputs are connected respectively to the incremental and decrement inputs of the control code counter. The synchronizing input of the comparison circuit is connected to the output of the counter of the control interval, the counting input of which is connected to the output of the crystal oscillator. The drawing shows the structure of the driver, where the
Формирователь работает следующим образом.Shaper works as follows.
В счетчик кода управления 5 и счетчик контрольного интервала 7 через установочные входы заносятся коды, соответствующие требуемому значению частоты. Счетчик 4 ведет подсчет импульсов, поступающих с дополнительного выхода узла формирования синхроимпульсов. Содержимое счетчика в момент времени, заданный сигналом со счетчика контрольного интервала 7, точность работы которого определяет стабильность кварцевого генератора 8, сравнивается схемой сравнения 6 с заданным в регистре 9 значением частоты. Если текущее значение частоты меньше заданного, то с первого выхода схемы сравнения поступает импульс на инкрементный вход счетчика кода управления 5 и его значение увеличивается. Новый код, поступающий на вход мультиплексора 2, приводит к подключению на выход более раннего инвертора из кольца, в результате чего частота возрастает, а если текущее значение частоты больше заданного, то со второго выхода схемы сравнения поступает импульс на декрементный вход счетчика кода управления, в результате чего его значение уменьшается и новый код, поступая на мультиплексор, обеспечивает подключение более позднего инвертора из кольца, в результате чего частота снижается.In the counter of the
Таким образом, обеспечивается динамическая перестройка частоты, которая компенсирует изменение параметров, инверторов, образующих задающий генератор, что позволяет непрерывно поддерживать заданное значение частоты, стабильность которого позволяет поддерживать кварцевый генератор, на основе частоты которого формируется контрольный интервал.Thus, dynamic frequency tuning is provided, which compensates for the change in the parameters of the inverters forming the master oscillator, which allows you to continuously maintain a given frequency value, the stability of which allows you to maintain a crystal oscillator, based on the frequency of which a control interval is formed.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2011107689/08A RU2445727C1 (en) | 2011-02-28 | 2011-02-28 | Tunable clock pulse former |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2011107689/08A RU2445727C1 (en) | 2011-02-28 | 2011-02-28 | Tunable clock pulse former |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2445727C1 true RU2445727C1 (en) | 2012-03-20 |
Family
ID=46030295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2011107689/08A RU2445727C1 (en) | 2011-02-28 | 2011-02-28 | Tunable clock pulse former |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2445727C1 (en) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU1224984A1 (en) * | 1984-05-24 | 1986-04-15 | Предприятие П/Я А-3791 | Controlled pulser |
SU1239848A1 (en) * | 1984-12-21 | 1986-06-23 | Институт Технической Кибернетики Ан Бсср | Device for generating pulses |
SU1338031A1 (en) * | 1986-01-03 | 1987-09-15 | Предприятие П/Я В-2969 | Pulse former |
DE4032651A1 (en) * | 1990-10-15 | 1992-04-16 | Philips Patentverwaltung | ARRANGEMENT FOR GENERATING A SYNCHRONIZATION PULSE |
RU2074512C1 (en) * | 1993-12-28 | 1997-02-27 | Рыбинский Авиационный Технологический Институт | Pulse sequence generator |
EP1469647A1 (en) * | 2003-04-17 | 2004-10-20 | Mitsubishi Electric Information Technology Centre Europe B.V. | OFDM symbol synchronisation |
EP1916769B1 (en) * | 2006-10-27 | 2010-01-13 | Imec | Device and method for generating a signal with predefined transient at start-up |
-
2011
- 2011-02-28 RU RU2011107689/08A patent/RU2445727C1/en not_active IP Right Cessation
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SU1224984A1 (en) * | 1984-05-24 | 1986-04-15 | Предприятие П/Я А-3791 | Controlled pulser |
SU1239848A1 (en) * | 1984-12-21 | 1986-06-23 | Институт Технической Кибернетики Ан Бсср | Device for generating pulses |
SU1338031A1 (en) * | 1986-01-03 | 1987-09-15 | Предприятие П/Я В-2969 | Pulse former |
DE4032651A1 (en) * | 1990-10-15 | 1992-04-16 | Philips Patentverwaltung | ARRANGEMENT FOR GENERATING A SYNCHRONIZATION PULSE |
RU2074512C1 (en) * | 1993-12-28 | 1997-02-27 | Рыбинский Авиационный Технологический Институт | Pulse sequence generator |
EP1469647A1 (en) * | 2003-04-17 | 2004-10-20 | Mitsubishi Electric Information Technology Centre Europe B.V. | OFDM symbol synchronisation |
EP1916769B1 (en) * | 2006-10-27 | 2010-01-13 | Imec | Device and method for generating a signal with predefined transient at start-up |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6819577B1 (en) | Distributing clock and programming phase shift in multiphase parallelable converters | |
KR920006891A (en) | Standard delay generator and electronic device using the same | |
JP2015095860A5 (en) | ||
KR970031357A (en) | CLOCK SYNCHRONIZATION SCHEME FOR FRACTIONAL MULTIPLICATION SYSTEMS | |
US8520428B2 (en) | Combined data level-shifter and DE-skewer | |
JP5885977B2 (en) | PWM signal output circuit, PWM signal output control method, and program | |
US6621314B2 (en) | Delay locked loop | |
CN103916121A (en) | Circuit for controlling variation in frequency of clock signal | |
KR101998293B1 (en) | Frequency multiplier | |
RU2450433C1 (en) | Clock pulse former | |
RU2445727C1 (en) | Tunable clock pulse former | |
US9537477B2 (en) | Semiconductor apparatus capable of converting a frequency of an input clock | |
US9219410B2 (en) | Charge pump supply with clock phase interpolation | |
US20040085111A1 (en) | Circuit for correcting duty factor of clock signal | |
US20130088268A1 (en) | Multi-Phase Clock Generation System and Clock Calibration Method Thereof | |
US8841954B2 (en) | Input signal processing device | |
JP4819707B2 (en) | Redundant computing system and computing unit | |
RU2460121C1 (en) | Backed-up dual-processor computer system | |
EP1618660B1 (en) | Enabling method to prevent glitches in waveform | |
CN220307202U (en) | Seamless switching device for time pulse signals | |
JP2015015540A5 (en) | ||
KR20040034985A (en) | Circuit for generating clock signal | |
JP2006295719A (en) | Timing generation circuit | |
Ayes et al. | Dual Sawtooth-Based Delay Locked Loops for Heterogeneous 3-D Clock Networks | |
WO2019037180A1 (en) | Device for eliminating electromagnetic interference and method therefor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20170301 |