RU1838887C - Устройство коммутации широкополосных сигналов - Google Patents

Abstract

Изобретение относитс  к i ехнике св зи. Цель - повышение быстродействи . Устройство содержит матрицу 1, входные линии 2, выходные линии 3,- входные усилители 4, выходные усилители 5, узлы 6 коммутации точек коммутации. При поступлении по одной из входных линий 2 сигнала становитс  провод щим соответствующий узел 6, производ  пропускание входного сигнала. При этом дифференциальный выходной усилитель 5 работает в триггерном режиме. 5 з.п. ф-лы, 6 ил.

Description

Изобретение относитс  к технике св зи и может быть использовано в узлах коммутации .

Цель изобретени  - повышение быстродействи .

На фиг, 1 представлена структурна  электрическа  схема устройства коммутации широкополосных сигналов; на фиг. 2-4 - примеры реализации элемента коммутации; на фиг. 5 - структурна  электрическа  схема выходного дифференциального усилител  с триггерной характеристикой; на фиг. 6 - временные диаграммы работы устройства .

Устройство коммутации широкополосных сигналов содержит матрицу 1 точек коммутации , входные линии 2, выходные линии 3, входные усилители 4, выходные дифференциальные усилители 5, узлы 6 коммутации точек коммутации, каждый из которых содержит схему 7 управлени  и элемент 8 коммутации, содержащий переключающий транзистор 9, дополнительный транзистор

10, второй дополнительный транзистор 14 и дополнительный переключающий транзистор 15. Элемент коммутации содержит также считывающий транзистор 11, транзистор 12 предварительного зар да, дополнительный транзистор 13 предварительного зар да и источник 16 питани .

Входной дифференциальный усилитель 15 (фиг. 5) содержит инверторы 17, каждый из которых содержит первые транзисторы 18, вторые транзисторы 19, блок 20 управлени , содержащий третьи транзисторы 21 и четвертые транзисторы 22.

Во врем  предварительной фазы pv оба сигнальных провода выходных линий 3 матрицы зар жаютс  через соответствующий транзистор 12 или 13 предварительного зар да до рабочего потенциала (фиг. 6,в), дл  чего выполненные на основе р-канальных транзисторов транзисторы 12 и 13 предварительного зар да станов тс  провод щими в результате сигнала О тактового импульса. Одновременно образованные пСП

с

00

ioo со

00

00

х|

00

канальными транзисторами считывающие транзисторы 11 управл ютс  противоположно с помощью того же сигнала О тактового импульса, т.е. запираютс  так, что зар дка обоих сигнальных проводов выходных линий 3 матрицы 1 может осуществл тьс  независимо от управлени  соответствующими переключающими транзисторами 9 и 15 и каждого из дополнительных транзисторов 10 и 14 отдельных пар элементов 8 коммутации на входной линии 2. При этом иногда может создаватьс  соответствующий каждому коммутируемому биту потенциал (или удерживатьс ), как это показано на фиг. 6,6.

Во врем  последующей основной фазы ph c помощью сигнала 1 тактового импульса (фиг. 6,г) производитс  запирание предварительно зар женных транзисторов 12, 13 и одновременно деблокирование считывающего транзистора 11. Если начинают проводить переключающие транзисторы 9 и 15 в результате прикладываемого к управл ющему входу (в данном примере 1)комму- тационного (фиг. 6,а) сигнала (точка св зи находитс  в состо нии пропуска), то в соответствующих пропускаемому биту и существующих на обоих сигнальных проводах соответствующей входной линии 2 состо ни х сигнала производитс  разр дка сигнальных проводов выходной линии 3, св занной с этой входной линией 2 через соответствующий элемент 8 коммутации, или остаетс  уровень установленного во врем  предварительной фазы ph потенциала.

Если на сигнальном проводе соответствующей входной линии 2 устанавливаетс  состо ние сигнала О (фиг. 6,6) и в соответствии с этим заперт (п-канальный) дополни- тельный транзистор 10 или 14 соответствующей пары элементов 8, то .соответствующий сигнальный провод выходной линии 3 не разр жаетс  через задействованный элемент 8, а удерживает, если нет никаких других подвод щих к этой выходной линии 3 точек св зи, наход щихс  в состо нии пропускани .

Если, напротив, на только что рассмотренном сигнальном проводе входной линии 2 имеетс  состо ние сигнала 1 (фиг. 6,6) и, следовательно, дополнительный транзистор 10 или 14 рассмотренной пары элементов 8.становитс  провод щим так же, как и переключательный транзистор 9 или 14 и соответствующий считывающий транзистор 11, то разр жаетс  соответствующий сигнальный провод выходной линии 3 через этот элемент 8 коммутации и приводитс  к потенциалу О.

Через деблокированный по своему управл ющему входу узел 6 производитс  пропускание соответствующего входного сигнала в инвертированном виде.

Claims (6)

1. Устройство коммутации широкополосных сигналов, содержащее матрицу точек коммутации, узлы коммутации точек коммутации, содержащие схему управлени 

и элемент коммутации, содержащий основной переключающий транзистор и первый дополнительный транзистор, при этом управл ющий электрод основного переключающего транзистора соединен со схемой

управлени , а управл ющий электрод первого дополнительного транзистора - с сигнальным проводом соответствующей входной линии матрицы, первый лектрод основного переключающего транзистора

соединен с первым электродом первого дополнительного транзистора, второй электрод которого соединен через считывающий транзистор с одкч1м полюсом источника питани , управл ющий электрод считывающего транзистора соединен с управл ющим электродом транзистора предварительного зар да, первый электрод которого соединен с другим полюсом источника питани , а второй электрод - с вторым электродом основного переключающего транзистора и с сигнальным проводом выходной линии, о т- личающеес  тем, что, с целью повышени  быстродействи , введены дополнительный переключающий транзистор и второй

дополнительный транзистор, первый электрод которого соединен с.первым электродом дополнительного переключающего транзистора, второй электрод второго дополнительного транзистора - с вторым

электродом первого дополнительного транзистора , второй электрод дополнительного переключающего транзистора соединен с первым электродом дополнительного транзистора предварительного зар да и с вто

рым сигнальным проводом выходной линии,

управл ющий электрод второго дополнительного транзистора соединен с вторым сигнальным проводом входной линии, а управл ющий и второй электроды дополнительного транзистора предварительного зар да соединены соответственно с управл ющим и вторым электродами транзистора предврительного р да, при этом провода выходной линии соединены с входами выходного дифференцильного усилител , провода входной линии-с дифференциальными выходами входного усилител , а управл ющий электрод дополнительного переключающего транзистора соединен с

управл ющим электродом первого переключающего транзистора.

2. Устройство по п. 1, о т л и ч а ю щ е е- с   тем. что вторые электроды дополнительных транзисторов объединены вертикалью.

3. Устройство по п. 1, о т л и ч а ю щ е е- с   тем, что вторые электроды дополнительных транзисторов объединены горизонталью .

4. Устройство по п, 1, о т л и ч а ю щ е е- с   тем, что основной и дополнительный переключающие транзисторы, первый и второй дополнительные транзисторы, а также считывающий транзистор  вл ютс  транзисторами n-типа, а основной и дополнительный транзисторы предварительного зар да  вл ютс  транзисторами р-типа.

5. Устройство поп. 1, о т л и ч а ю щ е е- с   тем, что псе транзисторы  вл ютс  транзисторами п-типа,

6. Устройство по п. 1, о т л и ч а ю щ е е- с   тем, что выходной усилитель содержит два перекрестно соединенных инвертора, каждый из которых содержит два последовательно соединенных первых транзистора, управл ющие входы которых соединены через соответствующие вторые транзисторы с одним полюсом источника питани , и соединенный с инверторами блок управлени , содержащий две пары третьих транзисторов, соединенных с другим полюсом источника питани , к которому подключены четвертые

транзисторы, управл ющие электроды которых подключены к тактовому входу.

0

фс/г.{

Фи г. I

11

Ч

16

1838887 16 16 t 16 16

Фи а 5