SU1536365A1 - Information input device - Google Patents

Abstract

Изобретение относитс  к автоматике и вычислительной технике и может быть использовано дл  ввода информации о состо нии двухпозиционных датчиков. Цель изобретени  - повышение надежности устройства. Устройство содержит буферный регистр 2, коммутатор 3, дешифратор 4, счетчик 5, блок синхронизации 6, элемент задержки 7, блок сравнени  8, блок пам ти 9. В цикле опроса адреса датчиков, изменивших свое состо ние, занос тс  в блок пам ти 9. После опроса последнего датчика включаетс  режим чтени  адресов из блока пам ти 9. После того, как все адреса, записанные в предыдущем цикле опроса в блок пам ти 9, прочитаны, начинаетс  новый цикл опроса. 1 з.п. ф-лы, 2 ил.The invention relates to automation and computing and can be used to enter information about the state of dip sensors. The purpose of the invention is to increase the reliability of the device. The device contains a buffer register 2, a switch 3, a decoder 4, a counter 5, a synchronization block 6, a delay element 7, a comparison block 8, a memory block 9. In the polling cycle, the addresses of the sensors that changed their state are entered into the memory block 9 After the last sensor has been polled, the reading mode of the addresses from memory 9 is enabled. After all the addresses recorded in the previous poll cycle in memory 9 have been read, a new polling cycle begins. 1 hp f-ly, 2 ill.

Description

Изобретение относится к автоматике и вычислительной технике и может использоваться для ввода информации о состоянии двухпозиционных датчиков J в управляющие или вычислительные системы „The invention relates to automation and computer technology and can be used to enter information about the state of on-off sensors J in control or computer systems

Цель изобретения - повышение надежности устройства.The purpose of the invention is to increase the reliability of the device.

На фиг. 1 показана функциональная ю схема устройства} на фиг. 2 ~ схема блока синхронизации.In FIG. 1 shows a functional diagram of a device} in FIG. 2 ~ circuit block synchronization.

Устройство содержит информационные входы 1 устройства, буферный регистр 2, коммутатор 3, дешифратор 4, счет- 15 чик 5, блок 6 синхронизации, элемент 7 задержки, блок 8 сравнения, блок 9 памяти, шифратор 10 и выходы устройства 11.The device contains information inputs 1 of the device, buffer register 2, switch 3, decoder 4, counter-15 clock 5, synchronization unit 6, delay element 7, comparison unit 8, memory unit 9, encoder 10 and device outputs 11.

На фиг. 2 обозначены управляющий 20 12 и адресные 13 входы блока 6 синхронизации, первый дешифратор 14,. генератор 15 импульсов, триггер 16, элементы И 17-20, второй дешифратор 21, реверсивный счетчик 22, выходы 25 23-26 блока 6.In FIG. 2, the control 20 12 and the address 13 inputs of the synchronization unit 6, the first decoder 14, are indicated. pulse generator 15, trigger 16, AND elements 17-20, second decoder 21, reversible counter 22, outputs 25 23-26 of block 6.

Устройство работает следующим образом .The device operates as follows.

Импульсы генератора 15 поступают' 30 на входы элементов И 17-19. Срабатывает элемент И 19, на второй вход которого подан разрешающий сигнал с прямого выхода триггера 16 (установленный в единичное состояние по на- 35 * чальному сбросу}. Выгодные импульсы элемента И 19 через первый выход 23 блока 6 подаются на вход счетчика 5, который формирует последовательные адреса опрашиваемых датчиков. На ин- 40 формационные входы 1 устройства поступают. сигналы с датчиков, по передним фронтам сигналов возбужденных датчиков взводятся соответствующие триггеры буферного регистра 2. Де- 4.» шифратор 4 последовательно подключает выхода триггеров буферного регистра 2 к выходу коммутатора и, следовательно, через управляющий вход 12 блока 6 к входу элемента И 18. Если подклю— 50 'ченный выход триггера 2 находится в единичном состоянии, то на выходе коммутатора 3 имеется высокий потенциал, элемент И 18 вырабатывает сигнал, по которому реверсивный счетчик 22 уве~ >5 личивает свое состояние,и в память 9 записывается адрес входного датчика, имеющего единичное состояние.The pulses of the generator 15 arrive '30 to the inputs of the elements And 17-19. The And 19 element is triggered, to the second input of which an enable signal is sent from the direct output of the trigger 16 (set to a single state by initial reset *.) Advantageous pulses of And 19 through the first output 23 of block 6 are fed to the input of the counter 5, which generates serial addresses of the sensors being polled. The device receives information inputs 40. Signals from the sensors, the corresponding triggers of buffer register 2 are triggered on the leading edges of the signals of the excited sensors. De- 4. ”The encoder 4 sequentially connects the output of the triggers of the buffer register 2 to the output of the switch and, therefore, through the control input 12 of the block 6 to the input of the element And 18. If the connected output of the trigger 2 is in a single state, then the output of the switch 3 has a high potential, the element And 18 It produces a signal by which the reversible counter 22 increases ~> 5 and displays its state, and the address of the input sensor having a single state is recorded in memory 9.

Процесс записи управляется сигна-<> лом, поступающим на вход записи блока 9с четвертого выхода 26 блока 6.The recording process is controlled by a signal - <> scrap received at the recording input of block 9c of the fourth output 26 of block 6.

Высокий потенции с выхода коммутатора 3 через элемент задержки 7 подается также на входы блока 8 сравнения. В соответствии с номером возбужденной шины дешифратора 4 сработает один из элементов блока 8 и сбрасывает адресуемый триггер буферного регистра 2.High potency from the output of the switch 3 through the delay element 7 is also fed to the inputs of block 8 comparison. In accordance with the number of the excited bus of the decoder 4, one of the elements of block 8 will work and resets the addressable trigger of the buffer register 2.

Таким образом, в течение цикла опроса в блок 9 последовательно запишутся адреса всех возбужденных входных датчиков.Thus, during the polling cycle, the addresses of all excited input sensors are sequentially recorded in block 9.

Как только опрошен датчик е последним номером, то в соответствии с набором нулей и единиц на входах 13 блока 6 дешифратор 14 выработает единичный потенциал, который установит триггер 16 в нулевое состояние, на входе элемента И 17 установится разрешающий сигнал. Импульсы с генератора 15 теперь подаются через элемент И 17 на вычитающий вход реверсивного счетчика 22 и через третий выход 25 блока 6 - на вход чтения блока 9. Адреса возбужденных датчиков последовательно считываются через шифратор 10 и выход 11 в управляющую вычислительную машину. Когда считан последний адреса, в реверсивном счетчике 22 установится нулевое состояние, по которому выход дешифратор 21 примет единичное состояние, четвертый элемент И 20 сработает и установит триггер 16 в единичное состояние, а счетчик, адреса - в нулевое. Импульсы с генератора 15 вновь подаются на счетный вход счетчика адреса 5 и повторится цикл ¹ опроса. .As soon as the sensor e has been interrogated by the last number, in accordance with the set of zeros and ones at the inputs 13 of block 6, the decoder 14 will develop a unit potential that sets the trigger 16 to zero, an enable signal will be established at the input of the And 17 element. The pulses from the generator 15 are now fed through the element And 17 to the subtracting input of the reverse counter 22 and through the third output 25 of the block 6 to the reading input of the block 9. The addresses of the excited sensors are sequentially read through the encoder 10 and the output 11 to the control computer. When the last address is read, in the reverse counter 22, a zero state will be established, according to which the output of the decoder 21 will take a single state, the fourth element And 20 will work and set the trigger 16 to a single state, and the counter, addresses to zero. The pulses from the generator 15 are again fed to the counting input of the address counter 5 and the polling cycle ¹ will be repeated. .

Если в цикле опроса не выявлено новых возбужденных состояний, датчиков, то элемент И. J 8 не .выработает ни^- одного импульса, реверсивный счетчик 22 останется· в нулевом состоянии и сразу же после установки, триггера 16 в нулевое состояние сработает элемент И 20, переводя триггер 16 в единичное состояние, сработает элемент И 20, переводя триггер 16 в единичное состояние, счетчик адреса 5 - в нулевое. Начинается новый цикл опроса.If the poll cycle is not revealed new excited states of sensors, the element 8 is not I. J .vyrabotaet audio ^- one pulse down counter 22 remains at zero · condition and immediately after installation, the trigger 16 into the zero state and work element 20, translating the trigger 16 to a single state, the And 20 element will work, translating the trigger 16 to a single state, the address counter 5 to zero. A new polling cycle begins.

Таким образом, устройство обеспечивает опрос датчиков, формирование и передачу в управляющую вычислительную машину адресов датчиков, вменивших свое состояние.Thus, the device provides a survey of sensors, the formation and transmission to the control computer of the addresses of the sensors that have changed their state.

Claims (2)

1. Устройство для ввода информации, содержащее буферный регистр, счетчик, дешифратор, блок памяти и блок сравнения, выходы счетчика соединены с входами дешифратора и адресными входами блока памяти, информационные вхо ды буферного регистра являются инфор-ю первыми входами первого, второго мационными входами устройства, отличающееся тем, что, с целью повышения надежности устройства, оно содержит коммутатор, блок синхронизации и элемент задержки, выход 1 которого соединен с входами первой группы блока сравнения, выходы которого соединены с входами сброса буферного регистра, выходы которого соединены с информационными входами комму- 20 татора, выход которого соединен с входом элемента задержки и управляющим входом блока синхронизации, первый, второй, третий и четвертый выходы которого соединены соответственно с так-25 товым входом счетчика, входом сброса счетчика, входом чтения и уходом записи блока памяти, выходы блока памяти являются информационными выходами устройства, выходы дешифратора со-30 ' единены с адресными входами блока син6 мутатора и входами второй группы блока сравнения.1. A device for inputting information containing a buffer register, a counter, a decoder, a memory unit and a comparison unit, the outputs of the counter are connected to the inputs of the decoder and the address inputs of the memory unit, the information inputs of the buffer register are the first information inputs of the first and second device inputs characterized in that, in order to increase the reliability of the device, it contains a switch, a synchronization unit and a delay element, the output 1 of which is connected to the inputs of the first group of the comparison unit, the outputs of which are connected to the buffer register reset strokes, the outputs of which are connected to the information inputs of a switch 20, the output of which is connected to the input of the delay element and the control input of the synchronization unit, the first, second, third, and fourth outputs of which are connected respectively to the counter input 25, the reset input counter, reading input and leaving the memory block record, the memory block outputs are the information outputs of the device, the outputs of the co-30 'decoder are connected to the address inputs of the syn6 block of the mutator and the inputs of the second group of the cp block Avoids. 2. Устройство по п. ^отличающееся тем,что блок синхронизации содержит генератор импульсов, четыре элемента И, триггер, два дешифратора и реверсивный счетчик, вы— .. ход генератора импульсов соединен с и третьего элементов И, входы первого дешифратора являются адресными входами блока, выход первого дешифратора соединен с входом сброса триггера, прямой выход которого соединен с вторыми входами второго'и третьего элементов И, а инверсный — с вторым входом первого элемента И и первым входом четвертого элемента И, выход которого соединен с входом установки триггера и. является вторым выходом блока, выход третьего элемента И ’ является, первым выходом блока,, третий вход второго элементу И является управляющим входом блока, выходы реверсивного счетчика соединены с входами второго дешифратора, выход которого соединен с вторым входом четвертого элемента И, выход первого элемента И соединен с вычитающим входом реверсивного счетчика и является чет-2. The device according to p. ^ Characterized in that the synchronization unit contains a pulse generator, four AND elements, a trigger, two decoders and a reverse counter, the output is .. the pulse generator output is connected to and the third AND element, the inputs of the first decoder are address inputs of the block , the output of the first decoder is connected to the trigger reset input, the direct output of which is connected to the second inputs of the second and third AND elements, and the inverse to the second input of the first AND element and the first input of the fourth AND element, the output of which is connected to the input m and setting the flip-flop. is the second output of the block, the output of the third element And 'is, the first output of the block, the third input of the second element And is the control input of the block, the outputs of the reverse counter are connected to the inputs of the second decoder, the output of which is connected to the second input of the fourth element And, the output of the first element And connected to the subtracting input of the reverse counter and is even