PT79474B - A method to compensate for the truncation error in a sampled signal and device for carrying out the method - Google Patents

A method to compensate for the truncation error in a sampled signal and device for carrying out the method Download PDF

Info

Publication number
PT79474B
PT79474B PT79474A PT7947484A PT79474B PT 79474 B PT79474 B PT 79474B PT 79474 A PT79474 A PT 79474A PT 7947484 A PT7947484 A PT 7947484A PT 79474 B PT79474 B PT 79474B
Authority
PT
Portugal
Prior art keywords
signal
filter
input
value
digital
Prior art date
Application number
PT79474A
Other languages
English (en)
Other versions
PT79474A (en
Original Assignee
Ericsson Telefon Ab L M
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ericsson Telefon Ab L M filed Critical Ericsson Telefon Ab L M
Publication of PT79474A publication Critical patent/PT79474A/pt
Publication of PT79474B publication Critical patent/PT79474B/pt

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/06Arrangements for sorting, selecting, merging, or comparing data on individual record carriers
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00Networks using digital techniques
    • H03H17/02Frequency selective networks
    • H03H17/0219Compensation of undesirable effects, e.g. quantisation noise, overflow
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00Networks using digital techniques
    • H03H17/02Frequency selective networks
    • H03H17/04Recursive filters
    • H03H17/0461Quantisation; Rounding; Truncation; Overflow oscillations or limit cycles eliminating measures
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/499Denomination or exception handling, e.g. rounding or overflow
    • G06F7/49942Significance control
    • G06F7/49947Rounding
    • G06F7/49984Rounding away from zero

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computing Systems (AREA)
  • Computational Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)
  • Dc Digital Transmission (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Interface Circuits In Exchanges (AREA)
  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Complex Calculations (AREA)
  • Noise Elimination (AREA)
  • Radar Systems Or Details Thereof (AREA)
  • Electronic Switches (AREA)
  • Reduction Or Emphasis Of Bandwidth Of Signals (AREA)
  • Facsimile Image Signal Circuits (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Optical Communication System (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Error Detection And Correction (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Apparatus For Radiation Diagnosis (AREA)
  • Analysing Materials By The Use Of Radiation (AREA)

Description

DESCRIÇÃO DO INVENTO
Este invento diz respeito ao processo e equipamento em que um sinal amostrado, com um determinado número de bits, por exemplo 16 bits, é compensado para os erros que aparecem no sinal quando este e cortado para um valor mais baixo, depois de uma multiplicação. Esta operação é geralmente realizada num filtro digital.
Num filtro digital, especialmente naquele que está incluído num circuito de audioprocessarnento de uma linha de assinante (SLAC) são realizados cálculos sobre um sinal amostrado. Cada amostra de sinal e representada como uma palavra digital em código linear. 0 número de bits por palavra depende da faixa dinâmica requerida pelo filtro·
Nos filtros são realizados cálculos de multiplicações com cojs ficientes digitais. 0 resultado da multiplicação contém normalmente mais bits do que o comprimento útil da palavra e este resultado tem, portanto, de ser arredondado ou cortado. Por arredondamehto entende-se que o valor digital é dado por um novo valor que fica próximo, ou para cima ou para baixo, do valor original de acordo com as mesmas regras que se aplicam aos números decimais. Por cor te, ou truncatura, entende-se aqui que é um corte na amplitude, isto ó, o valor digital corresponde a um novo valor em que a grandeza é sempre menor do que a grandeza do valor original (corte na direcção do zero)♦
Se e utilizado o arredondamento corre-se o risco de auto-oscjL lações no filtro digital se este for do tipo de resposta de impulsos Infinita, isto é, filtro em que o sinal é realimentado.
Se é utilizado o corte em amplitude, o filtro pode ser construído de modo que desapareça o risco de auto-oscilação, desde que os valores digitais sejam continuamente arredondados na direcção do zero. 0 corte é ainda mais fácil de realizar do que o arredondamento. No entanto, do corte da amplitude resulta que o sinal será sempre mais pequeno» devido aos erros de corte nos cálculos. Isto afecta especialmente os níveis de sinal baixo em que o erro de corte não é desprezável comparado com a amplitude do sinal. Na Figura 1 que acompanha, está indicado um sinal analógico 1 que,neste
63 116
CASE Μ 4507
Re: DJP/BKB/44007
-3exemplo, é sinusoidal. Foi amostrado de modo a fornecer valores de amostragem Sp S2....Sn que constituem o sinal de entrada para o filtro digital. 0 sinal de saída do filtro está indicado na Figura
2. A parte as alterações previstas no sinal, camadas pela filtragem, os valores de amostragem Sp S2....são fornecidos com um valor um pouco mais baixo do que o valor do sinal nominal 1 devido ao cor te do filtro. 0 sinal analógico (a tracejado) 2 que corresponde aos valores de amostragem truncados, Sp Sg»···· ©» portanto, menor do que o sinal 1.
Sabe-se que o aumento de bits/palavra reduz o efeito dos erros de corte, de modo a torná-lo o mais pequeno possível. MUitos bita/ /palavra tem como consequência circuitos mais complicados e, portaii to, serão maiores oa registadores, a armazenagem, e as unidades de cálculo, isto é as unidades lógicas aritméticas (ALTT). No desenho anexo, Figura 3» mostra-se a amplificação A num filtro, em função do nivel do sinal. 0 número de bits/palavra (16, 17, 18 ou 19 bits/ /palavra) foi indicado como parâmetro.
0 objectivo do presente invento é o de estabeleoer um método e um dispositivo que compensará o erro que ocorre no corte de um ai nal digital que tem um certo número de bits/palavra, sendo o sinal processado num filtro digital.
De acordo com o invento o erro médio de corte para o filtro que processa o sinal, é calculado pela soma deste erro médio à amostra positiva de entrada do filtro e pela subtracção desse erro às amostras negativas de entrada. 0 invento tem as características indicadas nas reivindicações·
0 invento será agora descrito em pormenor com referencia aos desenhos anexos.
FLg*s. 1 β 2 são diagramas de um sinal sinusoidal, amostrado antes e depois do corte no filtro digital;
Fig*, 3 mostra a amplificação num filtro digital em função do nível do sinal de entrada, para diferentes comprimentos de palavra;
Fig*s. 4 e 5 são diagramas correspondentes aos diagramas das Figuras 1 e 2 e entendemr-se como ilustranioo método, de acordo com o invento;
65 116
CASE LM 4507
Re: DJP/BKB/44007
-4-
ílg5. 6 é um esquema de blocos de uma possível realização do processo de acordo com o invento}
Fig*. 7 é o mesmo esquema que o da Figura 5» mas 0 processo inventivo foi agora utilizado no sinal de entrada do filtro.
As Figuras 1, 2 e 5 foram explicadas anteriormente em conjunto oom os fundamentos técnicos. A Figura 4 é um diagrama de tempos mostrando ccmo, de acordo com o processo inventivo, é somado um valor +et às amostras positivas do sinal, S^, S2, .... e um valor negativo -et e somado àa amostras negativas do sinal, S^, .....
Não é somada qualquer correcção quando a amostra do sinal é igual a zero, Sc. A Figura 5 é um diagrama do sinal de saída do filtro digital. Como a correcção e^ foi seleccionada para ser igual ao erro médio de corte, as amostras do sinal de saída seguem, em média, o sinal de saída nominal desejado.
A Figura 6 é um esquema de blocos de uma possível configuração de um dispositivo incluído numa linha de assinante com circuito de audloproceasarnento (SLAC), por exemplo, e realiza o processo de acordo com o invento. Obtém-se na entrada a um sinal amostrado que não foi ainda processado em qualquer filtro digital e não está corta do. Este sinal é levado para um filtro de transmissão principal, 1, para filtragem como está descrito na aplicação de patente FCT/US80/ /00754, por exemplo. A entrada está ligada a uma primeira entrada de um cirouito digital scmador 2 e a uma unidade sensora 4 que de modo convencional, determina a polaridade do sinal de entrada na entrada a. 0 bloco 5 está aqui ilustrado como uma unidade de memória simples, que armazena os valores +e^ e na forma digital, sendo o valor +β^ obtido na saída 6, e o valor -e^. na saída b^»
Como os valores +e^_ são geralmente representados por mais do que um bit, bj^ e b2 representam a saída de duas linhas múltiplas (bua) para a segunda entrada do circuito somador 2 em resposta à grandeza de saída (0 ou 1) obtida à saída da unidade sensora (4)· Se esta unidade deteota uma polaridade positiva no sinal de entrada, na entrada a, é enviado um "um” binário para o comutador 5 que liga a saída b^ à segunda entrada do circuito somador 2. Por outro lado, se é detectada uma polaridade negativa, é aplicado um "zero" e o comutador é comandado de modo que a saída b^ é ligada à segunda entrada
63 116
CASE LM 4507
Rex DJP/BKB/44007
-5do circuito somador. É então somado um valor +©t à entrada do sinal amostrado o qual ó depois levado para 0 filtro digital 1. No filtro é realizado um cálculo com auxílio de circuitos scmadores e multiplicadores e os cortes são realizados, obtendo-se um sinal de saída oom uma amostragem de sinal que está indicada na Figura 5, bem como a resultante contrapartida analógica, curva 3* A Figura 7 e um diagrama da amplificação do filtro em função do nível do sinal de entrada, quando o circuito de compensação, de acordo oom a Figura 6, é ligado tal como antecedendo o filtro, an comparação oom a amplificação de acordo com a Figura 3» pode ver-se que as mesmas propriedades de amplificação são encontradas com 16 bits/ /palavra, neste caso utilizando o processo inventivo, e para 19 bits/palavra se não for utilizado o processo inventivo. A melhoria da amplificação corresponde portanto a comprimento de palavras de vários bits e, de acordo com 0 que se disse atrás, isto torna os circuitos calculadores mais simples.
0 circuito de compensação, de acordo com a Figura 6, está representada na forma de esquema de blocos para fins explicativos e constitui uma possível configuração. Na prática, os vários blocos (unidades de memória, circuito somador, comutadores) são realizados na técnica de circuitos integrados (IC) na unidade aritmética ALTT do circuito de linha do assinante.
De modo que esta compensação de erro de corte se possa manter simples, a grandeza deve ser um número inteiro na unidade ALTT. Daqui resulta, normalmente, que a compensação não e lnteiramente óptima.
-

Claims (3)

  1. REIVINDICAÇÕESls - Processo de compensação do erro que, num sinal digital com um determinado número de bits, ocorre pelo corte num filtro digital, em especial corte na amplitude, sendo o sinal positivo ou negativo em relação a um dado nível zero, caracterizado por, quando o sinal e positivo, ser somado um primeiro valor positivo (e^.) ao sinal, correspondendo este valor ao erro médio de corte e, quando o sinal é negativo, ser somado um segundo valor negativo ao sinal ·
    63 116
    CASE LM 4507
    Re: DJP/BKB/44007
    -62*. - Processo de acordo com a reivindicação 1, caracterizado por os referidos primeiro e segundo valores (+6^. e -e^) serem de igual grgndeza.
  2. 3δ. - Processo de acordo com as reivindicações 1 e 2 caractjs rizado por nenhum dos referidos valores ser somado ao sinal digital quando este ó igual a zero*
  3. 4s. - Dispositivo para realizar o processo de acordo com as reivindicações 1-3 caracterizado por uma unidade de memória (3) que armazena e que, atravós de ambas as saídas, envia um primeiro valor positivo e um segundo valor negativo (ψβ^. e -et)$ P°r uma unidade de detecção (4) para determinai a polaridade do sinal amos, trado aplicado ao filtro digital (1)? e por uma unidade de comutação (5) ligada à primeira entrada de um circuito somador (2) em que a segunda entrada recebe o referido sinal e que tem a sua saí da ligada à entrada do filtro (1)·
PT79474A 1983-11-24 1984-11-08 A method to compensate for the truncation error in a sampled signal and device for carrying out the method PT79474B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SE8306483A SE440300B (sv) 1983-11-24 1983-11-24 Forfarande for att i en samplad signal kompensera for trunkeringsfel samt anordning for utforande av forfarandet

Publications (2)

Publication Number Publication Date
PT79474A PT79474A (en) 1984-12-01
PT79474B true PT79474B (en) 1986-08-05

Family

ID=20353446

Family Applications (1)

Application Number Title Priority Date Filing Date
PT79474A PT79474B (en) 1983-11-24 1984-11-08 A method to compensate for the truncation error in a sampled signal and device for carrying out the method

Country Status (22)

Country Link
US (1) US4750146A (pt)
EP (1) EP0162076B1 (pt)
KR (1) KR900008410B1 (pt)
AT (1) ATE30653T1 (pt)
AU (1) AU569928B2 (pt)
BR (1) BR8407181A (pt)
CA (1) CA1248603A (pt)
DE (1) DE3467275D1 (pt)
DK (1) DK162868C (pt)
ES (1) ES8601596A1 (pt)
FI (1) FI82795C (pt)
GR (1) GR80983B (pt)
IE (1) IE55857B1 (pt)
IN (1) IN161619B (pt)
IT (1) IT1177290B (pt)
MX (1) MX156872A (pt)
MY (1) MY100565A (pt)
NO (1) NO167348C (pt)
PT (1) PT79474B (pt)
SE (1) SE440300B (pt)
WO (1) WO1985002508A1 (pt)
YU (1) YU45678B (pt)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01169627A (ja) * 1987-12-25 1989-07-04 Toshiba Corp 高精度加算装置
JP2957183B2 (ja) * 1988-07-29 1999-10-04 日本電気株式会社 巡回型ディジタルフィルタ
JP3199371B2 (ja) * 1990-07-30 2001-08-20 松下電器産業株式会社 丸め装置
JPH04332215A (ja) * 1991-05-08 1992-11-19 Matsushita Electric Ind Co Ltd オフセット除去装置
JP3103914B2 (ja) * 1992-08-21 2000-10-30 ソニー株式会社 データの丸め処理回路およびデータの復元回路
US5493343A (en) * 1994-12-28 1996-02-20 Thomson Consumer Electronics, Inc. Compensation for truncation error in a digital video signal decoder
US5696710A (en) * 1995-12-29 1997-12-09 Thomson Consumer Electronics, Inc. Apparatus for symmetrically reducing N least significant bits of an M-bit digital signal
US6240431B1 (en) * 1998-10-31 2001-05-29 Hewlett-Packard Company Decompression of limited range floating point numbers
US6253222B1 (en) * 1998-10-31 2001-06-26 Hewlett-Packard Company Compression of limited range floating point numbers
US6401107B1 (en) * 1999-11-03 2002-06-04 Motorola, Inc. Method and processor for reducing computational error in a processor having no rounding support
US9450601B1 (en) 2015-04-02 2016-09-20 Microsoft Technology Licensing, Llc Continuous rounding of differing bit lengths

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3891837A (en) * 1972-07-03 1975-06-24 Drew E Sunstein Digital linearity and bias error compensating by adding an extra bit
US4195350A (en) * 1978-06-19 1980-03-25 Cbs Inc. Method and apparatus for eliminating deadband in digital recursive filters
US4282581A (en) * 1979-10-15 1981-08-04 Sperry Corporation Automatic overflow/imminent overflow detector
US4280196A (en) * 1979-11-14 1981-07-21 Hewlett-Packard Company Correction of zero drift, gain drift, and distortion errors in analog storage devices
US4589084A (en) * 1983-05-16 1986-05-13 Rca Corporation Apparatus for symmetrically truncating two's complement binary signals as for use with interleaved quadrature signals

Also Published As

Publication number Publication date
DK335385D0 (da) 1985-07-23
NO167348C (no) 1991-10-23
IT1177290B (it) 1987-08-26
DE3467275D1 (en) 1987-12-10
IT8423695A1 (it) 1986-05-22
KR850003641A (ko) 1985-06-20
MX156872A (es) 1988-10-06
IN161619B (pt) 1988-01-02
FI852458L (fi) 1985-06-20
GR80983B (en) 1984-11-29
AU569928B2 (en) 1988-02-25
IE842975L (en) 1985-05-24
WO1985002508A1 (en) 1985-06-06
EP0162076A1 (en) 1985-11-27
YU45678B (sh) 1992-07-20
US4750146A (en) 1988-06-07
SE8306483D0 (sv) 1983-11-24
NO854118L (no) 1985-10-24
CA1248603A (en) 1989-01-10
DK162868B (da) 1991-12-16
KR900008410B1 (ko) 1990-11-20
SE440300B (sv) 1985-07-22
EP0162076B1 (en) 1987-11-04
FI82795C (sv) 1991-04-10
ATE30653T1 (de) 1987-11-15
DK162868C (da) 1992-05-04
SE8306483L (sv) 1985-05-25
MY100565A (en) 1990-11-15
FI82795B (fi) 1990-12-31
BR8407181A (pt) 1985-11-05
ES537892A0 (es) 1985-10-16
PT79474A (en) 1984-12-01
YU197584A (en) 1987-10-31
IE55857B1 (en) 1991-01-30
FI852458A0 (fi) 1985-06-20
AU3613184A (en) 1985-06-13
ES8601596A1 (es) 1985-10-16
NO167348B (no) 1991-07-15
DK335385A (da) 1985-07-23
IT8423695A0 (it) 1984-11-22

Similar Documents

Publication Publication Date Title
PT79474B (en) A method to compensate for the truncation error in a sampled signal and device for carrying out the method
O'cinneide Entrywise perturbation theory and error analysis for Markov chains
DE2222197C3 (de) Anordnung zum Auf- bzw. Abrunden von Binärzahlen
JPS61223946A (ja) モジュロ演算装置
US4694417A (en) Method and apparatus for determining the magnitude of a square root of a sum of squared value using vernier addressing
US4737925A (en) Method and apparatus for minimizing a memory table for use with nonlinear monotonic arithmetic functions
JPH0519170B2 (pt)
Scott A simplified method for the bilinear sz transformation
el Lozy Remark on “Algorithm 395: Student's t-Distribution [S14]” and Remark on “Algorithm 396: Student's Quantiles [S14]”
JPS6343419A (ja) リ−ドソロモン符号復号装置
Davies et al. Globally convergent monotonic suppression techniques for automatic root finders in vibration analysis
JPS6033629A (ja) 演算装置
Greaves An algorithm for the solution of certain differential-difference equations of advanced type
Hengartner et al. Extremal Problems for the Classes SR-p and TR-p
KR100493010B1 (ko) 디지탈신호처리를위한고정밀도의제산방법
Andriessen Euler's integration method in true parallel processing
Srivastav Computing the singular behavior of solutions of the Cauchy singular integral equations
Hasebe et al. Cracks at joint of strip and semiinfinite plate
Hyslop et al. Error free incremental construction of Voronoi diagrams in the plane
JPS61138332A (ja) デイジタル演算回路
KR920701903A (ko) 근사산술디비전을 수행하는 방법 및 장치
Tucker Computational algorithms for ordinary differential equations
KORMAN Exact Multiplicity Results for a Class of Boundary-Value
JPH0561641A (ja) 数値計算処理装置
KR970705073A (ko) 32비트 데이타 경로를 사용하는 배정도(64비트) 시프트 연산(Double Precision (64bit) Shift Operations Using a 32Bit Data Path)

Legal Events

Date Code Title Description
MM3A Annulment or lapse

Free format text: LAPSE DUE TO NON-PAYMENT OF FEES

Effective date: 20010228