PT749663E - Comutador de telecomunicacoes com redundancia aperfeicoada - Google Patents

Description

DESCRIÇÃO "COMUTADOR DE TELECOMUNICAÇÕES COM REDUNDÂNCIA APERFEIÇOADA"

5 ANTECEDENTES DA INVENÇÃO V.

CAMPO DA INVENÇÃO A presente invenção diz respeito, em geral, ao campo das telecomunicações e, de um modo mais específico, aos comutadores de 10 telecomunicações programáveis que possuem características de redundância aperfeiçoada.

DISCUSSÃO DA TÉCNICA ANTERIOR

Os comutadores programáveis para comutar sinais de telecomunicações 15 multiplexadas por divisão de tempo (TDM) são utilizados num amplo leque de aplicações tais como envio de mensagens de voz. serviços de venda telefónica e similares. Um comutador programável normalmente está controlado por um dispositivo anfitrião, o qual é tipicamente um computador que executa um programa de aplicação de telecomunicações. Um utente pode 20 adquirir um programa de aplicação disponível comercialmente que seja compatível com o anfitrião e com o hardware do comutador, ou pode escolher escrever um programa de utente.

Um comutador de telecomunicações moderno está organizado tipicamente com tráfico de dados e de voz. tudo o que se encaminha ao longo de um bus 25 TDM central. As interfaces com a rede telefónica comutada pública (PSTN) agrupam-se em placas de circuito ou “placas de linha” junto com o conjunto do circuito de controlo para manejar o tráfico que chega através dessa placa. As diferentes placas de linha podem incluir diferentes inl/rfaces para suportar os diferentes protocolos de sinalização, incluindo Tl, EI e 30 Jl. Em qualquer sistema pode haver uma combinação de placas de linha, cada uma das quais pode levar Tl, El. Jl, DS3, SONET ou sinais analógicas.

Todas as placas de linha recebem instruções desde uma unidade central de processo (CPU) com frequência um microprocessador, ao longo de um bus de controlo de enlace de dados de alto nível (HDLC). Cada placa de linha 35 tem uma ranhura projectada numa placa traseira passiva ou placa mãe onde aquela é montada e um conector que estabelece as trajectórias adequadas - 1 - para os sinais entre a placa e o bus TDM quando a placa está montada na ranhura. Os sinais de telecomunicações que chegam são transmitidos pelo bus TDM através das placas de linha e são comutados até o porto de saída adequado que pode, ou não, estar situado em outra placa de linha. Todo o 5 tráfico no bus TDM está controlado pela CPU, a qual responde às mensagens procedentes do anfitrião. A CPU controla a rotina que comuta o tráfico de dados e a voz através duma matriz de comutação, tipicamente um intercâmbio por quota de tempo.

Normal mente, um comutador tem Um número de placas de linha, as quais 10 transmitem dados de forma simultânea. Si uma das placas de linha falhasse, a corrente de dados que estava encaminhada previamente através da placa deve ser reencaminhada através duma placa de retorno, mediante a sua substituição por uma nova placa. Em outro caso. a comutação a secções suportadas pela placa com falha, perder-se-ia completamente. 15 0 documento GB-A-2014018 descreve um sistema de comutação telefónica que abrange uma pluralidade de unidades de passo de palavras, cada uma das quais inclui um comutador TDM para comutar sinais sobre as ranhuras de chegada até as ranhuras de saída, um circuito de linha principal e um equipo de controlo. As unidades de separação de palavras foram 20 interconectadas através duma unidade comutadora de juntura. Tanto as unidades de separação de palavras como a unidade comutadora de juntura estão controladas por uma unidade central de processamento. Quando a unidade central de processamento detecta um mal funcionamento numa das unidades de separação de palavras, todos os sinais das unidades de 25 separação de palavras com mal funcionamento são reencaminhados até uma unidade de separação de palavras de reserva.

Os sistemas convencionais, tais como os descritos na Solicitude de Patente UK GB-2014018 substituem uma unidade de comutação completa, incluindo os comutadores de divisão de tempo, o circuito de interfaz 30 digital de linha principal e os módulos de linha para o processamento do protocolo de sinalização de telecomunicações, ao detectar uma falha no comutador, ditos sistemas sacrificam a funcionalidade dum comutador de telecomunicações completo quando, por exemplo, só falha um único módulo de linha ou uma interfaz de linha principal digital. Além disso, tais sistemas 35 devem dedicar grandes recursos de processamento para administrar o reencaminhamento de todos os sinais de telecomunicações desde um comutador a outro. - 2 -

SUMÁRIO DA INVENÇÃO

De acordo com a presente invenção, proporciona-se um comutador de telecomunicações programável que dispõe de um primeiro módulo de linha configurado para receber pelo menos um sinal de telecomunicações de um 5 certo tipo de protocolo determinado, abrangendo o comutador meios para ligar e desligar trajectórias de comutação entre uma pluralidade de canais de comunicação, um dispositivo E/S e um processador de dadòs: uma matriz de comutação para ligar e desligar dinamicamente as trajectórias de comunicações entre uma pluralidade de canais de 10 comunicação, na que o priml/ro módulo de linha foi configurado para transmitir sinais de telecomunicações a uns predeterminados de dita pluralidade de canais de comunicação da matriz de comutação, na que o primeiro módulo de linha pode ser instruído de forma independente para transmitir a qualquer um da variedade de canais de comunicação, e na que. 15 além disso, o segundo módulo de linha pode ser instruído de forma independente para transmitir sinais de telecomunicações a uns predeterminados da citada pluralidade de canais de comunicação da matriz de comunicação; um dispositivo activo de E/S acoplado ao. e associado com. primeiro 20 módulo de linha configurado para terminar uma secção externa que tem pelo menos um condutor que tem pelo menos um sinal de telecomunicações do dito tipo de protocolo determinado, tendo o dispositivo de entrada activo uma pluralidade de modos de conexão, sendo um primeiro modo tal que a secção se liga, em relação de comunicação, com o primeiro módulo de linha, e sendo 25 um segundo modo tal que a secção se liga, em relação de comunicação, com o segundo módulo de linha, modificando o dispositivo de entrada activo desde o primeiro modo até o segundo modo como resposta a um sinal de mudança, e um processador de dados configurado para responder a um mal 30 funcionamento do primeiro módulo de linha, instruindo ao segundo módulo de linha para que transmita os sinais de telecomunicações recebidos ao mesmo predeterminado de.ditos canais de comunicação utilizados previamente pelo primeiro módulo de linha e para criar o sinal de mudança e para substituir funcionalmente o primeiro módulo de linha pelo segundo módulo de linha. 35 Num primeiro modo de conexão, o dispositivo de entrada conecta a secção, em relação de comunicação, com um primeiro módulo de linha. No entanto, se o primeiro módulo de linha falhasse, a dita falha é detectada - 3 - pela CPU que envia um sinal de "mudança" ao dispositivo de entrada, instruindo-o para comutar a um segundo modo. No segundo modo. o dispositivo de entrada conecta a secção, em relação de comunicação, com um segundo módulo de linha que funciona em substituição do primeiro módulo de linha 5 que falhou.

Tipicamente, quando o dispositivo de entrada está no segundo modo. as secções são conectadas ao segundo módulo de linha através dum conector de entrada, ou bus de E/S, e um dispositivo de entrada em espera. 0 dispositivo de entrada em espera também possui vários modos de conexão. Num 10 primeiro modo, o dispositivo de entrada em espera conecta o segundo módulo de linha com o bus de E/S. Num segundo modo, o dispositivo de entrada em espera desliga o segundo módulo de linha do bus de E/S. 0 dispositivo de entrada em espera é instruído para modificar os modos através dum sinal "de espera" que recebe da CPU. Depois de falhar um módulo de linha, a CPU 15 instrui, em primeiro lugar, ao dispositivo de entrada em espera para conectar o segundo módulo de linha com o bus de E/S. O dispositivo de entrada é instruído a continuação para conectar a sua secção com o bus de E/S. Já que cada um dos sinais de espera e de mudança criados pela CPU são particulares para um dispositivo de entrada ou dispositivo de entrada em 20 espera, respectivamente. a CPU pode instruir individualmente a cada dispositivo.

Os módulos de linha da invenção estão organizados, de preferência, em grupos separados, constituindo cada grupo uma unidade de linha. De forma similar, os dispositivos de entrada estão organizados, de preferência, em 25 grupos separados, formando cada grupo uma unidade de entrada e oferendo serviço a uma unidade de linha. Do mesmo modo. os dispositivos de entrada em espera estão organizados em grupos, formando cada grupo uma ul/dade de entrada em espera, e oferecendo serviço a uma unidade de linha. Na realização preferida, cada unidade de linha, cada unidade de entrada e cada 30 unidade de entrada em espera constitui uma placa de circuito impresso na que se dispõem os elementos dessa unidade. Ditas placas de circuito estão citadas, respectivamente, como "placas de linha", "placas de E/S", e "placas de E/S em espera". Enquanto que os módulos de linha, os dispositivos de entrada e os dispositivos de entrada em espera podem 35 funcionar de forma independente, uma realização preferida da invenção prevê que cada unidade de linha, cada unidade de entrada e cada unidade de entrada em espera seja inserida e extraída do sistema como um conjunto. - 4 -

Numa realização da invenção, existem várias unidades de entrada em espera conectadas ao bus de E/S e cada uma oferece serviço a uma unidade de linha diferente. Quando existe uma falha duma unidade de linha completa, a CPU instrui a uma das unidades de entrada em espera para conectar sua 5 unidade de linha com o bus de E/S. A unidade de entrada que oferece serviço à unidade de linha que falhou é instruída a continuação pela CPU para conectar a sua secção ao bus de E/S.

Se a nova unidade de linha operativa falha posteriormente, outra unidade de entrada em espera é instruída pela CPU para conectar sua unidade 10 de linha ao bus de E/S. A unidade de entrada em espera que oferece serviço à nova unidade de linha que falhou é instruída para modificar os modos e desligar a nova unidade de linha que falhou do bus de E/S. Desta forma, a segunda falha também é manejada através de reencaminhamento da corrente de dados ao longo do bus de E/S. 15 Em outra realização, o comutador inclui várias unidades de entrada, cada uma das quais oferece serviço a uma unidade de linha, várias unidades de entrada em espera, cada uma das quais oferece serviço a uma unidade de linha, e vários buses de E/S. Isto proporciona vários níveis de redundância para as unidades de linha atendidas pelos dispositivos de entrada. Quando 20 uma dessas unidades de linha falha, a CPU instrui a um das unidades de entrada em espera para que modifique os modos, para ligar sua unidade de linha a um bus particular de E/S. A continuação, a CPU instrui à unidade de entrada que oferece serviço à unidade de linha que falhou para que ligue a sua secção com o mesmo bus de E/S. Desta forma, o sinal de 25 telecomunicações é atendido por uma unidade de linha através desse bus particular de E/S.

Se, posteriormente, falha outra unidade de linha atendida por uma unidade de entrada, instrui-se a uma unidade de entrada em espera diferente para que ligue a unidade de linha que atende com um bus de E/S que não 30 esteja sendo usado. A continuação, a CPU instrui à unidade de entrada que atende à nova unidade de linha que falhou para ligar a sua secção ao mesmo bus de E/S. Desta forma, reencaminha-se uma segunda corrente de dados de telecomunicações, de forma automática, desde uma unidade de linha que falhou até outra unidade de linha. 35 Outra realização da invenção inclui a comutação de secções individuais a partir de diferentes unidades de entrada, à mesma unidade de linha em espera ao longo do mesmo bus de E/S. Falhando um módulo de linha - 5 - numa primeira unidade de linha, detecta-se a falha pela CPU. Um primeiro dispositivo de entrada numa primeira entrada que liga uma primeira secção de telecomunicações com o módulo de linha que falhou, a continuação é instruído pela CPU para que modifique os modos de conexão com o propósito 5 de ligar a primeira secção com o bus de E/S. Um primeiro dispositivo de entrada em espera da unidade de entrada em espera é, a continuação, instruído pela CPU para ligar um primeiro módulo dè-linha da unidade de linha à que serve, com o bus de E/S. Isto ocasiona que a primeira corrente de dados seja ligada, em relação de comunicação, com o primeiro módulo de 10 linha da unidade de linha em espera.

Quando um módulo de linha, numa segunda unidade de linha, falha a continuação, a falha é detectada pela CPU. Um dispositivo de entrada duma segunda unidade de entrada que liga uma secção de comunicações com o segundo módulo de linha que falhou, é instruído pela CPU para que modifique 15 os modos de conexão com o propósito de ligar a segunda secção com o bus de E/S. Um segundo dispositivo de entrada em espera da unidade de linha em espera é, a continuação, instruído, pela CPU para ligar um segundo módulo de linha da unidade de linha à que serve, com o bus de E/S. Isto ocasiona a ligação da segunda corrente de dados, em relação de comunicação , com o 20 segundo módulo de linha da unidade de linha em espera.

Em cada uma das realizações de comutador, este está construído de tal forma que, quando a unidade de entrada desligou a unidade de linha à que serve, essa unidade de linha pode ser extraída do, e inserido no, comutador, sem interromper a transmissão do sinal de telecomunicações desde 25 as secções da unidade de entrada até uma segunda unidade de linha. Cada unidade de linha está situada, preferentemente, na sua própria placa de circuito impresso, a qual pode ser inserida e extraída do comutador. A placa tem um conector lateral através do qual a unidade de linha estabelece conexão com a CPU e com a unidade de entrada. 0 comutador também inclui uma 30 fonte de energia com a que estabelece conexão a unidade de linha, através dum conector lateral. Pode-se incluir uma fonte de potência de precarga que, ao inserir uma unidade de linha no comutador proporcione energia à unidade de linha antes de que a unidade de linha receba energia desde a fonte de potência. Isto evita uma grande flutuação do sinal criado pela 35 fonte de potência devido ao contacto com a unidade de linha sem alimentar. A fonte de potência e a fonte de potência de precarga (de preferência em ambos buses) podem receber ambas sua energia desde uma unidade de potência (ou placa de potência) do comutador. Caracteristicamente. encontram-se - 6 - presentes várias unidades de potência de forma que se uma falha, a potência ao comutador não é interrompida.

Cada uma das realizações do comutador inclui, de preferência, um protector de onda em cada uma das unidades de entrada e das unidades de 5 entrada em espera. Os protectores de onda encontram-se situados de tal forma que um sinal de telecomunicações passa através do protector de onda de uma unidade só quando dita unidade (de entrada ou de entrada em espera) esteja a ligar o sinal com uma unidade de linha à que serve. Desta forma, quando uma unidade de entrada modifica os modos para ligar a sua secção com 10 um bus de E/S, o protector de onda dessa unidade de entrada é evitado. No entanto, o sinal de telecomunicações procedente da secção deve passar a continuação através do protector de onda da unidade de entrada em espera que liga sua unidade de linha com o bus de E/S.

Os comutadores são tais que podem manejar qualquer um dos protocolos 15 Tl, EI ou J1 de sinalização. Caracteristicamente, a CPU é um microprocessador que proporciona direcções a cada uma das unidades de linha, das unidades de entrada e das unidades de entrada em espera. Cada uma das unidades de linha, unidades de entrada e unidades de entrada em espera também dispõe dum dispositivo de hardware desde o que a CPU pode 20 recuperar a informação que identifica essa unidade. A CPU chama periodicamente às direcções dadas a estes componentes, criando de forma sequencial sinais de chamada que incorporam as direcções para habilitar as saídas de cada unidade. Numa realização, a CPU detecta um mal funcionamento numa unidade de linha quando a mesma é incapaz de ler a informação de 25 identificação fora da unidade depois de chamar a sua direcção. Cada um dos comutadores das realizações preferidas proporciona redundância da CPU ao ter várias CPUs. Uma CPU está activa num instante e uma CPU de reserva toma, ao seu cargo, as funções de processamento de dados se a primeira falhar. 30 Os comutadores supra descritos podem também incluir um processador de sinal digital (DSP) e uma máquina de pacote. Se preferirem várias DSPs e máquinas de pacote de dados, de forma que se um deles activo falhasse a tarefa que o mesmo realiza pode ser automaticamente re-atribuída a outro pela CPU. Desta forma, as funções desejadas do DSP e da máquina do pacote 35 de dados não se perdem por uma simples falha. Como se pode apreciar, com as várias CPUs, fontes de potência, DSPs e máquinas de pacote de dados, e . a disposição de unidade de linha da presente invenção, os comutadores são - 7 - totalmente redundantes. Isto é. se qualquer componente simples no interior de um deles falhar, o comutador continua a funcionar.

BREVE DESCRIÇÃO DAS FIGURAS 5 A Figura 1 é uma vista esquemática dum comutador de telecomunicações programável, de acordo com a presente invenção; A Figura 2 é um esquema mais pormenorizado das placas de linha e das placas de E/S do comutador da Figura 1; A Figura 3 é uma vista isolada duma porção demonstrativa do esquema 10 da Figura 2; A Figura 4 é um diagrama do fluxo que mostra o fluxo de software na CPU do comutador da Figura 1, no momento do arranque do sistema; A Figura 5 é um diagrama de fluxo que mostra o fluxo de software na CPU do comutador da Figura 1 ao chamar às placas do comutador; 15 A Figura 6 é 1/ diagrama de fluxo que mostra o fluxo de software na CPU do comutador da Figura 1 ao. requerer um comutador de placa de linha, e A Figura 7 é uma vista esquemática das placas de linha e das placas de E/S duma realização alternativa do comutador de telecomunicações da 20 .Figura 1..

DESCRIÇÃO PORMENORIZADA DUMA REALIZAÇÃO PREFERIDA

Na figura 1 representa-se um comotador 10 de telecomunicações programável. 0 comotador está construido sobre cartões de circuito ou 25 "placas" que se dipõem em ranhuras de um plano traseiro passivo. Alternativamente, as placas podem estar, ao contrário, situadas no interior dum computador pessoal. As ranhuras do plano.traseiro contêm conectores laterais que, ao inserir as placas, proporcionam conexão entre as placas e os buses apropriados do computador 10. Ao ligar cada placa numa ranhura, 30 os condutores da sua superfície estabelecem contacto com aqueles buses aos que essa placa precisa ter acesso.

Os buses do comutador incluem um bus 20 de controlo de enlace de dados de alto nivel (HDLC), um bus 22 multiplexado por divisão de tempo (TDM), um bus 24 de estado/controlo de placa (E/S) de E/S e um bus 26 de 35 temporização/controlo. Previu-se um bus 9 de potência, o qual proporciona - 8 - energia a todas as placas. Além disso, proporciona-se um bus de precarga. o qual é uma fonte de potência que se dispõe no plano posterior de forma que quando se liga uma placa numa ranhura, a placa entra em contacto com o primeiro bus 11 de precarga. Isto evita que a placa que se insere 5 provoque flutuações indesejáveis no sinal de potência do bus 9 de potência, o que poderia interromper o sistema se a nova placa foi inserida enquanto o sistema estava operativo. Isto também permite que a placa que se insere receba potência com anterioridade à recepção de dados, de forma que os seus componentes internos sejam inicializados de forma adequada. 10 Tanto o bus 9 como o bus 11 de precarga recebem sua potência a partir da placa 13 de potência. Conforme se indica na Figura 1, real mente existem várias placas 13 de potência com o fim de proporcionar redundância se uma delas falhar. Na realização preferida, existem duas placas 13 de potência e, enquanto ambas estão a funcionar de forma adequada, cada uma delas 15 fornece a metade da potência necessária para alimentar o bus 9 de potência e o bus 11 de precarga. Se uma das placas 13 de potência falhasse, então a outra placa responde proporcionando toda a potência requerida.

Uma placa 12 da CPU foi interconectada com as placas 34, 36, 38 de linha digital e com as placas 40, 44, 48 de entrada/saida (E/S) que 20 terminam nas secções Tl, EI e Jl, respectivamente. Na Figura 1, as placas de linha para cada protocolo de sinalização foram mostradas em conjunto, indicando-se com 34 as placas de linha de Tl. com 36 as placas de linha de El, e com 38 as placas de linha de Jl. As placas 34 de linha de Tl aguentam sinais de comunicações transmitidas de acordo com o protocolo de 25 sinalização da América do Norte, enquanto que as placas 36 de linha de El e as placas 38 de linha de Jl aguentam o protocolo europeu e o protocolo japonês, respectivamente. Podem-se incluir várias placas de linha de cada tipo no comutador, sujeitas a duas limitações: (l)a capacidade máxima de comutação da placa 12 da CPU; (2) o espaço físico no interior do chassi. 30 Na placa 12 da CPU encontram-se uma unidade central de processamento (CPU), de preferência um microprocessador 68302 da Motorola, e uma matriz 21 de intercâmbio por quota de tempo (TSI) para fazer a comutação em tempo real do tráfico de comunicações no bus 22 TDM. A CPU controla o mapa para a comutação do tempo e envia mensagens às placas 34, 36, 38 de linha ao 35 longo do bus 20 HDLC para instrui-las no posicionamento de dados sobre o bus 22 TDM. Cada placa de linha possui, de preferência, um processador que comunica com a CPU na placa 12 da CPU e controla o seu próprio fluxo - 9 - bidireccional de dados em resposta às mensagens procedentes da CPU. Desta forma, a CPU controla todos os dados sobre o bus 22 TDM.

Conforme se indica na Figura 1, existem realmente duas placas 12 de CPU. Uma placa 12 de CPU secundária opera em modo de espera e proporciona 5 redundância em caso de que a placa da CPU primária falhasse. A placa da CPU secundária recebe todos os dados de telecomunicações que são recebidos pela CPU activa e realiza^todas as mesmas funções de comutação com a utilização da sua própria matriz 21 TSI. No entanto, enquanto a placa da CPU secundária não tem acesso aos buses 20, 22, 24, 26 de comutação e controlo 10 (isto é, suas saídas aos buses estão inabilitadas). A placa da CPU secundária está capacitada para detectar quando falhou a placa CPU primária e tomar o controlo dos buses 20, 22, 24, 26 quando isto acontecer, enquanto podem ser utilizados os mesmos buses 20, 22, 24. 26 por ambas CPUs, primária e secundária, na realização preferida utiliza-15 se um conjunto extra de condutores de bus que conectam os componentes do comutador da mesma forma que os buses 20, 22, 24, 26. Estes condutores de bus secundários são utilizados pela CPU secundário quando a CPU primária falhar. Isto permite uma redundância completa, inclusive no caso em que um dos buses 20. 22, 24, 26 falhar. 20 Um anfitrião 30 externo, o qual pode compreender um computador pessoal, ou um posto de trabalho ou outro tipo de computador, conectou-se à placa 12 da CPU através duma interfaz compatível RS-232 convencional. 0 anfitrião opera, de preferência, sob um sistema operativo de aplicação orientada. 0 anfitrião 30 instrui à placa 12 da CPU para a configuração do 25 comutador 10, enquanto que a placa 12 da CPU maneja todas as operações de comutação rotineiras.

Também situada no comutador 10 encontra-se uma placa 16 processadora de sinal digital (DSP) e uma placa 17 de máquina de pacote de dados. A placa 16 DSP opera em cooperação com a placa 12 da CPU com o fim de 30 proporcionar funções tais como geração ou detecção do tono. análise do progresso de chamada, reprodução dum anúncio, gravação e similares. A placa 17 de máquina de pacote de dados proporciona um suporte para a interpretação dum sinal ISDN e para outros serviços de comunicações de pacotes de dados. 35 Conforme se indica na Figura 1, existem realmente várias placas 16 de DSP e várias placas 17 de máquina de pacote de dados. Esta variedade de placas proporcionam redundância para as suas características especiais. - 10 -

Todas as várias placas 16 de DSP operam de forma simultânea. Requerendo uma tarefa de DSP. a placa 12 da CPU a atribui a uma das placas 16 de DSP. Outras tarefas de DSP são distribuídas igualmente entre todas as placas 16 de DSP. Caso uma das placas 16 de DSP falhasse, a placa 12 da CPU já não 5 atribui mais nenhuma outra tarefa de DSP à placa que falhou. As placas restantes então recebem uma proporção mais alta de tarefas necessárias para V compensar a placa que falhou. Pelo contrário, as placas 17 de máquina de pacote de dados proporcionam redundância duma forma similar à das placas 12 da CPU. Uma placa 17 de máquina de pacote de dados só é operativa em 10 cada instante. Se essa placa falhar, a CPU põe em serviço a placa de máquina de pacote de dados em espera.

Conforme representado, as secções de TI terminam em placas TI de E/S, as secções de EI terminam nas placas de E/S de El, e as secções de J1 terminam nas placas 48 de E/S de Jl. Numa realização típica de comutador, 15 os sinais de telecomunicações procedentes de secções múltiplas são manejados numa só placa.. Como ocorre com as placas de linha, as placas de E/S para cada protocolo foram mostradas de forma conjunta, alimentando cada conjunto de placas de E/S uma corrente de dados de chegada ao seu conjunto de placas de linha. Nas Figuras, as trajectórias que levam os dados de Tl. 20 El ou Jl (tipicamente 32 condutores) foram representadas em forma de conexões de linha dupla com o propósito de diferencia-las dos outros conectores. Conforme se mostra na Figura 1, as placas 40, 44, 48 de E/S foram conectadas a um conjunto de placas de linha redundantes que se indicou, em geral, com 15. Estas placas redundantes representaram-se de 25 forma mais detalhada na Figura 2. A Figura 2 mostra as placas de E/S e as placas de linha do comutador 10 de forma mais detalhada. Por razões de simplificação, o bus 9 de potência e o bus 11 de precarga não foram representados na Figura 2, mas deve-se entender que cada uma das placas do comutador conectou-se a estes 30 dois buses. Além disso, a multiplicidade de cartões 12 da CPU não se indicou nas Figuras 2, 3 e 7. mas deve-se entender que a redundância de várias placas 12 da CPU existe não obstante nas disposições comutadoras destas figuras, bem como também nas da Figura 1.

Conforme se mencionou anteriormente, podem-se ter placas de 35 diferentes tipos de forma simultânea no comutador 10. Na realização da Figura 2, o comutador possui três placas 34 de linha de Tl, duas placas 36 de linha de El e duas placas 38 de linha de Jl. Os entendidos na matéria compreenderão que podem ser utilizadas mais ou menos placas de cada uma - 11 - (sujeitas às limitações mencionadas anteriormente), sem exceder o alcance da invenção. Cada placa de linha recebe dados do seu tipo de protocolo (Tl. EI ou Jl) através da sua placa de E/S associada. Por exemplo, as placas 40 de E/S de Tl recebem dados de Tl a partir das secções 42 de Tl e passam 5 tais dados às placas 34 da linha de Tl. De forma parecida, as placas de E/S de EI entregam dados desde as secções 46 de EI às placas 36 de linha de El: e as placas 48 de E/S de Jl entregam dados de Jl desde as secções 50 de Jl às placas 38 de linha de Jl. Cada placa de linha maneja dados procedentes de várias secções com grupos de componentes de circuito (módulos de linha) 10 que operam em paralelo, cada um numa corrente de dados procedente duma secção diferente. Os dados recebidos por cada placa de linha se dispõem a continuação no bus TDM em resposta às mensagens procedentes da placa 12 da CPU. Já que a falha duma placa de linha pode ser catastrófico para o 15 comutador 10, resulta altamente desejável uma caracteristica de redundância para as placas de linha, como também é para todos os componentes do comutador. A presente invenção proporciona tal redundância em forma de bus 19 de E/S e de placas 52, 54 e 56 de linha em espera, correspondentes aos protocolos de Tl. El e Jl, respectivamente. Cada uma das placas 52, 54. 56 20 de linha em espera dispõe duma placa 58. 60, 62 correspondente de E/S em espera. 0 bus 9 de E/S consiste em 32 condutores e desta forma é capaz de transportar qualquer dado de Tl, El ou Jl. Condutores similares conectam cada uma das placas 40, 44, 48 de E/S e cada uma das placas 58, 60, 62 de E/S em espera, com o bus 19 de E/S. 25 Na Figura 2, cada uma das placas de linha e das placas de E/S foi conectada aos buses 20, 22, 24, 26 aos que precisa aceder. Por razões de clareza da Figura, muitas destas linhas de conexão foram truncadas, embora mostraram-se completas as conexões para cada tipo de placa. As outras placas do mesmo tipo conectaram-se do mesmo modo. através de linhas de 30 conexão truncadas mostradas na Figura. No comutador 10, todas as placas (placas de linha em espera e activa, placas de E/S em espera e activas, placas da CPU, placas de potência, placas DSP e placas de máquina de pacote de dados) "inserem-se em quente”. Em outras palavras, cada uma destas placas pode ser inserida nas, e extraída das, suas ranhuras no plano 35 traseiro sem interromper o funcionamento do resto do comutador 10. Isto se deve. em parte, ao uso do bus 11 de precarga, mas também à arquitectura do sistema que permite que cada placa funcione como se estivesse isolada das outras placas do comutador. As placas da CPU, as placas de potência, as - 12 - placas do DSP e as placas da máquina de pacote de dados, simplesmente conectam-se a buses comuns do comutador através de conectores laterais. De forma similar, as placas de E/S só se conectam a buses comuns do comutador e podem ser inseridas e extraídas (quando as mesmas não estão a transportar 5 dados de telecomunicações de chegada), sem interromper o funcionamento do comutador. A caracteristica de “inserção em quente” das placas de linha descreve-se da seguinte forma pormenorizada. v 0 isolamento de cada placa de linha é possível devido a que cada placa 34, 36. 38 de 1inha utiliza um par de condutores diferentes no bus 10 22 TDM. Já que a comunicação TDM entre uma placa de linha e a placa 12 da CPU realiza-se em duas direcções, utiliza-se um conjunto de condutores no bus TDM para transmitir dados desde as placas de linha até a placa 12 da CPU, enquanto que um segundo conjunto de condutores do bus 22 TDM é utilizado para transmitir dados desde a placa 12 da CPU até as placas 34, 15 36, 38 da linha. Cada uma das placas da linha estabelece conexão com cada um dos condutores no bus TDM quando a mesma é ligada numa ranhura. A placa da CPU atribui, a continuação, um par de condutores diferentes no bus 22 TDM exclusivamente a cada uma das placas 34, 36, 38 de linha. Deste modo, pode-se inserir qualquer placa de linha em qualquer ranhura de placa de 20 linha e ser ainda atribuída a qualquer um dos condutores do bus TDM. No entanto, já que cada par condutor está dedicado a uma placa particular, a inserção ou extracção duma placa de linha não obstaculiza as comunicações de bus TDM das outras placas de linha.

No interior de cada uma das placas 40, 44, 48 de E/S encontra-se um 25 comutador que está capacitado para conectar todas ou algumas das secções nas que termina com qualquer placa de linha associada, ou com o bus 19 de E/S. Durante o funcionamento normal do sistema (ou seja. sem que falhem as placas de linha) não se utiliza o bus 19 de E/S e todas as placas 40, 44, 48 de E/S conectam os dados de chegadas com as suas placas de linha 30 associadas. No entanto, se uma das placas de linha falha, sua placa de E/S é instruída pela placa 12 da CPU para que comute a corrente de dados no bus 19 de E/S onde é redirigida a uma das placas 58, 60, 62 de E/S em espera. A realização actual só considerará a comutação dos dados de todas as secções de chegada em conjunto, contrariamente à comutação de dados de só 35 algumas das secções. A Figura 3 é uma vista isolada duma placa 34 de linha TI simples e, da sua placa 40 de E/S, placa 52 de linha de TI em espera, sua placa 58 de E/S em espera e o bus 19 de E/S. Proporciona-se esta Figura com o fim de - 13 - facilitar a compreensão da redundância da placa de linha da presente invenção. A placa 34 de linha de TI e a placa 40 de E/S são utilizadas neste exemplo, mas compreender-se-á que qualquer uma das placas de E/S de Tl, EI ou J1 funcionará da mesma forma caso sua placa de linha associada 5 sofra uma falha.

Em cada placa 40 de E/S e placa 52 de E/S em espera da Figura 3 mostra-se uma representação esquemática dum comutador 66 de dupla via de pólo simples, o qual representa as duas direcções nas que pode ser comutada uma corrente de dados de entrada por meio das placas de E/S. Os entendidos 10 na matéria compreenderão que, embora só se mostre um comutador por cada placa de E/S, cada um dos comutadores que leva os dados de Tl pode ser comutado de uma saída a outra, individualmente. Enquanto que a comutação é feita através de rei és nas realizações preferidas, também se pode fazer utilizando outros componentes de comutação electrónica conhecidos. 15 Quando o comutador 10 está a funcionar normal mente, os comutadores 66 da placa 40 de E/S e da placa 58 de E/S em espera encontram-se nas posições mostradas através das linhas contínuas no comutador. Desta forma, o dado de Tl está a ser dirigido desde as secções 42 de Tl até a placa 34 da linha de Tl e se mantém isolado do bus 19 de E/S. Ao mesmo tempo, a 20 placa 58 de E/S em espera mantém a placa 52 da linha de Tl em espera desligada do bus 19 de E/S. Outro dado de chegada (Tl, EI e Jl) mantém-se também isolado do bus 19 de E/S através das outras placas 40, 44, 48 de E/S (mostradas na Figura 2). Desta forma, o bus de E/S está, neste momento, totalmente vazio. 25 Referindo-se novamente à Figura 3, quando se produz uma falha na placa 34 da linha Tl, a placa 12 da CPU detecta uma ausência de respostas às chamadas periódicas da placa da linha que falha, ao longo do bus 20 HDLC ou envia-se uma mensagem de falha através da placa de linha e emite uma mensagem correspondente até o anfitrião 30. Ao responder esta mensagem, o 30 anfitrião 30 emite uma mensagem de "comutação de placa de linha", a qual especifica as duas ranhuras de placa de linha que serão comutadas desde, e comutadas até, respectivamente. Na presente realização, esta mensagem dirige a placa 12 da CPU para comutar todos os relés na placa 40 de E/S e na placa 58 de E/S em espera, após comprovar que as duas placas são do tipo 35 compatíveis. A placa 58 de E/S em espera é comutada em primeiro lugar (até a posição do comutador 66 mostrado com linha descontínua) para colocar a placa 52 de linha em espera de Tl em conexão com o bus 19 de E/S. A placa 40 de E/S que serve à placa 34 de linha, é comutada a continuação até a - 14 - posição do comutador 66 Indicada através da linha de pontos, o que ocasiona que a corrente de dados desde as secções 42 de TI seja dirigida sobre o bus 19 de E/S. Com a placa 52 da linha de TI em espera recebendo a corrente de dados desde as secções 42 de TI (através do bus 19 de E/S e da placa 58 de 5 E/S em espera), aquela pode ser então configurada pelo anfitrião 30 como uma nova placa de linha activa. Se a placa 52 de linha em espera estiver dedicada ao apoio duma placa 34 de linha particular, também poderia ser configurada com anterioridade para evitar qualquer atraso devido ao tempo de configuração. 10 Para permitir a identificação individual das placas de E/S pela placa 12 da CPU. cada uma das placas de E/S (incluindo as placas 58, 60. 62 de E/S em espera) possui informação que é permanentemente fixa em relação a essa placa, incluindo um número de série e um código que identifica o tipo de cartão. Isto foi graficamente representado como "etiqueta ID" 64 no 15 interior da placa de E/S, mas deve-se reconhecer que a informação é real mente apresentada por um dispositivo de hardware capacitado para ser chamado electronicamente pela placa 12 da CPU. Os números de série permitem que a placa 12 da CPU diferencie uma placa de E/S de outra, independentemente das ranhuras que as mesmas ocupem. Além do número de 20 série, são dadas a cada uma das placas de linha, placas de E/S, placas de linha em espera, e placas de E/S em espera, uma direcção por parte da placa 12 da CPU, ao arrancar o sistema. A direcção dada corresponde com a ranhura do plano traseiro no que reside dita placa em questão. 0 direccionamento individual permite que as saídas e as entradas de cada placa sejam 25 habilitadas e inibidas pela placa 12 da CPU.

As placas 40, 44, 48 de E/S e as placas 58, 60. 62 de E/S em espera da presente invenção foram equipadas com protectores 67 de onda com o fim de proteger as placas de linha em relação às ondas de potência nas linha de Tl, EI ou J1 que pudessem estar motivadas pelo sistema de iluminação ou 30 por qualquer outro incidente que afecte ao sinal nas secções de entrada. Os protectores de onda são de um tipo suficiente para satisfazer os requisitos do Ponto 68 F.C.C. e encontram-se situados no lado da placa de linha de cada comutador 66, para ambas placas de linha activa e em espera. Esta posição dos protectores 67 de onda permite que uma corrente de dados 35 seja comutada até uma placa de E/S em espera sem que o protector 67 de onda da E/S da fonte permaneça na trajectória da corrente de dados. Desta forma, se o protector 67 de onda na placa de E/S activa foi danificado, depois que a corrente de dados é comutada até a placa de E/S em espera, o protector - 15 - de onda danificado é evitado. Já que a placa de E/S em espera tem o seu próprio protector 67 de onda. o sistema continua a cumprir com o Ponto 68 F.C.C.

Com o fim de proporcionar um elemento de carácter modular para o 5 comutador 10, é preferível realizar todas as placas de E/S com a mesma disposição de conexões laterais, de forma que cada par formado por placa de E/S-placa de linha podem ser inseridos em qualquer um dos pares de ranhuras de placa de E/S-placa de linha disponíveis do plano traseiro, antes do arranque do sistema. Depois que todas a placas de E/S tenham sido 10 atribuídas com uma direcção por parte da placa 12 da CPU, realiza-se a comutação das placas de E/S através do controlo de software (isto é, mensagens dirigidas só às direcções das placas de E/S que interessem utilizando o bus 24 de estado/controlo de E/S).

As placas de E/S em espera diferem das outras placas de E/S na que 15 as mesmas realizam, efectivamente, só a comutação de tipo de simples via, de pólo único. A informação de identificação permanente em cada placa de E/S indica se é uma placa de E/S padrão ou uma placa de E/S em espera. Quando a placa 12 da CPU tenha identificado uma placa de E/S como se fosse uma placa de E/S em espera, a mesma reconhece a ranhura dessa placa como 20 se fosse uma operação em espera, e a ranhura de placa de linha adjacente como se contivesse uma placa de linha em espera.

Cada uma das placas de E/S (tanto a activa como a de espera)da presente realização, tem díodos LEDs 68 bicolor, os quais indicam o estado dessa placa. Quando a placa 12 da CPU identifica uma placa de E/S como se 25 fosse uma placa de E/S em espera, emite uma mensagem à placa de linha associada para pôr dita placa de linha em forma de espera. Quando uma placa de linha encontra-se em forma de espera, tal como a placa 53 de linha de TI de espera anterior à falha da placa 34 de linha de Tl, a mesma comprova que se encontra em forma de espera fazendo piscar os seus díodos LEDs de 30 verde. Isto permite que um utente identifique visualmente que placas de linha se encontram em forma de espera.

Ao falhar uma placa de linha, um utente pode extrair e substituir a placa que falhou por outra operativa. Quando a nova placa de linha tenha sido inserida na ranhura livre do plano traseiro, a placa 12 da CPU dispõe-35 na imediatamente em forma de espera. O anfitrião 30 pode instruir, a continuação, a placa 12 da CPU para que ponha a nova placa em serviço activo depois de dar-lhe uma direcção. Por exemplo, se a placa 34 da linha - 16 - de TI da Figura 3 que falhou foi substituída com uma placa operativa, inicialmente deverá ser colocada em forma de espera. No entanto, o anfitrião 30 poderá instruir, a continuação, a placa 12 da CPU para comutar os rei és 66 da placa 40 de E/S da placa 58 de E/S em espera, novamente à 5 posição mostrada através das linhas continuas na Figura 3. A nova placa deverá ter sido configurada previamente ou deverá ser configurada então pelo anfitrião 30, e posta novamente em estado krtivo. Como tal, os díodos LEDs 68 da placa 58 de TI em espera começam a piscar uma cor verde novamente. Neste ponto, o bus 19 de E/S encontrar-se-á novamente inactivo 10 e o comutador estará preparado para manejar outra falha da placa de linha.

As Figuras 4-6 são diagramas de fluxo que representam as etapas lógicas realizadas pela placa 12 da CPU para as funções de arranque e direccionamento das placas de E/S, comprovação do estado das placas de E/S e manejo dos comutadores das placas de linha que falharam, respectivamente. 15 Esta informação de controlo proporciona-se em forma de diagrama de fluxo com o fim de facilitar a compreensão da presente invenção, e compreender-se-á que se pode implementar uma lógica de controlo adequada por qualquer um do número de métodos bem conhecidos. A Figura 4 mostra o fluxo de software na placa 12 da CPU no momento 20 em que o sistema é alimentado. Já que se podem localizar os diferentes pares de placas de linha-placas de E/S em qualquer um dos diferentes pares de ranhuras, torna necessário que a placa 12 da CPU identifique a cada uma das placas e lhes atribua direcções. Isto permite que a placa 12 da CPU aceda depois rapidamente às placas de E/S utilizando suas direcções 25 atribuídas. Inicialmente, os cartões são identificados por suas posições nas ranhuras do plano traseiro, e a placa 12 da CPU deve utilizar linhas de acesso particular conhecidas como "linhas de selecção de placa" proporcionadas com a realização preferida que permite que a placa 12 da CPU aceda individual mente a cada um dos pares de ranhuras no plano traseiro. 30 As linhas de selecção de plana não foram representadas como parte da estrutura de bus nas Figuras, mas estas linhas conectam cada par de ranhuras de placa de linha-placa de E/S. independentemente, com a CPU, através de um condutor diferente. Acede-se às ranhuras, de preferência, de forma sequencial, e desta forma, um contador interno da CPU vai a zero no 35 bloco 70 da Figura 4 antes de começarem as chamadas das ranhuras do plano traseiro.

A CPU utiliza as linhas de selecção de placa para aceder à primeira ranhura (bloco 72) e prova a ranhura com o fim de ver se uma placa de E/S - 17 - (Incluindo a placa de E/S em espera) encontra-se presente (bloco 74). Se não está presente placa alguma de E/S incrementa-se o contador N (bloco 82) e comprova-se o valor do contador com o fim de ver se o valor máximo foi alcançado, ou seja, todas as ranhuras foram chamadas (bloco 84). Se não for 5 assim, a CPU utiliza linhas de selecção de cartão com o fim de aceder à seguinte ranhura sequencial.

Quando se determina que uma placa de E/S se encontra presente numa ranhura (bloco 74). a CPU então comprova se a placa presente na ranhura possui uma direcção (bloco 76). Esta é a mesma função utilizada para chamar 10 às ranhuras. Já que ao começo nenhuma das placas tem direcção, todas devem ser dotadas duma direcção. Não se reincide, portanto, na etapa do bloco 78 durante este procedimento de inicio. Quando se determina que a placa já não tem direcção, a CPU escreve a direcção correspondente à ranhura na que reside a placa num registo de direcções da placa (bloco 80). Após escrever 15 a nova direcção (bloco 80), o contador N é incrementado e comprovado para ver se se acedeu a todas as ranhuras (blocos 82, 84). Depois de aceder a todas as ranhuras, termina-se o programa de iniciação. Neste momento todas as placas de E/S e placas de E/S em espera têm direcções que são conhecidas para a placa 12 da CPU. 20 A placa 12 da CPU também chama de forma regular às placas de E/S e às placas de linha com o propósito de comprovar que as mesmas ainda estão a funcionar. A chamada inclui a leitura da informação permanente de cada placa, uma em cada momento. Isto permite que a CPU confirme a posição e o estado de cada placa de linha e de cada placa de E/S (activa e em espera), 25 e também que detecte quando uma placa de linha tenha falhado. Quando se chama a uma placa de linha e a mesma não responde dentro de um período de tempo predeterminado, a CPU envia uma mensagem de falha ao anfitrião com o propósito de avisá-lo que a placa falhou. A falha poderia ser também detectada pela CPU através duma mensagem de falha enviada à CPU pela placa 30 de linha que falhou.

Na Figura 5 mostra-se o fluxo lógico da placa 12 da CPU para leitura da informação permanente das placas de E/S e das placas de linha activas e em espera. Em primeiro lugar, a CPU envia a direcção da primeira placa que deve ser chamada (bloco 86). Isto habilita as saídas dum registo de 35 armazenagem na placa direccionada que contém a informação permanente. Utilizado um sinal de relógio procedente do bus 26 de temporização/controlo, a CPU regista em série a informação desejada (bloco 88). Recebida e armazenada a informação através da placa 12 da CPU. dita - 18 - CPU inibe as saídas da placa chamada (bloco 90). A continuação comprova se todas as placas foram chamadas (bloco 91) e se não foram, enviam a direcção da seguinte placa a ser chamada (bloco 93). Depois que todas as placas tenham sido chamadas, detém-se o procedimento até a seguinte chamada 5 periódica. A Figura 6 mostra o fluxo lógico da CPU para um comutador de placa de linha. Quando uma placa de linha falha, a falha é detectada pela placa 12 da CPU. Conforme se representou na Figura, a CPU encontra-se sempre preparada para responder a tal falha (bloco 92). Quando se detecta uma 10 falha, emite-se até o anfitrião 30 (bloco 94) uma mensagem de falha de placa de linha correspondente. A CPU então espera uma mensagem do comutador de placa de linha desde o anfitrião 30 (bloco 96). Quando se recebe uma mensagem do comutador a CPU lê as direcções da placa de linha que falhou e da placa de linha em espera contida na mensagem (bloco 98). A CPU 15 comprova, a continuação, a sua memória em relação aos parâmetros armazenados destas duas placas de linha e determina se as mesmas são compatíveis (bloco 100).

Se as placas são incompatíveis, a CPU emite uma mensagem de erro até o anfitrião 30 (bloco 102) e espera outra mensagem de comunicação. Se as 20 placas de linha designadas são compatíveis, a placa 12 da CPU comuta em primeiro lugar os rei és da placa de E/S em espera para conectar a placa de linha em espera com o bus 19 de E/S (bloco 104). A placa 12 da CPU então comuta os rei és da placa de E/S que oferece serviço à placa de linha que falhou (bloco 106) com o propósito de conectar a corrente de dados de 25 chegada com o bus 19 de E/S. Neste ponto, notifica-se ao anfitrião 30 que a comutação está completa (bloco 107) e o anfitrião 30 pode enviar instruções para configurar a placa de linha em espera conforme for necessário, caso a placa não fora configurada previamente.

Conforme se mostra na Figura 2, devido à incompatibilidade dos 30 diferentes protocolos de sinalização manejados pelo comutador 10, é necessário dispor de uma placa de E/S em espera e de uma placa de linha em espera diferente para cada protocolo. No entanto, só um par de placas de E/S em espera e placas de linha em espera proporciona redundância para todas as placas de linha dum tipo similar. Além disso, cada um destes 35 sistemas de espera usa o mesmo bus 19 de E/S. Devido à capacidade da presente invenção para conduzir todas as placas de E/S, o sistema torna-se modular e os pares de placas de E/S e de linha podem ser inseridos em . qualquer um dos pares de ranhuras do plano traseiro. - 19 - A Figura 7 mostra outra realização da presente invenção na que o comutador inclui vários buses 108, 110, 112 de E/S para proporcionar redundância múltipla às placas de linha. Nesta realização, são três o número de buses de E/S. mas compreender-se-á que o número de buses de E/S 5 podem ser tão alto como for o número de placas de linha em espera diferentes. Também, as placas de linha activas da Figura 7 são todas placas 34 de linha de TI já que, conforme será demonstrado, a realização de bus múltiplo de E/S proporciona mais benefícios quando a maior parte das. ou todas, placas de linha são do mesmo tipo de protocolo. 10 Cada uma das placas 34 da linha TI é atendida por uma placa 114 de E/S. Quando o sistema está a funcionar normalmente (isto é, quando não existem falhas de placa de linha), cada uma das placas 114 de E/S conecta sua placa de linha com um conjunto de secções 42 de Tl. As placas 114 de E/S são idênticas às placas 40 de E/S de Tl da Figura 2, excepto em que as 15 mesmas foram equipadas para que comutem os dados de Tl procedentes das secções 42 até a placa 34 da linha de Tl, ou até qualquer uma das três saídas alternativas. Esta capacidade representou-se esquematicamente numa das placas 114 de E/S da Figura 7 através dum comutador 116 de via quádrupla de pólo simples. Na realização preferida, a função de comutação 20 realiza-se através de relés. No entanto, pode-se usar qualquer dispositivo de comutação alternativo.

As três saídas alternativas de cada placa 114 de E/S foram ligadas a três buses 108, 110, 112 diferentes de E/S. Cada um dos buses de E/S também foi conectado a três placas 115 de E/S em espera, cada uma das quais 25 está dedicada a uma placa 52 de linha de Tl em espera. Todas as placas de E/S estão direccionadas individual mente como na realização prévia e são reconhecidas pela placa 12 da CPU como se estivessem activas ou em espera.

Ao falhar uma das placas 34 de linha, a CPU detecta a falha e envia uma mensagem de falha ao anfitrião 30. Ao receber uma mensagem válida de 30 comutação desde o anfitrião, a CPU instrui a uma das placas 115 de E/S em espera para que comute os seus relés para que a placa 52 de linha em espera à que serve fique ligada a um dos buses 108, 110, 112. Por exemplo, se a placa 34 de linha da parte superior esquerda da Figura 7 falhasse, a placa 12 da CPU poderia instruir à placa 115 de E/S em espera mostrada na Figura 35 que está mais à esquerda com o propósito de comutar os seus relés para ligar sua placa 52 de linha em espera com o bus 112 de E/S. A CPU poderá instruir, a continuação, à placa 114 de E/S que serve à placa de linha que falhou para comutar os seus relés de forma que conectem a corrente de dados - 20 de TI com o bus 112 de E/S. A placa 52 de linha em espera que está mais à esquerda poderia oferecer serviço a continuação à corrente de dados comutada através do bus 112 de E/S.

Se, enquanto a placa da linha superior à esquerda foi mantida não-5 operativa, fosse produzida uma falha da placa 34 de linha inferior direita da Figura 7, esta corrente de dados poderia ser então reencaminhada devido à disponibilidade dos buses 108, 110 de E/S adicionais. Por exemplo, a CPU, com o direccionamento do novo erro, poderia informar ao anfitrião 30 e receber uma mensagem de comutação para instruir à placa 115 de E/S em 10 espera que está mais à direita na Figura 7, com o propósito de comutar os seus rei és para conectar com a sua placa 52 de linha em espera com o bus 108. A CPU pode instruir então à placa 114 de E/S que serve à nova placa de linha que falhou com o propósito de comutar os seus rei és de forma que conectem a corrente de dados de TI com o bus 108. A placa 52 de linha em 15 espera que está mais à direita poderia atender então esta corrente de dados através do bus 108.

Será evidente que a realização mostrada na Figura 7 está capacitada para manejar até uma terceira falha de placa de linha simultâneo antes de alcançar o seu limite de redundância. A alternativa de utilizar buses 20 adicionais de E/S proporciona uma intensidade adicional à redundância das placas de linha. 0 número de buses adicionais só está limitado pelo número de placas de linha em espera, já que cada bus de E/S só é necessário se existe uma placa de linha em espera disponível para atender a corrente de dados da placa de linha que falhou. 25 A provisão de pares de placas de E/S em espera e de placas de linha em espera que excedam ao número de buses de E/S também foi contemplada pela presente invenção. Dita disposição proporciona redundância para as placas em espera, sem proporcionar redundância adicional para as placas de linha activas. Por exemplo, se o comutador da Figura 7 incluísse só um bus de 30 E/S, mas no entanto tivesse três placas 115 de E/S em espera e três placas 52 de linha em espera, só poderia ser tolerado em cada momento uma falha de placa de linha activa. No entanto, se uma placa de linha em espera fosse posta em funcionamento por uma falha duma placa 34 de linha e a continuação a mesma falhasse, a corrente de dados poderia ser comutada sobre uma 35 segunda placa de linha em espera, ligada ao bus de E/S. O exemplo da Figura 7 só utilizou placas de linha de tipo Tl. Isto se deve a que o uso dos buses de E/S adicionais é mais proveitoso num - 21 - comutador que possui muitas placas de linha do mesmo protocolo (isto é, Tl. EI ou Jl). Isto se compreende ao reconhecer que, quando se utilizam placas de linha de protocolos diferentes no mesmo comutador (com nas Figuras 1 e 2) necessitam-se placas de linha em espera correspondentes dos mesmos tipos 5 com o objecto de proporcionar redundância. Isto é. se uma placa de linha de Tl falha, necessita-se uma placa de linha em espera de Tl para substitui-la. De forma similar, se uma placa de linha de EI falha, necessita-se uma placa de linha em espera de EI para substitui-la. Desta forma, se um sistema dispõe de ambas placas de linha de Tl e de EI e o 10 sistema deve continuar a funcionar se qualquer uma das duas placas de linha falhar, deve-se proporcionar um total de quatro placas de linha em espera, duas para cada um dos tipos de protocolo de Tl e de El, além dos dois buses de E/S. Além disso, deve-se também prever uma placa de E/S em espera para cada uma destas placas de linha em espera. Isto totaliza seis placas 15 (placas de linha'em espera e placas de E/S em espera), as quais são necessárias para proporcionar uma redundância de nível dois. Conforme se mostra na Figura 7, com um só tipo de protocolo o mesmo número de placas proporciona uma redundância de nível três. Obviamente, se se devem proporcionar os tipos de placas de linha de Tl, El e Jl no mesmo comutador, 20 a redundância múltipla é inclusive mais cara pelo número de placas requerida.

Outra realização alternativa inclui a comutação de só algumas das secções de chegada duma placa de E/S numa placa de linha em espera. Já que cada placa de linha maneja cada corrente de dados duma secção (tal como uma 25 secção de Tl) com o uso de um conjunto individual de componentes de circuito (ou "módulo de linha"), e cada corrente individual de dados pode ser comutada através dum relé individual duma placa de E/S, é possível isolar uma corrente individual de dados para que seja comutada pela placa de E/S quando os módulos de linha manejam essa corrente de dados que 30 falhou. Por exemplo, na Figura 7, se falhasse um módulo 53 de linha numa placa 34 de linha de Tl que estava a manejar a corrente de dados duma secção 42 de Tl, que termina numa placa 114 de E/S, a placa 12 da CPU poderia instruir à placa 114 de E/S para só comutar os rei és que levam esta corrente de dados sobre um bus de E/S, tal como o bus 109 de E/S. Um módulo 35 55 de linha na placa 52 de linha de Tl em espera poderia ser conectado a continuação ao bus 108 de E/S pela CPU, instruindo à placa 115 de E/S em espera para comutar apenas os rei és que estejam conectados a esse módulo de linha da placa de linha em espera. Esse módulo 55 de linha poderia ser - 22 - configurado então pelo anfitrião para manejar a corrente de dados correspondentes a essa secção.

Uma vantagem considerável desta realização consiste na capacidade para manejar falhas isoladas de módulos de linha em placas de linha 5 diferentes, utilizando uma única placa de linha em espera e um único bus de E/S. Continuando com o exemplo anterior, se após uma primeira falha de módulo de linha falhasse um módulo 53 de linha de outra placa 34 de linha, a secção que se viesse afectada pela dita falha posterior poderia também ser comutada sobre o mesmo bus 108 de E/S. Isto é feito por comutação sobre 10 a placa de E/S que atende a placa de linha que tem o novo módulo de linha

que falhou, dos rei és individuais que levam a corrente de dados da secção a ser comutada sobre o bus 108 de E/S. Configurando adequadamente um dos módulos 55 de linha disponíveis da mesma placa 52 de linha em espera que está a receber a primeira corrente de dados desviada, também pode ser 15 manejada a segunda corrente de dados desviada. Na mesma placa 115 de E/S em espera comuta-se um conjunto diferente de rei és para conectar com os condutores do bus 108 de E/S sobre o que se desviou esta nova corrente de dados. Desta forma, configura-se um segundo módulo 55 de linha da placa 52 de linha através do anfitrião para manejar a nova corrente de dados. 20 Nesta realização, a detecção da falha dum módulo de linha sempre chega, preferentemente, através duma mensagem à placa 12 da CPU emitida pela placa de linha que contém o módulo que falhou. A capacidade para comutar só a corrente de dados duma secção única proporciona redundância adicional já que a falha dum módulo 53 de linha simples não ocasiona a 25 ocupação de um bus completo de E/S e da placa de linha em espera. Desta forma, enquanto que sob algumas circunstâncias a falha duma placa de linha completa requer a comutação de todos os rei és da placa de E/S, as falhas isoladas de módulos de linha podem ser manejadas de forma independente, com um menor custo para a redundância do sistema. Os entendidos na matéria 30 reconhecerão que a técnica de comutação de correntes individuais de dados para a falha dum módulo 53 simples de linha pode ser combinada com cada uma das realizações prévias para melhorar ainda mais a redundância do comutador em cada uma delas.

Apreciar-se-á que todos os componentes dos comutadores das 35 realizações preferidas possuem características de redundância. Em outras palavras, estas realizações descrevem comutadores completamente redundantes. Se qualquer componente do comutador falhar, existe um componente de reserva que o substitui de forma automática. Esta redundância - 23 - completa origina um comutador altamente tolerante que continua a funcionar quando se enfrenta com a falha dum componente individual. Isto reduz enormemente a possibilidade de perder conexões de telecomunicações, e reduz ao mínimo o tempo de comutação. Além disso, a capacidade de comutação 5 manual desde uma placa de linha até uma placa de linha em espera, sem nenhuma interrupção significativa do serviço, associada com o carácter de ^ inserção em quente de todas as placas, permite que as placas de linha sejam extraídas para conserto ou melhora, e substituídas enquanto o comutador estiver operativo. Se se desejasse uma comutação manual, poder-se-ia 10 configurar previamente uma placa de linha em espera de forma que o tempo em que a corrente de dados de chegada não estivesse atendida, fosse bem curto. 15

0'

Agenta Oficial da Propriedado Industrial Rua Almeida e Sousa, 43 - 1350 LISBOA - 24 -

Claims (23)

1. REIVINDICAÇÕES l. Um comutador (10) de telecomunicações programável que possui um primeiro módulo (34. 36, 38) de linha configurado para receber pelo menos 5 um sinal de telecomunicações de um tipo (Tl. El. Jl) de protocolo determinado, e um segundo módulo (52. 54.56) de linha configurado para receber pelo menos um sinal de telecomunicações do dito protocolo (Tl, El, Jl) determinado, compreendendo o comutador meios para ligar e desligar as trajectórias de comunicações entre uma variedade de canais de comunicação, 10 um dispositivo de E/S e um processador de dados, que se caracteriza por: uma matriz (21) de comutação para ligar e desligar dinamicamente as trajectórias de comunicações entre uma variedade de canais de comunicação, no que o primeiro módulo (34, 36. 38) de linha foi configurado para transmitir os sinais de telecomunicações até uns predeterminados da citada 15 variedade de canais de comunicações da matriz (21) de comutação, no que o primeiro módulo (34, 36, 38) de linha pode ser instruído, de forma independente, para transmitir a qualquer um da variedade de canais de comunicação e no que além disso o segundo módulo (52, 54, 56) de linha pode ser instruído de forma independente para transmitir sinais de 20 telecomunicações a uns predeterminados da citada variedade de canais de comunicação da matriz (21) de comutação; um dispositivo (40, 44, 48) activo de E/S ligado ao, e associado com o primeiro módulo (34, 36, 38) de linha configurado para terminar numa secção (42, 46, 50) externa que dispõe de, pelo menos, um condutor que 25 leva, pelo menos, um sinal de telecomunicações do dito tipo (Tl, El, Jl) de protocolo determinado, tendo o dispositivo (40, 44, 48) de entrada activo uma pluralidade de modos de conexão, sendo um primeiro modo tal que a secção (42, 46, 50) se liga, em relação de comunicação, com o primeiro módulo (34, 36, 38) de linha e sendo um segundo modo tal que a secção (42, 30 46, 50) se liga, em relação de comunicação, com o segundo módulo (52. 54, 56) de linha, modificando o dispositivo (40, 44, 48) de entrada activo do primeiro modo ao segundo modo em resposta a um sinal de comutação, e um processador (12) de dados configurado para responder a um mal funcionamento do primeiro módulo (34, 36, 38) de linha, instruindo ao 35 segundo módulo (52, 54, 56) de linha para transmitir os sinais de telecomunicações recebidos até o mesmo predeterminado dos ditos canais de comunicação utilizados previamente pelo primeiro módulo (34, 36, 38) de 1 linha e para criar o sinal de comutação e substituir funcionalmente ao primeiro módulo (34, 36, 38) de linha pelo segundo módulo (52, 54, 56).
2. 2. Um comutador de acordo com a reivindicação 1, no que o primeiro módulo (34, 36, 38) de linha está situado numa placa de circuito impresso 5 adaptada para ser inserida fisicamente no, e extraída do comutador (10).
3. 3. Um comutador de acordo com a reivindicação 2, no que a placa de circuito impresso também abrange um conector lateral configurado para permitir que o primeiro módulo (34, 36,38) de linha estabeleça uma conexão eléctrica com o processador (12) de dados e com o dispositivo (40, 44, 48) 10 de entrada activo; e no que o segundo módulo (52, 54, 56) de linha está situado numa placa de circuito que tem um conector lateral configurado para permitir que o segundo módulo (52, 54, 56) de linha estabeleça conexão eléctrica com o processador (12) de dados e com o dispositivo (40, 44, 48) de entrada activo.
4. 4. Um comutador de acordo com a reivindicação 2, que além disso abrange: uma fonte (9) de alimentação principal da qual a matriz (9) de comutação, o primeiro módulo (34, 36, 38) de linha, o segundo módulo (52, 54, 56) de linha, o dispositivo (40, 44, 48) de entrada activo e o processador (12) de dados recebem alimentação eléctrica e, 20 uma fonte (11) de alimentação de precarga que, com a inserção da placa de circuito, proporciona alimentação ao primeiro módulo de linha antes que o primeiro módulo de linha receba potência desde a fonte de alimentação principal.
5. 5. Um comutador de acordo com a reivindicação 1, que além disso abrange: 25 um dispositivo (58, 60, 62) de E/S em espera, ligado ao, e associado com o segundo módulo (52, 54, 56) de linha:- um bus (19) de entrada/saída (E/S) configurado para conectar o dispositivo (58, 60, 62) de entrada em espera com o dispositivo (40, 44, 48) de entrada em activo; no que o dispositivo (58, 60, 62) de entrada em espera dispõe de uma 30 variedade de modos de conexão, conectando um primeiro modo do dispositivo (58, 60, 62) de entrada em espera o bus (19) de E/S com o segundo módulo (52, 54, 56) de linha e desligando num segundo modo do dispositivo (58, 60, 62) de entrada em espera, o bus (19) de E/S do segundo módulo (52, 54, 56) de linha, modificando o dispositivo (58, 60, 62) de entrada em espera desde 35 o primeiro modo ao segundo modo em resposta a um sinal de espera criado pelo processador (12) de dados. - 2 -
6. 6. Um comutador de acordo com a reivindicação 5, no que o primeiro módulo (34, 36, 38) de linha faz parte de uma primeira placa de linha que possui uma variedade de módulos de linha e o segundo módulo (52, 54, 56) de linha faz parte de uma segunda placa de linha que possui uma variedade 5 de módulos de linha.
7. 7. Um comutador de acordo com a reivindicação 5, no que o dispositivo (58, 60, 62) de entrada em espera é um primeiro dispositivo de entrada em espera, e o sinal de espera é um primeiro sinal de espera, e no que o comutador (10) abrange uma variedade de primeiros e segundos módulos de 10 linha e uma variedade de dispositivos (58, 60, 62) de entrada em espera, conectando cada dispositivo (58. 60. 62) de entrada em espera um segundo módulo (52. 54, 56) associado de linha com o bus (19) de E/S num primeiro modo de conexão e desligando o segundo módulo (52. 54. 56) associado de linha do bus (19) de E/S num, segundo modo de conexão, realizando-se a 15 mudança de cada dispositivo (58. 60, 62) de entrada em espera desde um primeiro modo até o seu segundo modo como resposta a uma de uma pluralidade de sinais de espera diferentes criados pelo processador (12) de dados.
8. 8. Um comutador de acordo com a reivindicação 1, no que o processador (12) de dados é um microprocessador.
9. 9. Um comutador de acordo com a reivindicação 1, no que, quando o dispositivo (40. 44, 48) de E/S activo está no segundo modo e o dispositivo (58, 60, 62) de E/S em espera está no primeiro modo, o primeiro módulo (34, 36, 38) de linha pode ser extraído do comutador (10) sem interromper a operação do comutador (10).
10. 10. Um comutador de acordo com a reivindicação 1, no que o sinal de espera particular provoca que um dispositivo (58, 60, 62) de E/S em espera designado conecte a placa de linha operativa associada a tal dispositivo (58, 60, 62) de E/S em espera, com um bus (19) de E/S designado, e o sinal de comutação particular provoca que um dispositivo (40, 44, 48) de E/S 30 activo, que se associa com o módulo (34, 36, 38) de linha que funciona mal, conecte as secções (42, 46, 50) que terminam no tal dispositivo (40, 44, 48) de E/S activo, com o citado bus (19) de E/S designado.
11. 11. Um comutador de acordo com a reivindicação 7, no que o dispositivo (40, 44, 48) de entrada activo é um de uma variedade de dispositivos (40, 35 44, 48) de entrada activos, terminando cada um deles numa secção para um sinal de telecomunicações, e no que os diferentes módulos de linha agrupam-se entre si sobre placas (34, 36, 38) de linha de tal forma que cada um dos - 3 - módulos de linha numa placa de linha simples atende a uma secção externa di ferente.
12. 12. Um comutador de acordo com a reivindicação 7, no que o dispositivo (40, 44, 48) de entrada activo é um de uma variedade de dispositivos (40, 5 44, 48) de entrada activos, cada um dos quais termina numa secção (42, 46, 50) que leva um sinal de telecomunicações, e no que a variedade de módulos (34, 3è", 38) de linha inclui módulos de linha que atendem sinais de telecomunicações com a utilização de diferentes protocolos (Tl. El. Jl) de sinalização.
13. 13. Um comutador (10) de telecomunicações programável que abrange um primeiro módulo (34. 36, 38) de linha configurado para receber, pelo menos, um meio de telecomunicações para ligar e desligar trajectórias de comunicações entre uma variedade de canais de comunicação, um dispositivo de entrada e um processador de dados, que se caracteriza porque: dispõe de 15 uma matriz (21) de comutação para ligar e desligar dinamicamente trajectórias de comunicação entre uma variedade de canais de comunicação, estando disposto o citado primeiro módulo (34, 36. 38) de linha de forma que transmite o sinal de telecomunicações para a matriz (21) de comutação, um segundo módulo (52, 54, 56) de linha disposto para receber, pelo menos. 20 um sinal de telecomunicações e transmitir o sinal de telecomunicações até a matriz (21) de comutação, sendo cada um dos módulos de linha funcional mente compatíveis e que possam ser instruídas de forma independente para transmitir um sinal de telecomunicações recebido até qualquer um dos da variedade de canais de comunicação: 25 estando configurado o dispositivo (40, 44, 48) de entrada para terminar numa secção (42, 46, 50) externa que possui pelo menos um condutor que leva, pelo menos, um sinal de telecomunicações, tendo o dispositivo (40, 44, 48) de entrada uma variedade de modos de conexão, sendo um primeiro modo tal que a secção sé conecta, em relação de comunicação, com 30 o primeiro módulo (34, 36, 38) de linha, e sendo um segundo modo tal que a secção se conecta, em relação de comunicação, com o segundo módulo (52, 54. 56) de linha, modificando o dispositivo de entrada desde o primeiro modo até o segundo modo como resposta a um sinal de comutação, e estando configurado o processador (12) de dados de forma que responde 35 a um mal funcionamento do primeiro módulo (34, 36, 38) de linha, instruindo o segundo módulo (52, 54, 56) de linha para transmitir os sinais de telecomunicações recebidos até o primeiro canal de comunicação e - 4 - configurado também para criar o sinal de comutação com o propósito de substituir funcional mente o primeiro módulo (34, 36, 38) de linha pelo segundo módulo (52, 54, 56) de linha.
14. 14. Um comutador de acordo com a reivindicação 13 que também abrange: 5 um bus (19) de E/S, disposto de tal forma que quando o dispositivo (40, 44, 48) de entrada activo se encontra no segundo modo, a secção (42, 46, 50) está em comunicação eléctrica com o bus (19) de E/S, e um dispositivo (58, 60, 62) de entrada em espera que possui uma variedade de modos de conexão, conectando um primeiro modo do dispositivo 10 (58, 60, 62) de entrada em espera o bus (19) de E/S com os segundos módulos (52, 54, 56) de linha e desligando um segundo modo do dispositivo (58, 60, 62) de entrada em espera o bus (19) de E/S do segundo módulo (52, 54, 56) de linha, modificando o dispositivo (58, 60, 62) de entrada em espera a um sinal de espera criado pelo processador (12) de dados como resposta ao dito 15 mal funcionamento do primeiro módulo (34, 36, 38) de linha.
15. 15. Um comutador de acordo com a reivindicação 14. que também abrange: uma primeira placa (34, 36, 38) de linha, na que se dispôs uma variedade de módulos de linha que incluem o primeiro módulo de linha, e uma segunda placa (52, 54, 56) de linha, na que se dispôs uma 20 variedade de módulos de linha que incluem o segundo módulo (52, 54, 56) de linha.
16. 16. Um comutador de acordo com a reivindicação 15, no que a primeira placa (34, 36. 38) de linha abrange um cartão de circuito que possui um conector lateral através do qual os módulos da primeira placa (34, 36, 38) 25 de linha estabelecem conexão eléctrica com o processador (12) de dados e com o dispositivo de entrada activo e no que a segunda placa (52, 54, 56) de linha abrange um cartão de circuito que possui um conector lateral através do qual os módulos da segunda placa (52. 54, 56) de linha estabelecem conexão eléctrica com o processador (12) de dados e com o 30 dispositivo (40, 44. 48) de entrada activo.
17. 17. Um método de reencaminhamento de sinais de telecomunicações desde um primeiro módulo (34, 36, 38) de linha até um segundo módulo (52. 54, 56) de linha após um mal funcionamento de um primeiro módulo (34, 36. 38) de linha num comutador (10) de telecomunicações programável, dispondo o 35 comutador (10) de uma matriz (21) de comutação para ligar e desligar dinamicamente as trajectórias de comunicação entre uma variedade de canais - 5 - de comunicação e estando disposto o primeiro módulo (34, 36, 38) de linha que pode ser instruída de forma independente para receber um sinal de telecomunicações e transmitir o sinal de telecomunicações até um primeiro canal de comunicação predeterminado da dita variedade de canais de 5 comunicação da matriz (21) de comutação, estando o método caracterizado porque abrange as etapas de: proporcionar um segundo módulo (52, 54, 56) de linha que pode seV instruída de forma independente, funcionalmente compatível com o primeiro módulo (34, 36, 38) de linha, disposto para receber o citado sinal de 10 telecomunicações e transmitir o sinal de telecomunicações à citada variedade de canais de comunicação da matriz (21) de comutação de acordo com um sinal de instrução: proporcionar um bus (19) de E/S disposto para transportar sinais de telecomunicações: 15 proporcionar um dispositivo (40, 44, 48) de entrada activo que termina numa secção externa que leva o sinal de telecomunicações e que possui uma variedade de modos de conexão; sendo um primeiro modo tal que a secção se liga, em relação de comunicação, com o primeiro módulo (34, 36, 38) de linha, e sendo um segundo modo tal que a secção se liga. em relação 20 de comunicação, com o segundo módulo (52, 54. 56) de linha, modificando o dispositivo de entrada activo desde o primeiro modo até o segundo modo como resposta a um sinal de comutação: proporcionar uma placa (58, 60, 62) de E/S em espera, que possui uma variedade de modos de conexão, conectando um primeiro modo de conexão a 25 segunda placa (52, 54, 56) de linha, em relação de comunicação, com o bus (19) de E/S e desligando um segundo modo, a segunda placa (52, 54, 56) de linha do bus (19) de E/S; proporcionar um processador (12) de dados que actua como resposta a um mal funcionamento do primeiro módulo (34, 36, 38) de linha: 30 criar, através do processador (12) de dados, um sinal de instrução para o segundo módulo (52, 54, 56) de linha com o propósito de provocar que o segundo módulo (52, 54, 56) de linha transmita o citado sinal de telecomunicações ao citado primeiro canal de comunicação da matriz (21) de comutação, e 35 criar o sinal de comutação com o processador (12) de dados em resposta a um mal funcionamento do primeiro módulo (34, 36, 38) de linha desligando assim o primeiro módulo (34, 36, 38) de linha da matriz - 6 - comutadora e substituindo funcional mente o primeiro módulo (34, 36. 38) de linha pelo segundo módulo (52. 54. 56) de linha, transmitindo, em continuação, o segundo módulo (52, 54. 56) de linha, de forma intermitente, o sinal de telecomunicações até o citado primeiro canal de comunicação da 5 matriz (21) de comutação.
18. 18. Um método de acordo com a reivindicação 17, que também abrange dispor do primeiro módulo (34, 36, 38) de linha sobrè uma placa de circuito impresso que pode ser fisicamente inserida no, e extraída do, comutador (10).
19. 19. Um método de acordo com a reivindicação 18, que também abrange dotar à placa de circuito com um conector lateral através do qual o primeiro módulo (34, 36, 38) de linha estabelece conexão eléctrica com o processador (12) de dados e com o dispositivo de entrada activo.
20. 20. Um método de acordo com a reivindicação 18, que também abrange: 15 proporcionar uma fonte de alimentação principal, a partir da qual a matriz (21) de comutação, o primeiro módulo (34, 36, 38) de linha, o segundo módulo (52, 54, 56) de linha, o dispositivo de entrada activo e o processador (12) de dados recebem alimentação eléctrica, e proporcionar uma fonte de alimentação de carga prévia que. após 20 inserir a placa de circuito, proporciona alimentação ao primeiro módulo (34, 36, 38) de linha antes de que o primeiro módulo (34. 36. 38) de linha receba potência da fonte de alimentação principal.
21. 21. Um método de acordo com a reivindicação 17, que também abrange: ligar a secção ao segundo módulo (52, 54, 56) de linha através de um 25 bus (19) de E/S e de um dispositivo (58, 60. 62) de entrada em espera quando o dispositivo de entrada activo estiver no segundo modo, tendo o dispositivo (58, 60, 62) de entrada em espera uma variedade de modos de conexão, ligando um primeiro modo de dispositivo (58, 60, 62) de entrada em espera o bus (19) de E/S com o segundo modo (52. 54, 56) de linha e 30 desligando um segundo modo do dispositivo (58, 60, 62) de entrada em espera o bus (19) de E/S do segundo módulo (52, 54, 56) de linha, e criar um sinal de espera com o processador (12)de dados, o qual modifica o dispositivo (58, 60, 62) de entrada em espera desde o primeiro modo até o segundo modo, em resposta a um mal funcionamento do primeiro 35 módulo (34, 36, 38) de linha.
22. 22. Um método de acordo com a reivindicação 21, que também abrange: - 7 - posicionar o primeiro módulo (34, 36, 38) de linha numa primeira placa (34, 36, 38) de linha que possui uma variedade de módulos de linha; e posicionar o segundo módulo (52, 54, 56) de linha numa segunda placa (52, 54, 56) de linha que possui uma variedade de módulos de linha.
23. 23. Um método de proporcionar redundância a placas de linha num comutador (10) de telecomunicações programável que possui uma matriz (21) de comutação para ligar e desligar dinamicamente trajectórias de comunicações entre uma variedade de canais de comunicação e uma variedade de placas de linha funcional mente compatíveis e independentemente instrui veis, dispostas 10 cada uma delas para receber um sinal de telecomunicações e transmitir o sinal de telecomunicações até um seleccionável da variedade de canais de comunicação da matriz (21) de comutação, estando caracterizado o método porque abrange as etapas de: proporcionar uma variedade de placas (40, 44, 48) de E/S activas, 15 cada uma das quais termina numa variedade de secções (42, 46. 50) externas que levam sinais de telecomunicações e cada uma das quais possui uma variedade de modos de conexão que incluem um primeiro modo naquela que liga as secções (42. 46. 50) com uma placa (34. 36, 38) de linha associada com a placa (40, 44, 48) de E/S activa; 20 proporcionar uma variedade de buses (19) de E/S dispostos de tal forma que cada placa de E/S activa liga as secções (42, 46, 50) nas que termina com um diferente dos tais buses (19) de E/S para cada um dos seus modos de conexão diferentes do primeiro modo; proporcionar uma variedade de placas (58, 60, 62) de E/S em espera, 25 cada uma das quais dispõe de uma variedade de modos de conexão, e estando dispostas de tal forma que os diferentes modos de conexão duma placa (58, 60, 62) de E/S em espera correspondem com uma placa (52, 54, 56) de linha associada com essa placa (58, 60, 62) de E/S em espera que está conectada com um diferente dos buses (19) de E/S; 30 proporcionar um processador (12) de dados que actua como resposta a um mal funcionamento de uma das placas (34, 36, 38) de linha, estando a placa (34, 36. 38) de linha com mal funcionamento configurada para transmitir o sinal de telecomunicações até um primeiro canal de comunicação da matriz (21) comutadora; 35 criar com o processador (12) de dados, como resposta a um mal funcionamento de uma das placas (34, 36, 38) de linha, um sinal de comutação diferente, especifico para uma placa (40, 44, 48) de E/S activa - 8 - particular associada com a placa (34, 36, 38) de linha de mal funcionamento, para modificar o modo da dita placa (40, 44, 48) de E/S activa particular, e um sinal de espera diferente especifico para uma placa (58, 60, 62) de E/S em espera particular, para modificar o modo de conexão 5 da dita placa (58, 60, 62) de E/S em espera particular, dando como resultado a mudança do modo resultante da placa de E/S particular e da placa (58, 60, 62) de E/S em espera o facto de q'be as secções (42, 46, 50) que terminam na placa de E/S particular, sejam conectadas a um bus (19) de E/S designado e ligando a placa (58, 60, 62) de E/S em espera particular 10 com a placa de linha à que está associada com dito bus de E/S designado, e instruir à placa de linha associada à placa (58, 60, 62) de E/S em espera particular para transmitir o sinal de telecomunicações até o primeiro canal de comunicação da matriz (21) comutadora. 15

    \ Dr? MARTA BOBONE Agente Oficial da Propriedade Industrial Rua Almeida e Sousa, 43 - 1350 LISBOA Lisboa, o k FEV. Z000 - 9 -