PL165838B1 - Urzadzenie i sposób odczytywania zapamietanych danych cyfrowych PL PL - Google Patents
Urzadzenie i sposób odczytywania zapamietanych danych cyfrowych PL PLInfo
- Publication number
- PL165838B1 PL165838B1 PL91288706A PL28870691A PL165838B1 PL 165838 B1 PL165838 B1 PL 165838B1 PL 91288706 A PL91288706 A PL 91288706A PL 28870691 A PL28870691 A PL 28870691A PL 165838 B1 PL165838 B1 PL 165838B1
- Authority
- PL
- Poland
- Prior art keywords
- segment
- code
- data
- segments
- decoding
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
- G11B20/1806—Pulse code modulation systems for audio signals
- G11B20/1809—Pulse code modulation systems for audio signals by interleaving
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Measuring Or Testing Involving Enzymes Or Micro-Organisms (AREA)
Abstract
równoleglych sciezek, które to urzadzenie ma oddzielna glowice magnetyczna dla kazdej sciezki nosnika oraz pamiec buforowa ze srodkami wejsciowymi dolaczonymi do kazdej glowicy magnetycznej dla przejsciowego zapamietywania danych, przy czym do pamieci buforo- wej dwukierunkowo dolaczone sa srodki dekodujace slowa kodu wynikowego dla dekodowania slów kodu protekcyjnego bledów, zawartych w strukturze ramek zapamietanych danych, a ponadto do pamieci buforowej dolaczone sa srodki wyjsciowe wyprowadzajace dane po dekodowaniu, znamienne tym, ze srodki dekodujace zawieraja dekoder kodu C 1 (42) majacy wielostanowe dla jednego segmentu jednej sciezki wejscie pierwszego mul- tipleksa, który to pierwszy multiplekser ma wejscie steru- jace dolaczone do sekwencyjnego zespolu adresujacego oraz dekoder kodu C2(46) majacy jednolitostanow e dla wszystkich segmentów wszystkich sciezek wielosymbo- lowego slowa wejscie drugiego multipleksera, który to drugi multiplekser ma wejscie sterujace dolaczone do wspomnianego sekwencyjnego zespolu adresujacego, przy czym srodki wejsciowe (34) zawieraja srodki obli- czajace cykl adresowania, dolaczone do wejscia dostepu do pamieci buforowej (36), która ma przynajmniej o dwa, mieszczace segment nosnika, segmenty pamieci wiecej niz wystepuje segmentów nosnika w ramce nosnika, a wszystkie segmenty pamieci sa dolaczone do wejsc pier- wszego i drugiego multipleksera FIG. 2 PL PL
Description
Przedmiotem wynalazku jest urządzenie i sposób odczytywania zapamiętanych danych cyfrowych, z nośnika danych.
Nośnikiem tego rodzaju jest korzystnie magnetyczna taśma kasetowa, która ma wiele równoległych ścieżek. Alternatywnie, ścieżki mogą powstawać w wyniku kolejnych obrotów, co daje w efekcie spiralę na dysku rejestracji optycznej. Przechowywanie danych cyfrowych jest zawsze wrażliwe na zniekształcenia, które mogą wpływać na poziom dowolnego bitu lub mogą występować w długim ciągu bitów wzdłuż określonej ścieżki, co daje duże prawdopodobieństwo błędu. Kody BCH w zakresie określonych pól skończonych mają potwierdzoną korzystną protekcję błędów. Szczególnie są to kody ReaCα-óolomoda, określone dla słów wielosembolowech. Każdy symbol jest 8-bitowym elementem pola Galois'a, a kody są uporządkowane na poziomie symbolu.
Znane urządzenie do odczytywania zapamiętanych danych cyfrowych z nośnika danych o wielu ścieżkach zawiera wiele głowic odczytujących, z których każda przyporządkowana jest ścieżce nośnika. Urządzenie zawiera również pamięć buforową, której wejścia dołączone są do poszczególnych głowic, dla przejściowego zapamiętywania danych. Ponadto, do pamięci buforowej dołączone są dwukierunkowo dekodery kodu wynikowego. Przy odczytywaniu zapisów wielośladowych otrzymane z każdej głowicy odczytującej składowe ciągi ścieżkowe doprowadza się do dekoderów. Wyjściowe sygnały składowe z dekodera są demαtlecowane w matrycy we właściwej kolejności w całkowity cyfrowy sygnał z oryginalną sekwencją słów. Sygnał ten doprowadzony do przetwornika cyfrowo-analogowego daje analogowy sygnał wyjściowy.
Urządzenie według wynalazku, przeznaczone do odczytywania zapamiętanych danych cyfrowych, z nośnika danych mającego pierwszą liczbę równoległych ścieżek, zawiera oddzielną głowicę magnetyczną dla każdej ścieżki nośnika oraz pamięć buforową ze środkami wejściowymi dołączonymi do każdej głowicy magnetycznej dla przejściowego zapamiętywania danych. Do pamięci buforowej dwukierunkowo dołączone są środki dekodujące słowa kodu wynikowego dla dekodowania słów kodu protekcyjnego błędów, zawartych w strukturze ramek zapamiętanych. Ponadto, do pamięci buforowej dołączone są środki wyjściowe wyprowadzające dane po dekodowaniu. Urządzenie to charakteryzuje się tym, że środki dekodujące zawierają dekoder kodu C1 mający wielostanowe dla jednego segmentu neCden ścieżki wejście pierwszego multipleksera, który to multiplekser ma wejście sterujące, dołączone do sekwencyjnego zespołu adresującego oraz dekoder kodu C2 mający jeCnohtostadoue dla wszystkich segmentów wszystkich ścieżek ulelosembolowego słowa wejście drugiego multipleksera, którego wejście sterujące dołączone jest do wspomnianego sekwencyjnego zespołu adresującego. Środki wejściowe zawierają środki obliczające cykl adresowania dołączone do wejścia dostępu do pamięci buforowej, która ma przynajmniej o dwa,
165 838 mieszczące segment nośnika, segmenty pamięci więcej niz występuje segmentów nośnika w ramce nośnika. Wszystkie segmenty pamięci są dołączone do wejść pierwszego i drugiego multipleksera.
W korzystnym rozwiązaniu urządzenia pamięć buforowa ma sześć segmentów pamięci, a środki wejściowe zawierają demultiplekser segmentów pamięci dołączony do wszystkich segmentów pamięci, a którego wejście sterujące dołączone jest do detektora startu segmentu taśmy połączonego ze wspomnianymi środkami wejściowymi, do których dołączony jest równieŻ sekwencyjny zespół adresujący. Ponadto, środki wyjściowe zawierają multiplekser segmentów pamięci, którego wejście sterujące dołączone jest do detektora startu segmentu taśmy, przy czym środki wejściowe zawierają detektor startu ramki taśmy, który połączony jest z wejściem aktywacji dekodera kodu C2.
Środki wyjściowe zawierają licznik adresów i multiplekser segmentów pamięci o wyjściu szeregowym. Licznik adresów ma jednolity pierwszy format cyklu adresowania do pamięci buforowej. Natomiast dekoder kodu C2 ma jednolity drugi format cyklu adresowania wzdłuż ścieżek oraz jednolity trzeci format cyklu adresowania w poprzek ścieżek do pamięci buforowej. Dekoder kodu C2 połączony jest z dekoderem kodu Cl poprzez aktywującą linię.
Sposób odczytywania zapamiętanych danych cyfrowych, zawartych w kodzie wynikowym kod C1 * kod C2 zawartym w ramce nośnika danych mającej pierwszą liczbę segmentów nośnika, z nośnika danych z równoległymi ścieżkami, według wynalazku charakteryzuje się tym, ze sprzęga się oddzielną głowicę odczytującą dane z przyporządkowaną jej ścieżką, środki wejściowe pamięci buforowej o drugiej liczbie segmentów pamięci, która jest przynajmniej o dwa większa od pierwszej liczby segmentów nośnika, sprzęga się ze wszystkimi głowicami i przejściowo zapamiętuje się odczytane dane. Następnie każdy segment pamięci buforowej wypełnia się wyłącznie danymi wyprowadzonymi z pojedynczego segmentu nośnika, w zależności od rekurencyjnie zliczanych cykli adresowania w pamięci buforowej. Ponadto dwukierunkowo sprzęga się środki dekodujące i dekoduje się słowa kodu protekcyjnego błędów występujące w zapamiętanych danych. Przez to aktywuje się dekoder C1 środków dekodujących do kolejnych pierwszych stanów. W każdym kolejnym pierwszym stanie zapewnia się dostęp do przyporządkowanego pojedynczego segmentu pamięci buforowej i ignoruje się pozostałe segmenty pamięci buforowej. Ponadto, w każdym kolejnym pierwszym stanie aktywuje się dekoder C1 do kolejnych drugich stanów, przy czym w każdym kolejnym drugim stanie dekoduje się pojedyncze słowo kodu C1 wyprowadzone z pojedynczej ścieżki przyporządkowanej temu drugiemu stanowi. Po dekodowaniu wszystkich słów kodu C1 wielosegmentowej ramki nośnika danych aktywuje się dekoder kodu C2 do kolejnych trzecich stanów. W każdym kolejnym trzecim stanie dekoduje się pojedyncze słowo kodu C2 jednolicie wyprowadzone ze wszystkich ścieżek i wszystkich segmentów ramki nośnika danych. Ponadto, po dekodowaniu wszystkich słów kodu C1 i wszystkich słów kodu C2 ramki nośnika danych, udostępnia się wszystkie zdekonowane słowa na wyjściu pamięci buforowej.
W pojedynczej ramce nośnika danych zapewnia się dostęp do czterech segmentów nośnika, a w pamięci buforowej sprzęga się sześć segmentów tej pamięci. Ponadto poddaje się detekcji dostępność następnego segmentu nośnika i wytwarza się sygnał zapewniający dostęp środków wejściowych do następnego segmentu pamięci buforowej. Powoduje się przejście środków dekodujących słowa kodu C1 do następnego pierwszego stanu i zapewnia się dostęp środków wyjściowych do następnego segmentu pamięci buforowej. Następnie poddaje się detekcji dostęp środków wejściowych do następnej ramki nośnika i aktywuje się dekoder C2 do następnego ciągu trzecich stanów.
Rozwiązanie według wynalazku zostanie bliżej objaśnione w przykładzie wykonania na rysunku, na którym fig. 1 przedstawia wielościeżkową organizację, stanowiącą format ramki danych głównych na taśmie, fig. 2 - schemat blokowy urządzenia do odczytywania danych, fig. 3 -pamięć niestałą w pamięci urządzenia zapisu/odczytu, fig. 4 - odwzorowanie danych na taśmie, fig. 5 - odwzorowanie danych w pamięci RAM, fig. 6 - pamięć logiczną na taśmie, fig. 6A - fizycznie odległości między symbolami na taśmie, fig. 7 - schemat blokowy złożonego urządzenia do zapisywania i odczytywania danych.
Figura 1 ilustruje przydział głównych danych, to jest danych użytkowania oraz przyporządkowane dane nadmiarowe. Tabela 1 podaje dokładną formułę zliczania adresów, a więc formali165 838 zuje odwzorowanie danych użytkownika na taśmie. Bajty użytkownika (lub symbole) są numerowane sekwencyjnie. Ich organizacja wewnętrzna nie jest rozpatrywana, a mogą pochodzić z jednokanałowej lub dwukanałowej dyskretyzacji sygnału fonicznego, wizyjnego, lub innych danych. Każdy bajt D ma trzy indeksy, t, b, i, a mianowicie numer ścieżki t, w przedziale (0, 7), numer bloku taśmy b w przedziale (0,31) oraz numer symbolu i w bloku, w przedziale (0,47). Liczba bajtów głównych danych użytkownika w ramce taśmy wynosi 8192. Usytuowanie tych bajtów według ich numeru położenia u w przedziale (0,8191) znajduje się z formuły tabeli 1. Wykorzystuje się dwie zmienne pośrednie d, e, gdzie e jest numerem segmentu, a d jest numerem w rozpatrywanym segmencie. Dodatkowo może być ulokowanych 128 symboli systemu informacji, dając ogółem 8320 nienadmiarowych symboli w bloku kodu wynikowego. Rozpatrywana pamięć RAM ma 32 kolumny z 384 wierszami każda, dla umieszczenia 12288 symboli. Liczba symboli nadmiarowych wynosi więc 12288- 8320 = 3968symboli. Liczba ta jest niższa niż suma symboli nadmiarowych każdego ze słów kodowych C1 i słów kodowych C2, ponieważ kilka symboli nadmiarowych jest częścią dwóch słów kodowych. Wynika to z zasady kodu wynikowego.
Tabela
| d | = u mod | 2048 |
| e | = u div | 2048 |
| (d = 0 | ... 2047 e | = 0 ... 3) |
t = (((( d div 8 ) mod 13 ) + 1 ) * 5
| + | ((( d div 8) | mod 13 ) | div 6 ) * 30 div 12 ) * 30 ) | ||||||
| ((( d div mod 8 | 8 | ) | mod | 13 ) | |||||
| b | = | ( | d mod | 8 ) | + | ( | e * | 8 ) | |
| i | — | ( | d div | 104 | ) | * | 2 | ||
| + | ( 1 - | 2 * | ( | e | mod | 2 )) | * | ||
| ((( d | div | 8 | ) | mod | 13 ) | div 6 | |||
| - (( d div 8 | ) mod | . 13 | ) div 12 ) | ||||||
| + | ( e mod 2 | ) |
Jak przedstawiono na fig. 1 dla rejestrowania na taśmie przewidziano osiem ścieżek 0..7. Dane, łącznie z nadmiarowymi danymi protekcji błędów, są przenoszone w jednostkach zwanych ramkami taśmy. Każda ramka taśmy, zaznaczona strzałką 20, pokrywa wszystkie osiem ścieżek. Każda ramka taśmy jest podzielona na 32 kolejne wycinki taśmy, przedstawione jako kolumny. Każdy wycinek taśmy zawiera osiem bloków taśmy, to znaczy jeden blok taśmy dla każdej ścieżki. Jedna ramka taśmy jest podzielona na cztery segmenty ramki, z których każdy zawiera osiem kolejnych wycinków rozpatrywanej ramki taśmy. Segmenty ramki nie są zaznaczone na rysunku. Jeden blok taśmy 22 odpowiada 408 nie zmodulowanym bitom danych głównych, które są modulowane w 510 kanałach bitowych. Modulacja bitów kanałowych nie zostanie szczegółowo opisana, a rozwazenia dotyczą tylko bitów nie zmodulowanych. Odpowiadające bloki taśmy z różnych ścieżek są umieszczone na taśmie jak przedstawiono na fig. 1. Każdy blok taśmy składa się z 10 bitowego wzoru synchronizacji, numeru wskazującego symbol z ośmiu nie zmodulowanych bitów i symbolu parzystości ośmiu nie zmodulowanych bitów, co pozostawia czterdzieści osiem symboli bitów. Dalsze rozważania ograniczono do ostatnich 48 symboli na blok, 48 X 32 X 8 = = 3 X 212= 12288 na ramkę.
Na figurze 2 przedstawiono schemat blokowy urządzenia do odczytywania danych. Taśma 30 jest jednocześnie czytana z ośmiu równoległych ścieżek za pomocą zespołu dostępu do taśmy 32,
165 838 który również przeprowadza proces demodulacji. Zespół wejściowy 34, stanowiący zespół zliczająco/bramkujący sterowany przez nie przedstawiony zespół synchronizacji, zlicza bajty, segmenty i ramki. Pamięć buforowa 36 stanowiąca korzystnie pamięć o dostępie bezpośrednim RAM, zawiera sześć segmentów lub stronic RAM, ponumerowanych 0-5. Jest ona zasilana przez zespół zliczająco/bramkujący 34 dostarczający adresy zapisu przez sukcesywną inkrementację, jak również bramkujący dane do pamięci RAM 36. Zespół wyjściowy 38 stanowiący drugi zespół zliczająco/bramkujący dane odczytane z pamięci RAM 36 do linii użytkownika 54 dostarcza adresy odczytu przez sukcesywną inkrementację. W ten sposób pamięć RAM 36 jest pierwszym wejściowym i pierwszym wyjściowym buforem względem danych użytkownika. Dekoder C1 42 ma dwukierunkowy dostęp do pamięci RAM 36 poprzez urządzenie dostępu 40. Dekoder C2 46 ma dwukierunkowy dostęp do pamięci RAM 36 poprzez drugie urządzenie dostępu 44.
Na figurze 3 przedsiawiono schematycznie segmentowy dostęp do pamięci RAM 36 przez zespół zliczająco/bramkujący 34. Ponieważ oś czasu przebiega od lewej do prawej strony rysunku, wszystkie sześć stron pamięci RAM jest wypełnionych lub zapisanych ze skasowaniem poprzedniego zapisu, w cyklicznej sekwencji. Fizyczne rozmieszczenie segmentów w strukturze pamięci RAM nie powoduje konsekwencji dla organizacji dekodowania.
Na figurze 3 w wierszu 62 przedstawiono proces dekodowania przez dekoder C1 42. Dekoder ten odbiera sygnał synchronizacji z zespołu zliczająco/bramkującego 34 linią 48 i w konsekwencji zna chwilę, w której został wypełniony cały segment w pamięci RAM 36 i również jego adres (zakres). Ponieważ każde słowo kodowe C 1z 24 symboli (bajtów) jest całkowicie zawarte w jednym segmencie taśmy, a każdy segment taśmy jest odwzorowany jeden do jednego w pojedynczym segmencie pamięci RAM, to dekodowanie Cl może być wykonane bezpośrednio na ostatnio otrzymanym segmencie taśmy. Jak przedstawiono w wierszu 62, prowadzi to do cyklicznej sekwencji, która jest opóźniona o przedział jednego segmentu względem wiersza 60. Ponadto, ponieważ każde słowo kodowe C2 z 32 symboli jest całkowicie zawarte w jednej ramce taśmy czterech segmentów taśmy i każda ramka za pomocą odwzorowania segmentu jest odwzorowana jeden do jednego w czterech kolejnych segmentach pamięci RAM, to dekodowanie C2 zostaje przeprowadzone bezpośrednio na czterech segmentach, po odebraniu ostatniego z nich, zapewniając, że dekoder C1 zakończył swoje działania (bez względu na to czy korekcja była udana czy nie). W wierszu 60 małe strzałki wskazują granice ramki. Jak pokazano w wierszu 64, dekodowanie C2 jest wykonywane podczas jednego przedziału segmentu, następującego po całkowitym odebraniu rozpatrywanej ramki.
Jak przedstawiono na fig. 2 dekoder C2 46 jest również synchronizowany przez zespół zliczająco/bramkujący 34, poprzez linię 48, a ponadto otrzymuje gotowy sygnał z dekodera C1 42 poprzez aktywującą linią 50. Po zakończeniu procesu dekodowania przez dekoder C2 46, linia 52 może przenieść wolny sygnał do wyjścia drugiego zespołu zliczająco/bramkującego 38. Alternatywnie, drugi zespół 38 jest bezwarunkowo synchronizowany przez sygnał występujący na linii 48. Na fig. 3 wiersz 66 przedstawia, że działanie dekodera C2 46 jest poprzedzone przez dostęp dla odczytu do czterech kolejnych segmentów pamięci RAM, które obsługiwano podczas ostatniego procesu dekodowania dekodera C2 46. W ten sposób segmenty taśmy otrzymane w przedziale 68 są wyprowadzone w przedziale 70. W konsekwencji urządzenie z fig. 2 działa jak urządzenie korekcji błędów FIFO (pierwszy na wejściu - pierwszy na wyjściu) z wywołaniem zwłoki pięciu przedziałów segmentowych taśmy. Dla zapamiętania jest konieczne i wystarczające sześć segmentów pamięci RAM. Jeśli dekodowanie C2 zabrałoby więcej czasu, na przykład dwa lub trzy przedziały segmentowe taśmy, to wymaganych będzie odpowiednio siedem lub osiem segmentów pamięci RAM.
Na figurze 2 pamięć RAM ma czteroportowe urządzenie. Wobec tego, że dekodery 42, 46 działają przemiennie, ich indywidualne działanie może być odwzorowane na pojedynczym urządzeniu komputerowym, które jest odpowiednio zaprogramowane. Ponadto, ponieważ zapisanie przez zespół zliczająco/bramkujący 34, odczytanie przez drugi zespół zliczająco/bramkujący 38 i dekodowanie przez dekodery 42,46 nigdy nie odbywa się w tym samym segmencie pamięci RAM, to na poziomie segmentu pamięć RAM 36 może być ograniczona do urządzenia jednoportowego. Jeśli w powyższym przypadku słowa C2 me będą miały pełnej długości, to dekodowanie może
165 838 7 rozpocząć się trochę wcześniej. Koniec słowa jest wskazany przez sygnał zewnętrzny, nie przedstawiony, wydzielony na przykład z sygnału modulowanego.
Przedstawione urządzenie może obejmować funkcje zerowania, które są aktywowane na przykład po rozpoznaniu poprawnej dostępności pierwszej ramki. Może to być sygnalizowane przez start pierwszej ramki zaliczony po nagłówkach bloku, które zaczęły się pokazywać poprawnie. Ponadto, słowa kodowe C1 są ograniczone tylko do jednego indywidualnego bloku. W konsekwencji można to wykorzystać do dalszego małego przyspieszenia, przy czym dekodowanie C1 może rozpocząć się bezpośrednio po przyporządkowanym bloku. Ocena działania wykazała, że koszt dodatkowy bardziej złożonego urządzenia sterującego nie równoważy dodatkowych korzyści, ale może też zdarzyć się sytuacja odwrotna.
Urządzenie z fig. 2 opisano w odniesieniu do dekodowania danych odczytanych z taśmy, dla przedstawienia ich na wyjściu użytkownika 54. Podobne urządzenie może być użyte w odniesieniu do kodowania, ponieważ kodowanie C1 zostanie dokonane w strukturze segmentowej przez koder 42, po którym kodowanie C2 ramek zostanie dokonane przez koder 46. Zmiany, które należy wprowadzić: linia/zespół dostępu 32 będzie sprzęgać w kierunku użytkownika, linia 54 w kierunku taśmy. T ak więc linia/zespół dostępu 32, jak również linia 54 są wykonane jako dwukierunkowe, a na wejściu pamięci RAM znajduje się multiplekser, który jest zasilany albo przez linię 32 albo przez linię 54. Odwrotnie, na wyjściu pamięci RAM znajduje się demultiplekser, dołączony albo do linii 54, albo do linii 32. Inna modyfikacja związana jest z tym, że generacja nadmiarowości jest trochę łatwiejsza niż dekodowanie, tak że zespoły 42, 46 mogą być uproszczone. Na przykład nie jest konieczne żadne działanie sprzężenia zwrotnego, w którym nieoczekiwany wynik, taki jak niekorygowalny błąd w słowie C2 będzie wymagać innych przedsięwzięć zaradczych. Połączenie kodów korekcyjnych symbolu prowadzi do systemu kodu wynikowego. Znaczy to, że dla kodowania, sekwencja czasowa kodowania dwóch kodów jest mało znacząca: po tym jak dane użytkownika z całego segmentu dotrą do pamięci RAM, albo słowa kodowe C1 mogą mieć najpierw obliczoną swoją nadmiarowość, albo słowa kodowe C2. Pojęciowo, dane użytkownika kodu wynikowego mogą być wizualizowane jako macierz. Nadmiarowość składa się z trzech części: nadmiarowych symboli wzdłuż wierszy, nadmiarowych symboli wzdłuż kolumn oraz podwójnej liczby nadmiarowych symboli wzdłuż nadmiarowych kolumn, co odpowiada podwójnej liczbie nadmiarowych symboli wzdłuz nadmiarowych wierszy.
Dalsze rozważania dotyczące odczytu odnoszą się również do zapisu. Dla uproszczenia nie przedstawiono różnych szczegółowych rozwiązań elektromechanicznych, takich jak blokowanie/napęd taśmy, pętka sprzężenia zwrotnego prędkości, konstrukcja głowicy. Szczegóły adresowania pamięci RAM zostaną przedstawione w nawiązaniu do kolejnych figur rysunku.
Na figurze 4 przedstawiono odwzorowanie danych na taśmie, w szczególności jedną ramkę z czterema segmentami taśmy A...D. Każdy segment ma poszczególne części równych rozmiarów, rozmieszczone na każdej z ośmiu ścieżek 0..7. W każdym segmencie taśmy, dwa segmenty ścieżki pokazano zakreskowane w taki sposób, że na każdej ścieżce jeden segment przedstawiono jako zakreskowany.
Na figurze 5 przedstawiono odwzorowanie danych tej samej ramki taśmy w czterech segmentach pamięci RAM AO, BO, CO, DO, w której całkowita zawartość jednego segmentu taśmy jest odwzorowana wyłącznie na podobnie oznaczonym segmencie pamięci RAM tak jak A - do - AO. Dwa pozostałe segmenty pamięci RAM według fig. 2, 3 można pominąć w rozważaniach dotyczących rozpatrywanej ramki taśmy, ponieważ, nie wnoszą one udziału do kodu wynikowego rozpatrywanej ramki. Zauważyć należy, że podczas gdy skala pionowa na fig. 4 (numery ścieżek) odpowiada skali poziomej na fig. 5 (kolumny pamięci w każdym segmencie pamięci RAM, pokazano przy dolnym brzegu), to skalę poziomą w kaŻdym segmencie taśmy z fig. 4 rozciągnięto pionowo na fig. 5 dla lepszej przejrzystości, jako reprezentowaną przez większy obszar fig. 5, w porównaniu do obszaru fig. 4. Reprezentację z fig. 5 wybrano dla ilustracji struktury logicznej urządzenia pamięciowego. W praktyce, ograniczenia fizyczne, zwłaszcza osiągalne zakresy adresowe mogą prowadzić do konfiguracji fizycznej, która różni się, ale może być osiągnięta przez przestawienie elementarnego adresu. Tak więc na fig. 5 przedstawiono odwzorowanie każdego z zakreskowanych segmentów ścieżki z fig. 4 na kolumnę odpowiadającego segmentu pamięci RAM, utrzymując orientację zakreskowania. Pamięć RAM jak przedstawiono, ma 32 kolumny 0..31 i 384
165 838 (8X48) wierszy (0..383). Każde miejsce tak zanumerowane mieści jeden symbol, jak przedstawiono, odwzorowanie jest jeden do jednego, numer kolumny w segmencie pamięci RAM jest równy (t * 5) mod 8 + 8. Numer kolumny w całej pamięci RAM znajduje się wówczas przez dodanie 8 razy numeru segmentu, który dla segmentów pamięci RAM AO, BO, COm, DO jest odpowiednio 0,1, 2,3. Zawsze t jest numerem ścieżki. Na przykład, dla t = 5 w segmencie taśmy B, numer kolumny w sektorze pamięci RAM BO jest (5 X 5) mod 8 = 1, jak wskazano strzałką. Odwzorowanie w innym kierunku jest takie samo, ponieważ ścieżka 1 jest odwzorowana na kolumnę 5 segmencie pamięci RAM BO.
Obecnie objaśnione zostanie rozmieszczenie słów kodowyych C1 w pamięci RAM. Każdy blok zawierający 408 nie zmodulowanych bitów ma dwa słowa kodowe C1 złożone z 24 symboli każde (trzy inne symbole są tutaj nieistotne). Te dwa słowa kodowe mają 2-przeplatanie w nieparzyście zanumerowanych symbolach należących do jednego słowa kodowego i parzyście zanumerowanych symbolach należących do drugiego słowa. To również stosuje się do ośmiu symboli nadmiarowych w każdym bloku, które są ostatnimi symbolami z bloku (prawa strona na fig. 1) na taśmie. W konsekwencji, w pamięci RAM wypełniają one najniższe, ósme wiersze z każdego kompletu 48 wierszy.
Następnie objaśnione zostanie rozmieszczenie słowa kodowego C2 w pamięci RAM. Na fig. 5 przedstawiono jedno określone słowo kodowe, które zaczyna symbol w wierszu 0, kolumnie 0. Później skok wiersza wynosi 48, a skok kolumny wynosi 1. W konsekwencji, każdy następny symbol odnosi się do innej ścieżki. Dalej, każdy następny symbol skacze o jeden blok w kierunku ścieżki taśmy. Poprzeczny skok ścieżki wynosi plus ( +) pięć ścieżek modulo 8 (bez przeniesienia lub przeniesienia zanegowanego). Dla rozpatrywanego jednego słowa kodowego wszystkie symbole zaznaczono na fig. 5 jako ciemne kwadraty. Przeniesienie do innych słów kodowych wykonano przez przesunięcie wszystkich symboli o jednolitą liczbę wierszy (z odwróceniem górnej i dolnej krawędzi) i/lub o drugą jednolitą liczbę kolumn (z odwróceniem lewej i prawej krawędzi).
Na figurze 6 przedstawiono rozmieszczenie pierwszych 18 symboli słowa kodowego C2 zaznaczonych na fig. 5, przy czym każdy krzyżyk reprezentuje tu jeden symbol bloku z 48 rozpatrywanych symboli. Każdy następny symbol jest w następnej kolumnie bloku taśmy, a przesunięty jest o pięć ścieżek taśmy (mod 8) bez przeniesienia lub przeniesienia zanegowanego. Dla uproszczenia, nie pokazano położenia poszczególnych symboli w skojarzonym bloku. Jak przedstawiono na bazie bloku, fizyczna odległość pomiędzy sąsiednimi symbolami kodowymi jest jednolita. W typowym przykładzie wykonania, prędkość taśmy wynosi 4,76 cm/s przy szybkości transmisji bitów 96 kilobitów na sekundę. Daje to długość bitu 0,495 mikrona. Jako podziałkę ścieżki przyjęto 195 mikronów, co znaczy, że przy takiej wzdłużnej rejestracji pole bitu ma długość mniejszą niż szerokość. Więc każdy blok taśmy ma 510 bitów kanałowych, co daje długość bloku 253 mikronów. Oznacza to, że pole pokryte przez blok ma wymiary 253 X 195 mikronów, co uważane jest w przybliżeniu za kwadrat. W ten sposób jednakowe odległości z fig. 6 będą rzeczywiście przeniesione jako równomierna odległość między poszczególnymi sąsiednimi symbolami kodowymi słowa kodowego C2. Z tego względu, na fig. 6A przedstawiono odległości pomiędzy środkami sąsiednich symboli słowa kodowego C2 w trzech możliwych położeniach względnych. Symbole są przedstawione jako pionowe kreski w swoich blokach, z których tylko naroża zaznaczono kropkami. Względne odległości pomiędzy środkami wynoszą 640, 780 mikronów i pozostają w stosunku 1:1,22. Inne zależności, takie jak 1:1,3 lub nawet 1:1,4 należy uważać jako zbliżone do jednolitej odległości pomiędzy najbliższymi sąsiadami. Rysunek uwzględnia, że symbole kodowe w ich poszczególnych blokach mają identyczne położenie. Jednolita odległość oznacza dobrą odporność kodu na zaniki lub inne błędy, typu rozdzielenie impulsu. Faktycznie, kod C2 mając odległości 7, przy sześciu symbolach nadmiarowych (n, k = 32,26) może dokonać korekcji błędów aż do sześciu brakujących symboli na słowo. Stosując to w przypadku słowa C1 uzyska się wskazówki do wszystkich zniekształconych symboli rozpatrywanego słowa. W takim razie koło obejmujące sześć symboli na fig. 6, przy 100% ich braku, nie będzie powodować załamania się zdolności korekcji błędów. Na fig. 6 będzie to odpowiadać szerokości bloków w wierszu, która wynosi 1,5 milimetra, co jest uważane za wystarczające prawie dla każdego przypadku. Nawet w przypadku zmiany rozmieszczenia dla pamięci typu dyskowego, te same korzystne właściwości zostaną zrealizowane, zapewniając ze stosunek średnic zewnętrznej ścieżki do wewnętrznej ścieżki jest równy jedności. W
165 838 praktyce stosunek 1,1 lub nawet trochę więcej, jest do przyjęcia. Dodatkową miarą wzrostu odporności formatu kodu jest to, ze ścieżkę numer 0 wypełniono całkowicie symbolami nadmiarowymi kodu C2. W zaznaczonym na fig. 5 słowie kodowym oznacza to, ze wszystkie symbole kodowe (4) w górnym wierszu pamięci RAM mają numery symboli 0,8,16,24. To samo stosuje się do wszystkich innych słów kodowych C2, ponieważ jego pierwszy symbol jest zawsze przypisany do najbardziej na lewo położonej kolumny segmentu. Ponadto, inne symbole parzystości mają następujące wiersze: dla parzystych słów kodowych C2 (0, 2... 382) są one położone przy symbolach 7, 23. Dla nieparzystych słów kodowych C2 (1, 3...383) dalsze słowa nadmiarowe są położone przy symbolach 15,31. Znaczy to, że wszystkie inne symbole nadmiarowe są odwzorowane na ścieżce 3, która jest w 50% pokryta symbolami parzystości. Całkowite wypełnienie ścieżki 0 symbolami nadmiarowymi jest bardzo korzystne. Komplet ośmiu ścieżek o szerokości około 1,2 milimetra pokrywa połowę szerokości taśmy 1/8 cala. Dla przeciwnego zastosowania zapewniono drugi komplet ścieżek w tym samym formacie na drugiej połowie szerokości taśmy. Więc obie ścieżki 0 przebiegają przy zewnętrznych brzegach właściwej ścieżki zapisu i w związku z tym są ogólnie bardziej narażone na zniekształcenie, wytarcie taśmy, itd. Więc w razie, gdy tylko zewnętrzna ścieżka zostanie zniekształcona, to całość pozostałych danych zostanie zachowana, jako sygnalizowana przez prawidłowe działanie kodu C2, podczas gdy kod C1 będzie sygnalizować nieodtwarzalność ścieżki zewnętrznej.
Na figurze 7 przedstawiono schemat blokowy rozbudowanego urządzenia do zapisywania i odczytywania danych. Blok 100 jest źródłem analogowym sygnałów akustycznych. Może to być na przykład akustyczny adapter, głośnik lub naturalne źródło dźwięków, na przykład orkiestra. Blok 102 stanowi akustyczne urządzenie wejściowe do systemu, a więc połączenie mikrofonowe lub przewodowe, wraz z niezbędnym zespołem wzmacniania, filtrowania. Blok 104 reprezentuje przetwarzanie analogowo-cyfrowe próbek akustycznych dochodzących z zespołu 102. Blok 106 stanowi zespół kodowania, łącznie z cyfrowym przetwarzaniem, kodowaniem RAM. Blok 108 stanowi zespół formatujący dla zakodowanych danych, wytwarzający segmenty taśmy. Może to być przeprowadzone na wiele różnych sposobów, korzystnie w równoległym ósemkowym trybie pracy. Alternatywnie, 8-bitowe bajty mogą być serializowane do szerokości pojedynczego bitu dla radiowej, kablowej lub światłowodowej transmisji. Blok 110 reprezentuje łącznie wzmacniacz radiokomunikacyjny, ośrodek przesyłowy i odbiornik radiokomunikacyjny. Alternatywnie, zespoły składowe można dostosować do wykorzystania kabli lub światłowodów.
Ponadto, zastosować można również magnetyczną głowicę dla zapisu i odtwarzania z wykorzystywaniem magneto-motorycznej pamięci na magnetofonowej taśmie cyfrowej. Taśma magnetofonowa lub alternatywnie dysk akustyczny mogą być umieszczone w kasecie o odpowiednich wymiarach, w rodzaju pudełka lub koperty, ukształtowanych dla potrzeb ochronnych, wymagań pamięci, dostępności i promocji handlowej. Jeśli jest to konieczne, głowica(e) odczytu i głowica(e) zapisu mogą być zintegrowane lub nawet połączone w jedną głowicę, lub w głowicę zintegrowaną. Blok 112 stanowi urządzenie dekodujące wraz z dekodującą pamięcią RAM. Blok 114 stanowi urządzenie wyjściowe obejmujące przetwornik cyfrowo-analogowy, zespół rozplatania, wzmacniania i nagłaśniania. Blok 116 stanowi mechanizm napędu po stronie obróbki danych zakodowanych, na przykład jako napęd taśmy. Blok 118 reprezentuje taką samą strukturę mechanizmu napędu po stronie odbioru zakodowanych danych. W pewnych komercyjnych rozwiązaniach, takich jak odwracalny magnetofon, mechanizmy napędu mogą być zintegrowane do pojedynczego mechanizmu napędu. Dla uproszczenia pominięto wiele szczegółów konstrukcyjnych i strukturalnych. Należy zauważyć, że strona wytwarzająca działa jak gdyby strona odbioru była rzeczywiście obecna i emuluje obecność strony odbiorczej. W ten sam sposób strona odbiorcza emuluje stronę nadawczą i działa tak, jak gdyby strona nadawcza była obecna.
--68-►
| 5 | 0 | 1 2 | 3 j 4 5 | ____' 0 1 | 2 | — 60 | |||||
| C,4 | C,5 | C,0 | C,1 | C,2 | C,3 | C,4 | C,5 | C,0 | C,1 | — 62 | |
| C2 | C2 | C2 | —64 | ||||||||
| 0 | 1 | 2 | 3 | 4 | 5 | 0 | 1 | 2 | 3 | — 66 |
--70
FIG.3
%
-t114
FIG.7
Β
O ^zzzzzz ^Jcncn^tJN)
165 838 zzzzzzz
o
Π*Τ“
-AO
TT r
/_ \
\ \
\ \
\ \
\
ZZZZZZZ
-BOTT zzzzzzz;
-co
FIG.4
i z
/
383 Z.
\ \
\
\
\ \
Ł \
\ i- \
\ \
•\?r \
\ \
/ /
/ z
ET /
/ /
/
TT
T \
r
I
TT /
/ /
/ ii:
/ /
/ /
>
\ \
\ \
\
i /
/ .z /
/ \
\ . i.
>
/ /
/ /
'/ /
/ /
/ /
/ \
\ \
Έ\ \
\ \
/ /
/ / / /
N \
\ \
\ \
\
TS^ /
/ /
$ /
/
7^ /
/
/ / / /
I I Ld
Έ5 '7 /
/ ~7 /
/ /
/
\ \ \
Έ\\ \
\ /
/ /
/ /
/ /
/ \
\ \
\ \
\ /
/ /
/
T
-Ϊ.
] \
\ fi /
/ /
/
-?
/ /
/ /
/ / ι ι Μ
U61 1 1 M l_i..l.lM I I 1ZI I II ΓΛ I I ki I I I NI I I IX O 123 4J 56 70123456701 2345 670123 4567
FIG.5
165 838
FIG.6
FIG.6A ścieżka I—- | ramka taimy danych fómph-L-—
| 0 | // | |||||||||||||||
| 1 | // | |||||||||||||||
| 2 | // | |||||||||||||||
| 3 | //’ | |||||||||||||||
| 4 | 7/' | |||||||||||||||
| 5 | / f . ! f- | |||||||||||||||
| 6 | 11 .ii. | |||||||||||||||
| 7 | /f .ii. | — |
|«- 32wtinki taśmy FIG.1 (1
FIG.2
Departament Wydawnictw UP RP. Nakład 90 egz Cena 1 ,*00 zł.
Claims (8)
- Zastrzeżenia patentowe1. Urządzenie do odczytywania zapamiętanych danych cyfrowych, z nośnika danych mającego pierwszą liczbę równoległych ścieżek, które to urządzenie ma oddzielną głowicę magnetyczną dla każdej ścieżki nośnika oraz pamięć buforową ze środkami wejściowymi dołączonymi do każdej głowicy magnetycznej dla przejściowego zapamiętywania danych, przy czym do pamięci buforowej dwukierunkowo dołączone są środki dekodujące słowa kodu wynikowego dla dekodowania słów kodu protekcyjnego błędów, zawartych w strukturze ramek zapamiętanych danych, a ponadto do pamięci buforowej dołączone są środki wyjściowe wyprowadzające dane po dekodowaniu, znamienne tym, ze środki dekodujące zawierają dekoder kodu C1 (42) mający wielostanowe dla jednego segmentu jednej ścieżki wejście pierwszego multipleksa, który to pierwszy multiplekser ma wejście sterujące dołączone do sekwencyjnego zespołu adresującego oraz dekoder kodu C2(46) mający jednolitostanowe dla wszystkich segmentów wszystkich ścieżek wielosymbolowego słowa wejście drugiego multipleksera, który to drugi multiplekser ma wejście sterujące dołączone do wspomnianego sekwencyjnego zespołu adresującego, przy czym środki wejściowe (34) zawierają środki obliczające cykl adresowania, dołączone do wejścia dostępu do pamięci buforowej (36), która ma przynajmniej o dwa, mieszczące segment nośnika, segmenty pamięci więcej niż występuje segmentów nośnika w ramce nośnika, a wszystkie segmenty pamięci są dołączone do wejść pierwszego i drugiego multipleksera.
- 2. Urządzenie według zastrz. 1, znamienne tym, że pamięć buforowa ma sześć segmentów pamięci, a środki wejściowe zawierają demultiplekser segmentów pamięci dołączony do wszystkich segmentów pamięci, a którego wejście sterujące dołączone jest do detektora startu segmentu taśmy połączonego ze wspomnianymi środkami wejściowymi, do których dołączony jest również sekwencyjny zespół adresujący, a ponadto środki wyjściowe zawierają multiplekser segmentów pamięci, którego wejście sterujące dołączone jest do detektora startu segmentu taśmy, przy czym środki wejściowe zawierają detektor startu ramki taśmy, który połączony jest z wejściem aktywacji dekodera kodu C2.
- 3. Urządzenie według zastrz. 2, znamienne tym, że środki wyjściowe (38) zawierają licznik adresów i multiplekser segmentów pamięci o wyjściu szeregowym.
- 4. Urządzenie według zastrz. 3, znamienne tym, że licznik adresów ma jednolity pierwszy format cyklu adresowania do pamięci buforowej.
- 5. Urządzenie według zastrz. 2, znamienne tym, że dekoder kodu C2 ma jednolity drugi format cyklu adresowania wzdłuż ścieżek oraz jednolity trzeci format cyklu adresowania w poprzek ścieżek do pamięci buforowej.
- 6. Urządzenie według zastrz. 5, znamienne tym, że dekoder kodu C2 (46) połączony jest z dekoderem kodu C1 (42) poprzez aktywującą linię (50).
- 7. Sposób odczytywania zapamiętanych danych cyfrowych, zawartych w kodzie wynikowym kod C1* kod C2 zawartym w ramce nośnika danych mającej pierwszą liczbę segmentów nośnika, z nośnika danych z równoległymi ścieżkami, znamienny tym, ze sprzęga się oddzielną głowicę odczytującą dane z przyporządkowaną jej ścieżką, środki wejściowe pamięci buforowej (36) o drugiej liczbie segmentów pamięci, która jest przynajmniej o dwa większa od pierwszej liczby segmentów nośnika, sprzęga się ze wszystkimi głowicami i przejściowo zapamiętuje się odczytane dane, następnie każdy segment pamięci buforowej wypełnia się wyłącznie danymi wyprowadzonymi z pojedynczego segmentu nośnika, w zależności od rekurencyjnie zliczanych cykli adresowania w pamięci buforowej, ponadto dwukierunkowo sprzęga się środki dekodujące (42, 46) i dekoduje się słowa kodu protekcyjnego błędów występujące w zapamiętanych danych, przez to aktywuje się dekoder C1 (42) środków dekodujących do kolejnych pierwszych stanów, przy czym w165 838 każdym kolejnym pierwszym stanie zapewnia się dostęp do przyporządkowanego pojedynczego segmentu pamięci buforowej i ignoruje się pozostałe segmenty pamięci buforowej, a ponadto w każdym kolejnym pierwszym stanie aktywuje się dekoder C1 (42) do kolejnych drugich stanów, przy czym w każdym kolejnym drugim stanie dekoduje się pojedyncze słowo kodu C1 wyprowadzone z pojedynczej ścieżki przyporządkowanej temu drugiemu stanowi, a po dekodowaniu wszystkich słów kodu C1 wielosegmentowej ramki nośnika danych aktywuje się dekoder kodu C2 do kolejnych trzecich stanów, przy czym w każdym kolejnym trzecim stanie dekoduje się pojedyncze słowo kodu C2 jednolicie wyprowadzone ze wszystkich ścieżek i wszystkich segmentów ramki nośnika danych, ponadto po dekodowaniu wszystkich słów kodu C1 i wszystkich słów kodu C2 ramki nośnika danych, udostępnia się wszystkie zdekodowane słowa na wyjściu pamięci buforowej.
- 8. Sposóp webług zastrz. 7, znamiennytym, że w pojedynezej ramce nośnika danych zape wnia się dostęp do czterech segmentów nośnika, a w pamięci buforowej sprzęga się sześć segmentów tej pamięci, a ponadto poddaje się detekcji dostępność następnego segmentu nośnika i wytwarza się sygnał zapewniający dostęp środków wejściowych do następnego segmentu pamięci buforowej, przy czym powoduje się przejście środków dekodujących słowa kodu C 1do następnego pierwszego stanu i zapewnia się dostęp środków wyjściowych do następnego segmentu pamięci buforowej, następnie poddaje się detekcji dostęp środków wejściowych do następnej ramki nośnika i aktywuje się dekoder C2 do następnego ciągu trzecich stanów.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP90200128A EP0437865B1 (en) | 1990-01-18 | 1990-01-18 | Storage device for reversibly storing digital data on a multitrack storage medium, a decoding device, an information reproducing apparatus for use with such storage medium, and a unitary storage medium for use with such storage device, decoding device and/or information reproducing device |
| HK98105222A HK1006202A1 (en) | 1990-01-18 | 1998-06-12 | Storage device for reversibly storing digital data on a multitrack storage medium a decoding device an information reproducing apparatus for use with such storage medium and a unitary storage medium for use with such storage device decoding device and/or information reproducing device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| PL288706A1 PL288706A1 (en) | 1991-11-04 |
| PL165838B1 true PL165838B1 (pl) | 1995-02-28 |
Family
ID=26125718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| PL91288706A PL165838B1 (pl) | 1990-01-18 | 1991-01-15 | Urzadzenie i sposób odczytywania zapamietanych danych cyfrowych PL PL |
Country Status (15)
| Country | Link |
|---|---|
| US (2) | US5467360A (pl) |
| EP (1) | EP0437865B1 (pl) |
| JP (1) | JPH04212762A (pl) |
| CN (1) | CN1038163C (pl) |
| AT (1) | ATE151908T1 (pl) |
| AU (1) | AU643246B2 (pl) |
| CA (1) | CA2034200A1 (pl) |
| CS (1) | CS8091A2 (pl) |
| DE (1) | DE69030490T2 (pl) |
| ES (1) | ES2103719T3 (pl) |
| FI (1) | FI910203A (pl) |
| HK (1) | HK1006202A1 (pl) |
| PL (1) | PL165838B1 (pl) |
| PT (1) | PT96484A (pl) |
| RU (1) | RU2037888C1 (pl) |
Families Citing this family (47)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69030490T2 (de) * | 1990-01-18 | 1997-10-23 | Philips Electronics N.V., Eindhoven | Aufzeichnungsvorrichtung zum umkehrbaren Speichern von digitalen Daten auf einem Mehrspuren-Aufzeichnungsträger, Dekodiervorrichtung, Informationswiedergabegerät für die Verwendung mit einem solchen Aufzeichnungsträger und Aufzeichnungsträger für die Verwendung mit einer solchen Aufzeichnungsvorrichtung, mit einer solchen Dekodiervorrichtung und/oder mit einem solchen Informationswiedergabegerät |
| US5488517A (en) * | 1992-10-08 | 1996-01-30 | U.S. Philips Corporation | System comprising a magnetic-tape cassette and a magnetic-tape apparatus, and magnetic-tape cassette, tape-cleaning means and tape-cleaning element for use in the system |
| JP3836137B2 (ja) * | 1994-12-23 | 2006-10-18 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | リードソロモン積符号を実現することによるヘリカルスキャンデータ記録方法及び装置、こうしたデータを具えた単一記憶媒体、及びこうした媒体を具えたカセット |
| WO1997004454A2 (en) * | 1995-07-19 | 1997-02-06 | Philips Electronics N.V. | Reversible multitrack magnetic tape storage system with multiframe error protection facility |
| DE69619359T2 (de) * | 1995-11-10 | 2002-10-24 | Koninklijke Philips Electronics N.V., Eindhoven | Fehlerschutzverfahren und vorrichtung für progammierbare speicher |
| US6056203A (en) * | 1996-12-15 | 2000-05-02 | Fukuta; Norihiko | Method and apparatus for modifying supercooled clouds |
| KR100200770B1 (ko) * | 1996-12-20 | 1999-06-15 | 윤종용 | 에러정정방법 및 장치 |
| US5974104A (en) * | 1997-02-13 | 1999-10-26 | Lsi Logic Corporation | Data frame synchronizer for serial communication system |
| EP0913826A1 (en) * | 1997-10-31 | 1999-05-06 | Hewlett-Packard Company | Scratch protection in tape data storage system |
| US6131151A (en) * | 1997-11-12 | 2000-10-10 | Lsi Logic Corporation | Processing high-speed digital datastreams with reduced memory |
| IL122393A0 (en) | 1997-12-01 | 1998-06-15 | Ttr Technologies Ltd | A code word for use in digital optical media and a method of generation thereof |
| US6493835B1 (en) | 1999-09-30 | 2002-12-10 | Storage Technology Corporation | System and method for detecting media and transport degradation during multichannel recording |
| US7007193B1 (en) * | 2000-01-07 | 2006-02-28 | Storage Technology Corporation | Method and system for reconstructing data serially arranged on a magnetic tape track |
| US6732320B1 (en) | 2000-04-28 | 2004-05-04 | Promos Technologies Inc. | Method and system for improved error correction in optical media data processing |
| US6738942B1 (en) * | 2000-06-02 | 2004-05-18 | Vitesse Semiconductor Corporation | Product code based forward error correction system |
| US7539828B2 (en) * | 2000-08-08 | 2009-05-26 | Faronics Corporation | Method and system for automatically preserving persistent storage |
| US6978414B2 (en) * | 2001-07-17 | 2005-12-20 | Hewlett-Packard Development Company, L.P. | Method and apparatus for protecting against errors occurring in data storage device buffers |
| US6883122B2 (en) * | 2001-07-31 | 2005-04-19 | Hewlett-Packard Development Company, L.P. | Write pass error detection |
| US6958873B2 (en) * | 2001-07-31 | 2005-10-25 | Hewlett-Packard Development Company, L.P. | Data rewrite control in data transfer and storage apparatus |
| US7042667B2 (en) * | 2001-07-31 | 2006-05-09 | Hewlett-Packard Development Company, L.P. | Data storage |
| RU2190884C1 (ru) * | 2001-11-16 | 2002-10-10 | Закрытое акционерное общество "Аргус Просистем" | Способ записи данных на носитель информации с возможностью идентификации |
| KR20050020650A (ko) * | 2003-08-18 | 2005-03-04 | 소니 가부시키가이샤 | 데이터 레코딩/재생 디바이스, 데이터 레코딩/재생 방법,프로그램, 및 레코딩 매체 |
| ATE400927T1 (de) * | 2003-12-17 | 2008-07-15 | Alcatel Lucent | Optimierte codeverschachtelung digitaler signale |
| US7475277B1 (en) * | 2005-11-10 | 2009-01-06 | Storage Technology Corporation | Automated repair of damaged objects |
| US7813070B2 (en) * | 2008-02-19 | 2010-10-12 | International Business Machines Corporation | Error correction capability for longitudinal position data in a tape storage system |
| US8774849B2 (en) * | 2011-08-24 | 2014-07-08 | Lg Electronics Inc. | Apparatus for updating information of an M2M device in a wireless communication system and method thereof |
| US9183085B1 (en) | 2012-05-22 | 2015-11-10 | Pmc-Sierra, Inc. | Systems and methods for adaptively selecting from among a plurality of error correction coding schemes in a flash drive for robustness and low latency |
| US8996957B1 (en) | 2012-05-22 | 2015-03-31 | Pmc-Sierra, Inc. | Systems and methods for initializing regions of a flash drive having diverse error correction coding (ECC) schemes |
| US9021333B1 (en) | 2012-05-22 | 2015-04-28 | Pmc-Sierra, Inc. | Systems and methods for recovering data from failed portions of a flash drive |
| US9047214B1 (en) | 2012-05-22 | 2015-06-02 | Pmc-Sierra, Inc. | System and method for tolerating a failed page in a flash device |
| US8972824B1 (en) | 2012-05-22 | 2015-03-03 | Pmc-Sierra, Inc. | Systems and methods for transparently varying error correction code strength in a flash drive |
| US8788910B1 (en) | 2012-05-22 | 2014-07-22 | Pmc-Sierra, Inc. | Systems and methods for low latency, high reliability error correction in a flash drive |
| US9021337B1 (en) | 2012-05-22 | 2015-04-28 | Pmc-Sierra, Inc. | Systems and methods for adaptively selecting among different error correction coding schemes in a flash drive |
| US8793556B1 (en) | 2012-05-22 | 2014-07-29 | Pmc-Sierra, Inc. | Systems and methods for reclaiming flash blocks of a flash drive |
| US9021336B1 (en) * | 2012-05-22 | 2015-04-28 | Pmc-Sierra, Inc. | Systems and methods for redundantly storing error correction codes in a flash drive with secondary parity information spread out across each page of a group of pages |
| US9176812B1 (en) | 2012-05-22 | 2015-11-03 | Pmc-Sierra, Inc. | Systems and methods for storing data in page stripes of a flash drive |
| EP2725352A1 (en) | 2012-10-27 | 2014-04-30 | Valerian Goroshevskiy | Apparatus for non-contact metallic constructions assessment |
| US9081701B1 (en) | 2013-03-15 | 2015-07-14 | Pmc-Sierra, Inc. | Systems and methods for decoding data for solid-state memory |
| US9026867B1 (en) | 2013-03-15 | 2015-05-05 | Pmc-Sierra, Inc. | Systems and methods for adapting to changing characteristics of multi-level cells in solid-state memory |
| US9009565B1 (en) | 2013-03-15 | 2015-04-14 | Pmc-Sierra, Inc. | Systems and methods for mapping for solid-state memory |
| US9053012B1 (en) | 2013-03-15 | 2015-06-09 | Pmc-Sierra, Inc. | Systems and methods for storing data for solid-state memory |
| US9208018B1 (en) | 2013-03-15 | 2015-12-08 | Pmc-Sierra, Inc. | Systems and methods for reclaiming memory for solid-state memory |
| US10372527B2 (en) * | 2013-07-15 | 2019-08-06 | Intel Corporation | Method of encoding data |
| US9007709B2 (en) | 2013-07-15 | 2015-04-14 | International Business Machines Corporation | Optimum tape layout selection for improved error correction capability |
| US9281009B1 (en) * | 2014-12-18 | 2016-03-08 | Western Digital Technologies, Inc. | Data storage device employing variable size interleave written track segments |
| US9384409B1 (en) * | 2015-01-29 | 2016-07-05 | Konica Minolta Laboratory U.S.A., Inc. | Word segmentation for document image using recursive segmentation |
| US10379756B2 (en) | 2016-12-15 | 2019-08-13 | International Business Machines Corporation | Logical format utilizing lateral encoding of data for storage on magnetic tape |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3643063A (en) * | 1969-12-04 | 1972-02-15 | Sangamo Electric Co | Electrical data logging system for utility industry |
| US3836891A (en) * | 1973-07-05 | 1974-09-17 | Bendix Corp | Tape reader system with buffer memory |
| US4121191A (en) * | 1976-04-05 | 1978-10-17 | Standard Oil Company (Indiana) | Seismic data tape recording system |
| JPS5857781B2 (ja) * | 1978-01-17 | 1983-12-21 | 三菱電機株式会社 | 符号化復号化方式 |
| US4211997A (en) * | 1978-11-03 | 1980-07-08 | Ampex Corporation | Method and apparatus employing an improved format for recording and reproducing digital audio |
| JP2533076B2 (ja) * | 1983-04-30 | 1996-09-11 | ソニー株式会社 | エラ−訂正のための符号化方法 |
| JPS601673A (ja) * | 1983-06-17 | 1985-01-07 | Sony Corp | 誤り検出方法 |
| JPH07118160B2 (ja) * | 1983-06-18 | 1995-12-18 | ソニー株式会社 | ディジタル情報信号の記録方法 |
| US4719628A (en) * | 1983-12-20 | 1988-01-12 | Sony Corporation | Method and apparatus for decoding error correction code |
| JPH07111815B2 (ja) * | 1984-07-23 | 1995-11-29 | 株式会社日立製作所 | デイジタル信号記録方式 |
| US4742519A (en) * | 1985-05-21 | 1988-05-03 | Sony Corporation | Apparatus for decoding error correcting code |
| CA1264091A (en) * | 1986-01-10 | 1989-12-27 | Yoichiro Sako | Generator for error correcting code and decoder for the code |
| JPH07107782B2 (ja) * | 1986-02-28 | 1995-11-15 | ソニー株式会社 | ディジタルテープレコーダ |
| US4769261A (en) * | 1987-01-08 | 1988-09-06 | Exxon Chemical Patents Inc. | Retort pouch and coextruded film therefor |
| DE69030490T2 (de) * | 1990-01-18 | 1997-10-23 | Philips Electronics N.V., Eindhoven | Aufzeichnungsvorrichtung zum umkehrbaren Speichern von digitalen Daten auf einem Mehrspuren-Aufzeichnungsträger, Dekodiervorrichtung, Informationswiedergabegerät für die Verwendung mit einem solchen Aufzeichnungsträger und Aufzeichnungsträger für die Verwendung mit einer solchen Aufzeichnungsvorrichtung, mit einer solchen Dekodiervorrichtung und/oder mit einem solchen Informationswiedergabegerät |
-
1990
- 1990-01-18 DE DE69030490T patent/DE69030490T2/de not_active Expired - Fee Related
- 1990-01-18 AT AT90200128T patent/ATE151908T1/de not_active IP Right Cessation
- 1990-01-18 EP EP90200128A patent/EP0437865B1/en not_active Expired - Lifetime
- 1990-01-18 ES ES90200128T patent/ES2103719T3/es not_active Expired - Lifetime
-
1991
- 1991-01-15 FI FI910203A patent/FI910203A/fi not_active Application Discontinuation
- 1991-01-15 CA CA002034200A patent/CA2034200A1/en not_active Abandoned
- 1991-01-15 CS CS9180A patent/CS8091A2/cs unknown
- 1991-01-15 RU SU914894347A patent/RU2037888C1/ru active
- 1991-01-15 CN CN91100376A patent/CN1038163C/zh not_active Expired - Fee Related
- 1991-01-15 PL PL91288706A patent/PL165838B1/pl unknown
- 1991-01-15 PT PT96484A patent/PT96484A/pt not_active Application Discontinuation
- 1991-01-16 AU AU69393/91A patent/AU643246B2/en not_active Ceased
- 1991-01-18 JP JP3019437A patent/JPH04212762A/ja active Pending
-
1994
- 1994-02-15 US US08/197,020 patent/US5467360A/en not_active Expired - Fee Related
-
1995
- 1995-04-10 US US08/419,483 patent/US5592497A/en not_active Expired - Fee Related
-
1998
- 1998-06-12 HK HK98105222A patent/HK1006202A1/xx not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| FI910203A (fi) | 1991-07-19 |
| US5592497A (en) | 1997-01-07 |
| EP0437865A1 (en) | 1991-07-24 |
| RU2037888C1 (ru) | 1995-06-19 |
| PL288706A1 (en) | 1991-11-04 |
| CA2034200A1 (en) | 1991-07-19 |
| AU6939391A (en) | 1991-07-25 |
| HK1006202A1 (en) | 1999-02-12 |
| CN1053508A (zh) | 1991-07-31 |
| DE69030490T2 (de) | 1997-10-23 |
| US5467360A (en) | 1995-11-14 |
| ES2103719T3 (es) | 1997-10-01 |
| FI910203A0 (fi) | 1991-01-15 |
| EP0437865B1 (en) | 1997-04-16 |
| JPH04212762A (ja) | 1992-08-04 |
| CN1038163C (zh) | 1998-04-22 |
| AU643246B2 (en) | 1993-11-11 |
| DE69030490D1 (de) | 1997-05-22 |
| CS8091A2 (en) | 1991-08-13 |
| PT96484A (pt) | 1992-10-30 |
| ATE151908T1 (de) | 1997-05-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| PL165838B1 (pl) | Urzadzenie i sposób odczytywania zapamietanych danych cyfrowych PL PL | |
| EP0495558B1 (en) | Method and apparatus for magnetic recording and reproducing | |
| CN1020808C (zh) | 实现纠错的增强型数据格式与机器操作 | |
| EP0163481B1 (en) | Disc drive control apparatus for recording and/or reproducing digital data | |
| US5978958A (en) | Data transmission system, data recording and reproducing apparatus and recording medium each having data structure of error correcting code | |
| KR920008228B1 (ko) | 에러 정정을 위한 부호화 방법 | |
| EP0258059B1 (en) | Optical recording methods for sampled servo formats | |
| EP0146639A1 (en) | Method and apparatus for recording digital data signal | |
| EP0074644B1 (en) | A pcm type recording and reproducing apparatus having a dropout-immune data recording format | |
| SE461309B (sv) | Saett och anordning foer kodning av en digital informationssignal samt saett och anordning foer oeverfoering av data | |
| KR850001675B1 (ko) | 멀티트랙 pcm 데이타 기록방법 | |
| JPH0697542B2 (ja) | インタ−リ−ブ回路 | |
| JPS5849923B2 (ja) | エラ−テイセイカノウナチヨクレツデ−タ バイトノ キロクホウシキ | |
| AU706245B2 (en) | Data transmission system, data recording and reproducing apparatus and recording medium each having data structure of error correcting code | |
| KR880001340B1 (ko) | 데이타 재생장치 | |
| KR0178514B1 (ko) | 복호장치 | |
| KR100209865B1 (ko) | 디지탈 기억용 기억장치 | |
| US4853798A (en) | Method and apparatus for reproducing digital or analog signals | |
| SU1732380A1 (ru) | Способ многодорожечной цифровой магнитной записи и устройство дл его осуществлени | |
| JPH0566673B2 (pl) | ||
| JP2619983B2 (ja) | エラー訂正方法及び装置 | |
| KR830000671B1 (ko) | 오차교정회로를 내재한 단일트랙 디지탈 녹음기 | |
| JPS62202363A (ja) | デ−タ再生装置 | |
| JPH01293014A (ja) | 誤り訂正符号化装置 | |
| JPS6151348B2 (pl) |