NO172618B - Muldeks med kanalfordeler for digitalsignaler paa forskjellige hierarkitrinn - Google Patents

Muldeks med kanalfordeler for digitalsignaler paa forskjellige hierarkitrinn Download PDF

Info

Publication number
NO172618B
NO172618B NO855193A NO855193A NO172618B NO 172618 B NO172618 B NO 172618B NO 855193 A NO855193 A NO 855193A NO 855193 A NO855193 A NO 855193A NO 172618 B NO172618 B NO 172618B
Authority
NO
Norway
Prior art keywords
bus
address
data
connections
line
Prior art date
Application number
NO855193A
Other languages
English (en)
Other versions
NO855193L (no
NO172618C (no
Inventor
Henry P Segal
Carl A De Wilde
Original Assignee
Siemens Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US06/683,901 external-priority patent/US4685101A/en
Application filed by Siemens Ag filed Critical Siemens Ag
Publication of NO855193L publication Critical patent/NO855193L/no
Publication of NO172618B publication Critical patent/NO172618B/no
Publication of NO172618C publication Critical patent/NO172618C/no

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/16Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605Fixed allocated frame structures
    • H04J3/1623Plesiochronous digital hierarchy [PDH]
    • H04J3/1641Hierarchical systems
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/062Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0626Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators
    • H04J3/0629Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators in a network, e.g. in combination with switching or multiplexing, slip buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Amplifiers (AREA)

Description

Oppfinnelsen angår en muldeks med første tilslutninger for ankommende og utgående digitalsignaler,med lav bitrate, andre tilslutninger for ankommende og utgående digitalsignaler med høy bitrate, . en multiplekser/demultiplekser anordnet mellom de første og de andre tilslutninger, første grensesnitt mellom de første tilslutninger og tilslutningene for lav bitrate til multiplekseren/demultiplekseren og andre grensesnitt mellom tilslutningene for høy bitrate til multiplekseren/demultiplekseren og de andre tilslutninger.
Betegnelsen muldeks benyttes som forkortelse for et apparat som inneholder en multiplekser og demultiplekser, og ved lav og høy bitrate skal forstås bitrater på forskjellige hierarkitrinn.
De digitalsignaler det dreier seg om, tilhører særlig
de forskjellige hierarkisystemer som der er gjort rede for i tidsskriftet "telcom report", 2 (1979) særtrykk "Digital-Ubertragungstechnik", side 16-20, spesielt tabell 1. Multipleksere og demultipleksere er beskrevet i samme publikasjon på side 59-64. De nordamerikanske normer for digitalsignal-multipleksere som omformer DS1-, DS1C- og DS2-signaler til DS3-signaler, er vist og omtalt i Bell-publikasjonen "Digital Multiplexers Requirements and Objectivs", Direktor-Exchange Systems Design, AT&T, 1982. I den følgende tabell er disse signaler spesifisert med talekanaltall og overførings-bitrate.
En DSO-kanal kan i hver overføringsretning sende og motta åttetusen 8-bit-grupper av tale eller data pr. sekund. Tjuefire DSO-kanaler kan i sin tur sammenfattes til en DS1-kanal. I
den forbindelse blir en og en 8-bit-gruppe av de tjuefire DSO-kanaler og en enkelt rammemarkeringsbit innføyet i en 193-bit-ramme.
Til det nordamerikanske hierarki hører M13-multipleksere som omformer tjueåtte DS1-signaler til et DS3-signal. Dette oppnås ved hjelp av syv Ml2-multipleksere som hver overfører fire DS1-signaler til et DS2-signal. En M23-multiplekser omformer igjen de syv DS2-signaler til et DS3-signal.
Ytterligere fleksibilitet blir oppnådd ved hjelp av en såkalt MX3-multiplekser som kan omforme et forskjellig antall DS1-, DS1C- og DS2-signaler til et eneste DS3-signal. F.eks. kan der ved inngangene til en M23-multiplekser tilføres enten fire sammenfattede DS 1-signaler, to sammenfattede DS 1C-signaler eller DS2-signaler.
Under betegnelsen "DACS" (Digital Access and Cross Connect System) fra firma AT&T Technologies Inc. er der blitt kjent
et digitalt fordelersystem som er innkoblet mellom et variabelt antall DS1- og DS1C-ledninger via deres innganger og utganger og er i stand til å forbinde hver talekanal på en ledning
med en talekanal på en annen ledning. Dette system arbeider på tilsvarende måte som en telefonformidlingssentral. Det inneholder et koblingspunktområde til å forbinde en vilkårlig DS1- eller DS1C-ledning med en annen DS1- eller DS1C-ledning. Systemet kan ikke utføre noen multipleksering på DS2- eller DS3-planet.
Den enkelte omforming fra en bitrate til en annen kan bevirkes med en flerhet av enkelte MX3-multipleksere. Dessuten kan også M12- og MC2-multipleksere'tjene til omforming til en DS2-bitrate. Mens multipleksapparater av denne art kan "skreddersys" til taleoverførings-nettknuter av spesiell kon-figurasjon, er de ikke lette å programmere, så endringer i knutekonfigurasjonen blir kostbar og tidskrevende. Det kjente apparat inneholder en bestemt multiplekser-maskinvare, som hver gang må bygges inn i og igjen ut av systemet når der skal gjennomføres en forandring.
Oppfinnelsens oppgave er å realisere en muldeks hvori
det er mulig å foreta en fordeling av kanaler på forskjellige hierarkitrinn.
Med utgangspunkt i en muldeks av den innledningsvis omtalte art blir denne oppgave ifølge oppfinnelsen løst ved at der mellom første grensesnitt og multiplekser/demultiplekseren er anordnet et koblingsfelt med en koblingsfeltstyring for en kanalfordeling.
Ved en gunstig utførelsesform er der anordnet sendebussdataledninger, mottagningsbussdataledninger, sendebussadresseledninger, mottagningsbussadresseledninger og busstilslutningsinnretninger med lager og lagerstyring.
Det er gunstig om der i de første busstilslutningsinnretninger er anordnet en demultiplekser og en seriell-parallell-omformer og et skrive-lese-lager (RAM) som er etterkoblet denne og tjener til å oppta data fra et datasignal med lav bitrate samt adresser, og om der i de andre busstilslutningsinnretninger er anordnet et annet adresserbart skrive-lese-lager (RAM) til å oppta data fra et digitalsignal med høy bitrate samt adresser, og en etterfølgende parallell-seriell-omformer og multiplekser.
I den forbindelse er det igjen gunstig om en bestemt adresse i første adresserbare skrive-lese-lager (RAM) inneholder minst én bestemt byte fra en bestemt tidskanal, og om der i annet adresserbare skrive-lese-lager (RAM) stilles en bestemt byte parat for en overføring til en bestemt tidskanal i samsvar med adressesignaliseringen.
Fordelaktig er der i de første busstilslutningsinnretninger anordnet en bussdriver på sendebussdataledningene og en første adressebussmottager og i de andre busstilslutningsinnretninger anordnet en ytterligere adressebussmottager og en databussmottager som innfører byter på slike plasser i annet adresserbare skrive-lese-lager (RAM) som ble angitt av annen adressebussmottager.
Videre er det gunstig om der i annen busstilslutningsinnretning mellom annet adressebare skrive-lese-lager (RAM)
og parallell-seriell-omformeren og multiplekseren er anordnet en logisk kobling som tjener til rammesynkron innføring av signaliseringsbiter i datastrømmen.
For praktisk drift er det gunstig om der er anordnet
et hus for innpluggbare komponenter, om der på baksiden av huset er anordnet en lederplate med i det minste sende- og mottagningsbussledninger, og om der er anordnet pluggforbindelser til elektrisk og mekanisk forbindelse av komponentene med lederplaten.
Som videre utvikling av oppfinnelsen er det gunstig
om huset er anordnet for å oppta flere muldekser,
om der er tilordnet hver ledningstilslutningsenhet for
høy bitrate og bussutvidelses-komponent,
om der i bussutvidelses-komponenten er anordnet en sender-utvidelsesdel for høy bitrate forbundet med sendebussdataledningen og sendebussadresseledningen,
om der i bussutvidelses-komponenten er anordnet en mottager-utvidelsesdel for høy bitrate forbundet.med mottagningsbussdataledningen og mottagningsbussadresseledningen,
om der er anordnet en bussmatrise-kontrollinnretning forbundet med sender-utvidelsesdelen og mottager-utvidelsesdelen,
og om der er anordnet brytere via hvilke bussmatrise-kon-trollkoblingen kan åpne eller slutte tilførselsledningen til sende- og mottagningsbussledningene.
Skjønt der hittil spesielt har vært tale om de nordamerikanske DS-signaler, gjelder det som er sagt, tilsvarende for signaler med europeisk bitrate og europeiske multipleksere og demultipleksere samt andre bitrater og apparater.
Oppfinnelsen vil i det følgende bli belyst nærmere ved utførelseseksempler under henvisning til tegningen. Fig. 1 viser blokkskjemaet for en anordning som omfatter flere muldeksere i samsvar med oppfinnelsen.
Fig. 2 viser anordningen på fig. 1 med det bussystem
som tilhører koblingsfeltet, anskueliggjort mer detaljert.
Fig. 3 viser en anordning til multipleksing av fire DS1-signaler til opptil fire DS3-signaler. Fig. 4 viser en anordning til demultipleksing av fire DS1-signaler ut fra opptil fire DS3-signaler. Fig. 5 viser detaljert tilkoblingen av ledningstilslutningsenheter for høy og lav bitrate til bussystemet. Fig. 6a og 6b viser detaljert en ledningstilslutningsenhet for høy bitrate. Fig. 7 viser et blokkskjerna til forklaring av virkemåten av ledningstilslutningsenheten på fig. 6a og 6b.
Fig. 8a og 8b viser en ledningstilslutningsenhet for
lav bitrate.
Fig. 9 viser en muldeks i samsvar med oppfinnelsen og
med en DSO-kanalfordeling.
Fig. 10 anskueliggjør prinsippet for en sammenkobling
av flere enn fire muldekser i samsvar med oppfinnelsen, og
fig. 11 viser en apparatramme til å oppta flere muldekser
i samsvar med oppfinnelsen.
Den anordning 1 med flere muldekser ifølge oppfinnelsen som er vist på fig. 1, inneholder flere ledningstilslutningsenheter 4 for lav bitrate med en tilslutning 2, flere ledningstilslutningsenheter 5 for høy bitrate med tilslutning 3 samt et bussystem 6. Dette er forbundet med alle ledningstilslutningsenhetene 4 og 5 via sendebussdataledninger 7, mottagningsbussdataledninger 8, sendebussadresseledninger 9 og mottagningsbussadresseledninger 10. Ved tilslutningene 2 kan der tilføres eller uttas DS0-, DS1-, DS1C- eller DS2-signaler og ved tilslutningene 3 DS3-signaler.
Ved anvendelse i det europeiske digitalsignalhierarki
kan der f.eks. ved tilslutningene 2 tilføres 2-Mbit/s- og/eller 8-Mbit/s-signaler og ved tilslutningene 3 34-Mbit/s-signaler.
Ledningstilslutningsenhetene 4 inndeler ankommende signaler i 8-bit-grupper som kan være databyter for enkelte PCM-kanaler, og overfører hver 8-bit-gruppe sammen med en måladresse (5 )y resp. styrt av en måladresse (4), til bussystemet 6. Siden alle ledningstilslutningsenhetene 4 og 5 er forbundet med bussystemet 6 og overvåker alle signaler som ankommer på dette, blir den utsendte 8-bit-gruppe mottatt og overtatt av den ledningstilslutningsenhet som behandler måladressen. Denne enhet innfører igjen 8-bit-gruppen i en egnet tidsluke i et digitalsignal som skal dannes. Adressen for hver 8-bit-gruppe inneholder både en rom- og en tidsinformasjon som forstås av alle ledningsbittilslutningsenhetene 4 og 5, til å innmate denne 8-bit-gruppe i den riktige tilslutning 2 eller 3 og i den riktige tidsluke.
Sammenlignet med det relativt stive gjennomkoblingsfelt
og de enkelte fast koblede multipleksere i henhold til tek-nikkens stadium oppviser denne innretning en mulighet for større fleksibilitet av både fordeling og multipleksering.
Fig. 2 viser anordningen på fig. 1 med et bussystem 6 inntegnet mer detaljert. Dette inneholder sendebussledninger 11 og mottagningsbussledninger 12. Som forbindelseselementer mellom ledningstilslutningsenhetene 4 og 5 og bussystemet 6 er der vist sendebussdataledninger 7 og -adresseledninger. 9 såvel som mottagningsbussdataledninger 8 og -adresseledninger
10. Tilslutningen 2 er her oppdelt i en inngangstilslutning
2a og en utgangstilslutning 2b. På tilsvarende måte er der istedenfor tilslutningen 3 vist inngangstilslutninger 3a og utgangstilslutninger 3b.
Der finnes fire sendebussledninger 11 og fire mottagnings^ bussledninger 12, siden der skal tilkobles fire ledningstilslutningsenheter 5 for høy bitrate, altså fire muldekser. Hver sendebussledning 11 og hver mottagningsbussledning 12 omfatter to busledningsbunter, en for 8-bit-grupper og en for adresse-informasjoner .
Når det gjelder forklaringen av figurene 6a og 6b, skal
der påny henvises til fig. 2.
Figurene 3 og 4 viser bussforbindelsene mellom en lednings tilslutningsenhet 4 for lav bitrate og den ene av fire ledningstilslutningsenheter 5 for høy bitrate. På fig. 3 blir fire
DSI-signaler omformet til et DS3-signal. På fig. 4 ses retur-omformingen.
Anordningen på fig. 3 inneholder inngangstilslutningene
2a for lav bitrate, grensesnitt 13 for lav bitrate, en dekoder-og overvåkningskobling 14, busstilkoblingsenheter 15a-15d, inngangslagre 16a og 16b, en parallell-seriell-omformer 17,
en DS3-rammedanner 18, et grensesnitt 19 for høy bitrate,
en utgangstilslutning 3b, en busskontrollkobling 20, sendebussdataledninger 7a-7d og sendebussadresseledninger 9a-9d.
DS 1-signalene kommer via grensesnittene 13 og dekoder-
og overvåkningskoblingen 14 til busstilkoblingsenhetene 15a-15d. Hver av disse reagerer på en opphavsadresse som den får på den tilhørende sendebussadresseledning 9a,9b,9c eller 9d/. og leverer en 8-bit-gruppe - en 8-bit-samplingsverdi eller en databyte - til sin respektive tilordnede sendebussdataledning 7a,7b,7c eller 7d. Busskontrollkoblingen 20 som frembringer adressene for en ledningstilslutningsenhet 5 for høy bitrate,
utnevner også et av inngangslagrene 16a eller 16b for en mot-tagning av samplingsverdien. Så snart data blir samlet der, blir de gjort disponible ved hjelp av parallell-seriell-omf ormeren og multiplekseren 17, noe som kontrolleres ved hjelp av DS3-rammedanneren 18. Fra parallell-seriell-omformeren og multiplekseren 17 blir signalet via grensesnittet 19 tilført utgangstilslutningen 3b.
Anordningen på fig. 4 inneholder utgangstilslutninger
2b, grensesnitt 21 for lav bitrate, en fasediskriminator og koder 22, busstilkoblingsinnretninger 23a-23d, bussgrensesnitt og bufferkoblinger 24a og 24b, en seriell-parallell-omformer og demultiplekser 25, et grensesnitt 26 for høy bitrate, en inngangstilslutning,3a, en DS3-synkroniseringskobling 27,
en busskontrollkobling 28, mottagningsbussdataledninger 8a-
8d og mottagningsbussadresseledninger lOa-lOd.
Et DS3-signal som opptrer på inngangstilslutningen 3a, kommer via grensesnittet 26 til seriell-parallell-omformeren og demultiplekseren 25. Denne leverer signaler til DS3-synkroni-seringskoblingen 27, som synkroniserer parallell-seriell-omf ormeren og demultiplekseren 25 på DS3-signalets ramme. Busskontrollkoblingen 28, som innstilles kronologisk ved hjelp av DS3-synkroniseringskoblingen 27, styrer overføringen av 8-bit-gruppene gjennom busgrensesnittene og bufferkoblingene 24a og 24b til mottagningsbussdataledningene 8a-8d. Samtidig leverer busskontrollkoblingen 28 til busskoblingsinnretningene 23a-23d en måladresse for ledningstilslutningsenhetene 4.
Disse bevirker at den respektive 8-bit-gruppe når den passende DS1-utgangstilslutning 2b. Herunder passerer 8-bit-gruppen fasediskriminatoren og koderen 22 og et grensesnitt 21.
Fig. 5 er et blokkskjema som viser hvorledes en lednings-enhet 4 for lav bitrate og en ledningstilslutningsenhet 5
for høy bitrate er forbundet via bussystemet 6. Som allerede nevnt, finnes der fire separate sendebussledninger 11 som hver inneholder sendebussdataledninger 7 og sendebussadresseledninger 9, og fire separate mottagningsbussledninger 12 som hver omfatter mottagningsbussdataledninger 8 og mottagnings-buss-adresseledninger 10. Hver ledningstilslutningsenhet 5 er tilkoblet en sendebussledning 11 og en mottagningsbussledning
12. Hver ledningstilslutningsenhet 4 er på den annen side tilkoblet alle sendebussledningene 11 og alle mottagningsbussledningene 12. Mottatte 8-bit-grupper av et DSl-signal blir innmatet i bufferlageret 29, hvorfra de til bestemte tider blir avgitt til sendebussdataledningene 7 etter å være utvalgt ved hjelp av måladresser mottatt av adresse-dekoderen 30. På lignende måte blir 8-bit-grupper som er mottatt av ledningstilslutningsenheten 5, innført i bufferlageret 31
hos ledningstilslutningsenheten 4 som reaksjon på de måladresser som er mottatt av adresse-dekoderne 32.
Fig. 6 og 7 anskueliggjør virkemåten av ledningstilslutningsenhetene 5. Fig. 6a viser hvorledes 8-bit-grupper går fra sendebussdataledningen 7 til utgangstilslutningen 3b. Fig. 6b viser hvorledes 8-bit-grupper fra inngangstilslutningen 3a kommer til mottagningsbussdataledningen 8.
Anordningen på fig. 6a inneholder en kodeomformer 35, tilleggslagre 37a og 37b, tjueåtte inngangslagre 38, en teller 40, et kanal-tilordningslager 42 og multiplekseren og parallell-seriell-omf ormeren 17 med utgangstilslutning 3b. 8-bit-grupper som inntreffer på sendebussdataledningen 7, blir etter tur innmatet i inngangslageret 38. Utvalget av det respektive inngangslager 38 skjer via en første utgang 39 fra telleren 40. En av 8-bit-gruppene blir ikke innført i inngangslageret 38, men i tilleggslageret 37a. Telleren 40 velger så etter tur en og en av de tjueåtte DS1-inngangstilslutninger 2a for utgående overføring til DS3-utgangstilslutningen 3b. Den tjue-niende tidsluke muliggjør en fordeling, en overvåkning samt en avgrening av 8-bit-grupper ved hjelp av tilleggslagre 37a. Telleren 40 betjener tilleggslageret 37a for overføringen
av 8-bit-grupper i denne tidsluke.
I DSO-drift inneholder hver 8-bit-gruppe en databyte
av et 24-kanal-PCM-signal. Telleren 40 er nå utvidet med en (1-24)-teller som teller videre etter hvert gjennomløp av (1-29)-telleren.
Den annen utgang 41 fra telleren 40 adresserer kanaltilordningslageret 42, hvori der er lagret 12-bit-måladresser på tjueni plasser for DS1-drift eller på sekshundreognittiseks plasser for DSO-drift. Etter adressering mater kanaltilordningslageret 42 den utvalgte måladresse inn på sendebussadresseledningen 9.
8-bit-gruppene på hver sendebussdataledning 7 og hver mottagningsbussdataledning 8 - slik de allerede ble fremstilt på fig. 2 - krever åtte parallelle tråder. Hver 12-bit-måladresse blir ved hjelp av kodeomsetteren 35 preparert for en overføring fra kanaltilordningslageret 42 over sendebussadresseledningen 9. I adresseledningene 9 og 10 er en og en av seksten ledninger anordnet for utvalg av en av de seksten ledningstilslutningsenheter 4. Tre ytterligere ledninger identifiserer en blant åtte tilslutninger 2. Hver ledningstilslutningsenhet 5 kan så adressere en blant opptil etthundreogtjue-åtte mulige DS1-plasser.
Ved overføring av de tilhørende måladresser på en av sendebussadresseledningene 9 blir 8-bit-grupper av et bestemt DS1-signal (ett av åtte) hos den adresserte ledningstilslutningsenhet 4 (en av seksten) lagt på sendebussdataledningen 7. Ved sendingen av den bestemte måladresse på en av de fire sendebussadresseledninger 9a-9d aktiverer ledningstilslutningsenheten 5 i vedkommende tidsluke overføringen av måladresser over den tilordnede sendebussdataledning 7a, 7b, 7c eller 7d til det bestemte inngangslager 38 hos ledningstilslutningsenheten 5.
Rekkefølgen av overføringen over bussystemet 6 blir styrt ved innskrivning av måladresser i kanaltilordningslageret 42. Innholdene av dettes lagerplasser blir regelmessig for varigheten av en tidsluke lagt på sendebussadresseledningen 9 via kodeomformeren 35. Således blir det for hver tidsluke fastlagt hvilken 8-bit-gruppe blir overført fra en ledningstilslutningsenhet 4 over den tilordnede sendebussdataledning 7a, 7b, 7c eller 7d. Siden denne sendebussdataledning til stadighet er tildelt en bestemt ledningstilslutningsenhet 5, bestemmer måladressene på lagerplassene mål-ledningstilslutningsenheten 5 og utgangstilslutningen 3b. Hver sendebussdataledning 7a-7d overfører kronologisk stokket minst tjueåtte og fortrinnsvis tjueni DS 1-signaler. Taktfrekvensen for buss-systemet 6 må følgelig utgjøre minst 1,544 MHz x 29 = 45 MHz. Men da en 8-bit-gruppe blir overført parallelt over åtte ledninger, utgjør taktfrekvensen for bussystemet 6 bare omtrent 6 MHz.
Et DS1C-signal blir dekomponert i to DS1-signaler og
derpå gjennomkoblet på den ovenfor beskrevne måte.
Anordningen på fig. 6b inneholder en parallell-seriell-omformer og demultiplekser 25 med inngangstilslutning 3a, tjueåtte utgangslagre 43, en teller 44, et kanaltilordningslager 45, et tilleggslager 37b og en kodeomformer 36.
Et DS3-signal på inngangstilslutningen 3a blir dekomponert i parallell-seriell-omformeren og demultiplekseren 25
og tilført utgangslagrene 43. Disse blir valgt ut ved hjelp av telleren 44. En 8-bit-gruppe blir ikke innført i et av utgangslagrene 43, men i tilleggslageret 37b. Telleren 44 velger så etter tur en og en av tjueåtte DS1-utgangstilslutninger 2b for utgående overføring. Ved DSO-drift velger telleren 44 derimot etter tur en og en av tjuefire DSO-kanaler. Utgangs-lageret 43 mater mottagningsbussdataledningen 8, og kanaltilordningslageret 45 mater mottagningsbusSadresseledningen 10.
Fig. 7 viser tydeligere enn fig. 6a hvorledes hver DS3-ramme blir frembragt ved hjelp av parallell-seriell-omformeren og multiplekseren 17. Denne mottar 8-bit-grupper fra inngangslageret 38 og føyer etter tur, styrt ved hjelp av DS3-ramme-synkroniseringskoblingen 46, de enkelte biter hos 8-bit-gruppene inn i en DS3-ramme. Hvert av inngangslagrene 38 består av to avsnitt: Et inngangsvippetrinn 47 (latch) som aktiveres ved hjelp av et signal fra en dekoder 49, og et utgangsvippe-trinn 48 (latch). Lageret forholder seg som et bufferlager som det der anvendes i konvensjonelle multipleksere.
Den del av ledningstilslutningsenhetene 4 som er an-svarlig for de ankommende DS3-signaler ifølge fig. 6b, er i prinsippet identisk og arbeider på omvendt måte på den nettopp beskrevne utgående del.
Fig. 8a og 8b viser virkemåten av en ledningstilslutningsenhet 4.
Som fig. 8a viser, mottar ledningstilslutningsenheten
4 ved hjelp av sendebussadresseledningen 9 en måladresse. Denne bringer ledningstilslutningsenheten 4 til å gi ut en 8-bit-gruppe på sendebussdataledningen 7. Denne 8-bit-gruppe er en parallell representasjon av de serielle DS1-data som kommer inn i ledningstilslutningsenheten 4 via grensesnittet 13. I DSO-drift identifiserer en DS1-demultiplekser 50 de enkelte (8-biter)DSO-byter i DSl-signalet. Da ledningstilslutningsenheten 5 får en måladresse presentert oftere enn der står DSO-byter fra ledningstilslutningsenheten 4 til rådighet, må en "bufferlager tomt"-indikator L fortløpende holde ledningstilslutningsenheten 5 ajour med hensyn til gyldigheten av de data som opptrer på sendebussdataledningen 7.
Som fig. 8b viser, er strukturen av ledningstilslutningsenheten 4 i mottagningsretning komplementær. Ledningstilslutningsenheten 4 inneholder en parallell-seriellomformer 56, bufferlagre 57 og 58, i tillegg en multiplekser 55 i DSO-drift samt et grensesnitt 19.
Fig. 9 viser en muldeks som er utført i samsvar med oppfinnelsen og har en ledningstilslutningsenhet 4 for lav bitrate, et bussystem 6 for DSO-drift og en ledningstilslutningsenhet 5 for høy bitrate.
Ledningstilslutningsenheten 4 inneholder i senderetning åtte DS1-demultipleksere og seriell-parallell-omformere 65, hvorav bare en er vist, et adresserbart skrive-lese-lager 59, et databussgrensesnitt eller en databussdriver 61, samt en adressebussmottager 63, og i mottagningsinnretning en databussmottager 62, en adressebussmottager 64, et adresserbart skrive-lese-lager 60, en logisk kobling 67 og åtte DS1-multipleksere og parallell-seriell-omformere 66, hvorav bare en er vist.
Ledningstilslutningsenheten 5 inneholder en parallell-seriell-omf ormer og multiplekser 17, inngangslagre 38, adresserbare skrive-lese-lagre 73 og 74, en bussmottager 69, busdrivere 70-72, kanaltilordningslagre 42 og 45, seriell-parallell-omf ormere og demultipleksere 25 og utgangslagre 43. Inngangslagrene 38 og utgangslagrene 43 er i stand til å lagre sekshundreogsyttito DSO-kanal-dataverdier.
Ledningstilslutningsenheten 4 ble allerede beskrevet nærmere under henvisning til fig. 8a og 8b og ledningstilslutningsenheten 5 under henvisning til fig. 6a og 6b. Tallene i parentes angir antall parallelle tråder. Ledningstilslutnings-
enheten 4 inneholder i de adresserbare skrive-lese-lagre 59,
i tillegg til det allerede anbefalte, bufferlager med til-strekkelig elastisk lagerkapasitet til å lagre samplingsverdier fra alle demultiplekserte DSO-kanaler fra alle åtte DS1-demultipleksere og seriell-parallell-omformere 65 eller øvrige DSu-ti lslutn inger .
Til forklaring av den foreliggende oppfinnelses prinsipper skal der i det følgende bli diskutert enkelte hypotetiske situasjoner. Først skal omtales seleksjon av en DSO-kanal i en ledningstilslutningsenhet 4. Denne er utformet slik at den selekterte DSO-kanal blir gjennomkoblet og i en bestemt tidsluke multipleksert ved utgangstilslutningen 3b.
Deretter diskuteres DSO-kanal-mottagningen som overføres tilbake til en utgående DSO-kanal i samme DS1-signal eller et annet DS1-signal. Det blir i den forbindelse antatt at den siste DS1-multiplekser/demultiplekser-kombinasjon er tilordnet samme DS1-ledning.
I DS0/DS3-eksempelet har ledningstilslutningsenheten
5 i senderetning i sitt kanaltilordningslager 42 lagret en
adresse som er tilordnet en bestemt DSO-kanal (f.eks. en blant tjuefire) i et bestemt DS1-signal i ledningstilslutningsenheten 4. Videre er ledningstilslutningsenheten 5 forhåndsprogrammert
til å avgi data fra inngangslageret 38 på en slik måte at den i en bestemt tidsluke for bussystemet 6 adresserte DSO-kanal blir føyet inn i bestemte tidsluker fra DS3-signalet ved utgangstilslutningen 3b.
Mens telleren 40 på fig. 6a gjennomløper måladresser tilordnet ved hjelp av kanalene og dermed av dem hos DS3-signalet, teller den sluttelig til den i kanaltilordningslageret 42 inneholdte måladresse for den betraktede DSO-kanal i det betraktede DS1-signal. 12-bit-måladressen blir hovedsakelig gitt til sendebussadresseledningen 9 via bussdriveren 70. Mens den blir sendt til alle ledningstilslutningsenhetene 4, slipper bare en på forhånd valgt ledningstilslutningsenhet 4 den over-førte adresse igjennom.til adressebusmottageren 63. Til formålet velger 4 bit en av seksten ledningstilslutningsenheter 4,
noe som gjennomføres ved hjelp av en ikke vist komponent-utvalgsledning. Et bestemt DS1-signal blir ut fra åtte DS1-
signaler (av tjuefire DSO-kanaler) identifisert ved hjelp av ytterligere 3 biter av en informasjon. Ytterligere 5 biter blir anvendt til å velge ut en DSO-kanal fra et bestemt DS1-signal.
DS1-demultiplekseren i 65 deler kontinuerlig en seriell datastrøm opp i dens tjuefire DSO-databyter. Seriell-parallell-omformeren i 65 overtar så omformingen av dem til parallelle DSO-databyter og tilføyer en paritetsbit og en utslutningsbit.
De tjuefire DSO-databyter med paritetsbiten og utslutningsbiten blir lagret i på hverandre følgende adresseplasser i det adresserbare skrive-lese-lager 64.
På samme tid som den serielle datastrøm blir oppdelt,
blir fire markeringsbiter Sa,Sb,Sc og Sd, som indikerer hen-holdsvis sjette, tolvte, attende og tjuefjerde ramme av DS1-signalet, overført til det adresserbare skrive-lese-lager 64 for en utvidet overrammedannelse (extended frame). Alt i alt kan den parallelle dataoverføring for en bestemt DSO-
kanal inneholde 14 biter: 8 biter representerer en DSO-
databyte, 4 biter markeringsbiter Sa,Sb,Sc o Sd for den utvidede overrammedrift, 1 bit en paritetsbit og 1 bit en utslutningsbit.
Ved adressering via sendebussadresseledningen 9 sender en bestemt lagerplass for DSO-signalet de 14 biter parallelt til bussgrensesnittet eller databussdriveren 61.
Databussdriveren 61 avgir under en tidsluke hos byssystemet 16 14-bit-data som overføres av bussystemet 6. Disse data blir under den ovennevnte tidsluke ventet av bussmottageren 69 hos sendebussdataledningen 7. Når bussmottageren 69 mottar disse 14 biter parallelt, blir de 10 databiter inklusive paritetsbiten, og utslutningsbiten ved hjelp av inngangslageret 38 levert parallelt til parallell-seriell-omformeren i 17 og serielt til multiplekseren i 17. A-,B-,C- og D-signaliseringsbiter (formidlingstekniske kjennetegn) i de med markeringsbitene
Sa, Sb, Sc og Sd markerte DSO-bytes blir ekstrahert og levert
til det adresserbare skrive-lese-lager 73 for forbigående
lagring og etterfølgende utlevering til sjette, tolvte, attende
og tjuefjerde ramme av den serielle dataoverføring.
Serielle data av et DS3-signal mottatt i mottagningsretning ved inngangstilslutningen 3a, blir mottatt av demultiplekseren i 25. Seriell-parallell-omformeren i 25 ekstraherer de inneholde DSO-databyter og leverer disse såvel som paritetsbiten og utslutningsbiten via utgangslagrene 43 til bussdriveren 72. A-, B-, C- og D-signaliseringsbitene for sjette, tolvte, attende
og tjuefjerde ramme blir levert til en A-, B-, C- og D-lagerplass i det adresserbare skrive-lese-lager 74 for forbigående lagring. Bussdriveren 72 leverer det kombinerte 14-bit-signal parallelt til mottagningsbussdataledningen 8. En 12-bit-måladresse blir sendt fra kanaltilordningslageret 45 over bussdriveren 71 til mottagningsbussadresseledningen 10 og til den allerede nevnte individuelle komponent-utvalgsledning samtidig med de fjorten databiter som mottas ved hjelp av adressebussmottageren 64 og databussmottageren 62. Måladressens sendedata identifiserer nøyaktig for hvilken DSO-kanal på DS 1-ledningen vedkommende data er bestemt. Disse blir ladet
inn i den individuelt adresserte lagerplass hos det adresserbare skrive-lese-lager 69.
Det adresserbare skrive-lese-lager 60 avgir de ti databiter og A-,B-,C- og D-signaliseringsbitene parallelt når en ikke vist kontinuerlig løpende teller i ledningstilslutningsenheten 4 når denne adresse. De blir først ledet til logikk-koblingen 67/ hvis drift kontrolleres ved hjelp av DS1-multiplekseren i 66. Denne multiplekser signaliserer til logikk-koblingen 67 når A-, B-, C- og D-signaliseringsbitene skal føyes inn i sjette, tolvte, attende og tjuefjerde ramme ved inngangen til parallell-seriell-omformeren i 66. Til slutt blir DSO-dataverdien levert til den på forhånd valgte ene av tjuefire DSO-kanalutganger fra DS1-multiplekseren i 66.
Dermed er der gjort rede for et middel til tilslutning
av f.eks. DSO-kanal nr. 8 fra tjuefire kanaler i et enkelt DS 1-signal. Data på denne kanal er i det viste eksempel gjennomkoblet og multipleksert, f.eks. til DSO-kanal nr. 97 av sekshundreogsyttito kanaler av et enkelt DS3-signal.
Nå skal der gjøres rede for gjennomkoblingen i DSO-planet for det tilfelle at den bevirkes i det samme eller et annet DS1-signal. F.eks. kan kanal nr. 8avtjuefire kanaler i et DS1-signal forbindes med kanal nr. 3avtjuefire kanaler i det samme eller et annet DS1-signal. Det er viktig å innse at der skjer en kontroll av prosessen via en ledningstilslutningsenhet 5. kanalene i retning fra kanal nr. 3 til kanal nr. 8 og omvendt kontrolleres ved hjelp av 12-bit-måladresser som sendes ut ved hjelp av ledningstilslutningsenheten 5.
For en overføring mellom forskjellige DS1-signaler blir vedkommende data via sendebussdataledningen 7 overført til ledningstilslutningsenheten 5, lagret i tilleggslageret 37a på fig. 6a og 6b og overført tilbake til ledningstilslutningsenheten 4 i ialt to adresse-/data-overføringssykluser.
I muldeksen på fig. 9 kan der under kontrollen av ledningstilslutningsenheten 5 i samsvar med den foranstående diskusjon utføres følgende spesielle funksjoner: En såkalt overvåknings-funksjon, en såkalt fordelingsfunksjon og en såkalt avgrenings-funksjon.
I overvåkningsfunksjonen kan spesielt en av de tjueni DSl-sende- og mottagningsbusstidsluker enten for sendebussdataledningen 7 eller for mottagningsbussdataledningen 8 ledes til en på forhånd bestemt ledningstilslutningsenhet 4 for overvåkning, test eller andre formål.
I fordelingsfunksjonen kan et signal som kommer fra en eller annen ledningstilslutningsenhet 4, innføyes i hvilken som helst av de tjueni DS1-tidsluker.
I avgreningsfunksjonen kan DS1-data fra en seriell-parallell-omf ormer i 25 omledes direkte til parallell-seriell-omf ormeren i 17.
Sekvensen av den samlede dataoverføring er bestemt ved
de måladresser som er innført for lagring i kanaltilordnings-lagrene 42 og 45.
Under henvisning til fig. 10 og 11 blir det videre fore-slått å oppdele oppfinnelsesgjenstanden i innskyvningsenheter. Hver enkelt komponent, hver byggesten eller hver byggeenhet
kan utføres ved hjelp av CMOS-teknologi. F.eks. lar en ledningstilslutningsenhet 4 for lav bitrate seg uten DSO-drift oppbygge av bare to integrerte koblihgsbrikker for hvert DSl-signal: en for parallell-seriell- og seriell-parallell-omforming og den annen for koder-/dekoder-funksjoner og overvåkning. Ledningstilslutningsenheten 5 for høy bitrate kan bestå av to fundamentale komponentbrikker, mens en komponent for lav bitrate
ved DSO-drift krever en avvikende utforming, men kan oppbygges av en lignende par av komponentbrikker.
Fig. 11 viser en apparatramme 86 til å oppta flere muldekser ifølge oppfinnelsen. I apparatrammen 86 er der bygget inn en driftstrømforsyning 87, en reservestrømforsyning 88, beskyttelsesreléer 92 foran tilslutningene 2 og 3 samt en lederplate på baksiden av apparatrammen 86. Videre inneholder
.'.ipparatrammen 86 innskyvningsfatninger til innføring av innskyvningsenheter som via pluggforbindelser har kontakt til lederplaten som bl.a. bussystemet 6 er anordnet på. I innskyv-ningsf atningene skyver man først inn de innskyvningsenheter 90 som tilhører en muldeks med ledningstilslutningsenheter 4, innskyvningsenheter 89 med ledningstilslutningsenheter
5 og måle-innskyvningsenheter 91. I de ennå ledige innskyvningsfatninger kan der så stikkes inn en og en bussutvidelses-komponent 85 i forbindelse med en innskyvningsenhet 89. Fig. 10 viser at der for samarbeide av flere enn fire muldekser til hver ledningstilslutningsenhet 5 behøves en bussutvidelses-komponent 85. Denne inneholder en DS3-sender-utvidelsesdel 80 i form av et adresserbart skrive-lese-lager og en DS3-mottager-utvidelsesdel 82 likeledes i form av et adresserbart skrive-lese-lager for å muliggjøre en lagring av data for to overføringsretninger ved en ledningstilslutningsenhet 5. Hvert av disse adresserbare skrive-lese-lagre 80 og 82 tjener til lagring av sekshundreogsyttito DSO-kanal-dataverdier for hver overføringsretning. Videre lar bussutvidelses-komponenten 85 seg adressere direkte ved hjelp av den viste ledningstilslutningsenhet 5. Bussutvidelses-komponenten 85 utvider dessuten bussystemet 6 til andre muldekser, enten via bussmatrise-kontrollinnretningen 84 eller ved hjelp av direkte forbindelser. Lederne 81 og 83 kan benyttes til en komplettering av forbindelsene. På denne måte er det mulig å øke kapasiteten av dette beskrevne system sterkt og bedre dets egenskaper. I detalj omfatter bussutvidelses-komponenten 85 en tilslutning 77 til bussystemet 6, tilslutninger 78 til en sender 75 og en mottager 76 i ledningstilslutningsenheten 5 samt kontrolledningstilslutninger 79 fra den kontrollerende ledningstilslutningsenhet 5.
På fig. 11 ses fire bussutvidelses-komponenter 85 som supplerer de fire innskyvningsenheter 89 med ledningstilslutningsenheter 5 eller tre innskyvningsenheter 89 og en reserve-innskyvningsenhet 89.
Ifølge fig. 10 blir - ved normalt ikke utvidet overrammedrift - data fra sendebussdataledningen 7 ledet gjennom en sender 76 til DS3-sendedelen 33 og mottatte DS3-data ledet via mottageren 76 til mottagningsbussdataledningen 8. Senderen 75 resp. mottageren 76 utgjør sammenfatninger1 av de tidligere detaljert beskrevne bussmottaks-, datalagrings-, telle- etc. funksjoner.
I utvidet busdrift for flere enn fire ledningstilslutningsenheter 5 blir der i senderetning overført data fra en ledningstilslutningsenhet 4 via sendebussdataledningen 7 til det adresserbare skrive-lese-lager 80 på tilsvarende måte som de ved normaldrift innføres i ledningstilslutningsenheten 5.
Den ledningstilslutningsenhet 5 som er tilordnet bussutvidelses-komponenten 85, blir i den forbindelse ikke berørt, da dataenes mål er en annen muldeks. Bussmatrise-kontrollinnretningen 84 overfører dataene til denne innretning. Når data fra en annen muldeks er bestemt for en utgang fra ledningstilslutningsenheten 5, blir dataene ved hjelp av DS3-sende-utvidelsesdelen 80 ledet over en direkte forbindelse til senderen 75 og til DS3-sendedelen 33.
I utvidet bussdrift kan de data som mottas i DS3-mottag-ningsdelen 34, og som normalt ved hjelp av mottageren 76 gjenn-omkobles til mottagningsbussdataledningen 8, nå ved hjelp av en direkte forbindelse gis videre til DS3-mottager-utvidelsesdelen 82 og derpå til bussmatrise-kontrollinnretningen 84. Data mottatt i DS3-mottager-utvidelsesstedet 82 over ledningen 83 blir gitt ut på mottagningsbussdataledningen 8. En ledningstilslutningsenhet 4 er ikke i stand til å kon-statere noen forskjell mellom disse data og dem som mottas av mottageren 76.

Claims (8)

1. Muldeks, omfattende første tilslutninger (2, 2a, 2b) for ankommende og utgående digitalsignaler (DSO, DS1, DS1C, DS2) med lav bitrate, andre tilslutninger (3) for ankommende og avgitte digitalsignaler (DS3) med høy bitrate, en multiplekser/demultiplekser (17; 25) anordnet mellom de første og de andre tilslutninger (2, 3), første grensesnitt (13, 21) mellom de første tilslutninger (2,2a,2b) og tilslutningene for lav bitrate til multiplekseren/ demultiplekseren (17; 25) og andre grensesnitt (19,26) mellom tilslutningene for høy bitrate til multiplekseren/demultiplekseren (17,25) og de andre tilslutninger (3, 3a, 3b), karakterisert ved at der mellom de første grensesnitt (13, 21) og multiplekser/demultiplekseren (17; 25) er anordnet et koblingsfelt (7, 7a-7d, 8, 8a-8d, 9, 9a-9d, 10, 10a-10d, 14, 15a-15d, 16a, 16b, 22, 23a-23d, 24a, 24b) med en koblingsfeltstyring (20, 28) for en kanalfordeling.
2. Muldeks som angitt i krav 1, karakterisert ved at der er anordnet sendebussdataledninger (7, 7a, 7b), mottagningsbussdataledninger (8, 8a-8d), sendebussadresseledninger (9, 9a-9d), mottagningsbus-adresseledninger (10, 10a-10d) og busstilslutningsinnretninger (15a-15d, 23a-23d) med lagre (16a, 16b, 24a, 24b, 52, 53, 57, 58) og lagerstyring i form av en adressebussmottager (63, 64).
3. Muldeks som angitt i krav 2, karakterisert ved at der i de første busstilslutningsinnretninger (15a-15d) er anordnet en demultiplekser og seriell-parallell-omformer (51, 52, 65) og, etterkoblet denne, et første adresserbart skrive-lese-lager (52,53,59) til å oppta data fra et digitalsignal (DSO, DS1, DS1C, DS2) med lav bitrate samt adresser og at der i de andre busstilslutningsinnretninger (23a-23d) er anordnet et annet adresserbart skrive-lese-lager (57, 58, 60) til å oppta data fra et digitalsignal (DS3) med høy bitrate samt adresser, og, etterkoblet dette lager, en multiplekser og parallell-seriell-omformer (50, 51 66).
4. Muldeks som angitt i krav 3, karakterisert ved at en bestemt adresse i første adresserbare skrive-lese-lager (52, 53, 59) inneholder, minst én bestemt byte fra en bestemt tidskanal, og at en bestemt byte i annet adresserbare skrive-lese-lager (57, 58, 60) stilles parat for en overføring til en bestemt tidskanal i samsvar med adressesignaliseringen.
5. Muldeks som angitt i krav 3 eller 4, karakterisert ved at der i de første busstilslutningsinnretninger (15a-15d) er anordnet en bussdriver (61) på sendebussdataledningene (7a-7d) samt en første adressebussmottager (63), og at der i de andre busstilslutningsinnretninger (23a-23d) er anordnet en annen adressebussmottager (64) og en databussmottager (62) som mater inn byter i annet adresserbare skrive-lese-lager (60) på plasser anvist av annen adressebussmottager (64) .
6. Muldeks som angitt i krav 3, 4 eller 5, karakterisert ved at der i annen busstilslutningsinnretning (23a-23d) mellom annet adresserbare skrive-lese-lager (60) og multiplekseren og parallell-seriell-omformeren (66) er anordnet en logisk kobling (67) som tjener til rammesynkron innsetning av signali-ser ingsbiter i datastrømmen.
7. Muldeks som angitt i et av kravene 1-6, karakterisert ved at der er anordnet en apparatramme (86) for innskyvningsenheter, at der på apparat-baksiden er anordnet en lederplate med i det minste sende- og,mottagningsbussledninger (11,12) og at der er anordnet pluggforbindelser til elektrisk og mekanisk forbindelse av innskyvningsenhetene med lederplaten.
8. Muldeks som angitt i krav 7, karakterisert ved at apparatrammen (86) er anordnet for å oppta flere muldekser, at der er tilordnet hver ledningstilslutningsenhet (5) en bussutvidelses-komponent (85), at der i bussutvidelses-komponenten (85) er anordnet en sender-utvidelsesdel (80) for høy bitrate forbundet med sendebussdataledningen (7) og sendebussadresseledningen (9), at der i bussutvidelses-komponenten (85) er anordnet en mottager-utvidelsesdel (82) for høy bitrate forbundet med mottagningsbussdatalednigen (8) og mottagningsbussadresseledningen (10), at der er anordnet en bussmatrise-kontrollinnretning (84) forbundet med sender-utvidelsesdelen (80) og mottager-utvidelsesdelen (82), og at der er anordnet brytere via hvilke bussmatrise-kontrollkoblingen (84) kan slutte eller åpne tilførsels-ledningene til sende- og mottagningsbussledningene (11,12).
NO855193A 1984-12-20 1985-12-20 Muldeks med kanalfordeler for digitalsignaler paa forskjellige hierarkitrinn NO172618C (no)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/683,901 US4685101A (en) 1984-12-20 1984-12-20 Digital multiplexer for PCM voice channels having a cross-connect capability
US06/758,990 US4697262A (en) 1984-12-20 1985-07-25 Digital carrier channel bus interface module for a multiplexer having a cross-connect bus system

Publications (3)

Publication Number Publication Date
NO855193L NO855193L (no) 1986-06-23
NO172618B true NO172618B (no) 1993-05-03
NO172618C NO172618C (no) 1993-08-11

Family

ID=27103222

Family Applications (1)

Application Number Title Priority Date Filing Date
NO855193A NO172618C (no) 1984-12-20 1985-12-20 Muldeks med kanalfordeler for digitalsignaler paa forskjellige hierarkitrinn

Country Status (7)

Country Link
US (1) US4697262A (no)
EP (1) EP0186141B1 (no)
AU (1) AU579543B2 (no)
BR (1) BR8506380A (no)
CA (1) CA1289668C (no)
DE (1) DE3584085D1 (no)
NO (1) NO172618C (no)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6128235A (ja) * 1984-07-18 1986-02-07 Nec Corp 表示付無線選択呼出受信機
NL8503476A (nl) * 1985-12-18 1987-07-16 Philips Nv Bussysteem.
GB8601545D0 (en) * 1986-01-22 1986-02-26 Stc Plc Data transmission equipment
US4815074A (en) * 1986-08-01 1989-03-21 General Datacomm, Inc. High speed bit interleaved time division multiplexer for multinode communication systems
JPH0691507B2 (ja) * 1988-08-05 1994-11-14 三菱電機株式会社 多重化装置
US5033064A (en) * 1988-12-09 1991-07-16 Transwitch Corporation Clock dejitter circuit for regenerating DS1 signal
US5142529A (en) * 1988-12-09 1992-08-25 Transwitch Corporation Method and means for transferring a data payload from a first SONET signal to a SONET signal of different frequency
US4967405A (en) * 1988-12-09 1990-10-30 Transwitch Corporation System for cross-connecting high speed digital SONET signals
US5040170A (en) * 1988-12-09 1991-08-13 Transwitch Corporation System for cross-connecting high speed digital signals
DE3901557A1 (de) * 1989-01-20 1989-08-10 Ant Nachrichtentech Vermittlungseinrichtung fuer digitale multiplexsignale
DE3901867C1 (en) * 1989-01-23 1990-03-15 Siemens Ag, 1000 Berlin Und 8000 Muenchen, De Channel distributor for plesiochronous signals
DE3901868C1 (en) * 1989-01-23 1990-03-22 Siemens Ag, 1000 Berlin Und 8000 Muenchen, De Channel distributor for plesiochronous signals
US5425022A (en) * 1989-06-16 1995-06-13 British Telecommunications Public Limited Company Data switching nodes
WO1990016121A1 (en) * 1989-06-16 1990-12-27 British Telecommunications Public Limited Company Data switching nodes
EP0425731B1 (de) * 1989-11-03 1994-01-19 Siemens Aktiengesellschaft Controller-Bussystem für einen programmierbaren, flexiblen Digitalsignal-Multiplexer
US5423021A (en) * 1989-11-03 1995-06-06 Compaq Computer Corporation Auxiliary control signal decode using high performance address lines
CH679820A5 (no) * 1990-03-06 1992-04-15 Siemens Ag Albis
FR2681998A1 (fr) * 1991-09-26 1993-04-02 Alcatel Telspace Procede et dispositif pour l'elaboration des signaux synchronises necessaires au traitement de la justification et/ou de la dejustification dans une transmission numerique d'affluent secondaire.
JPH07123067A (ja) * 1993-10-20 1995-05-12 Hitachi Ltd 多重化装置
JP3408720B2 (ja) * 1996-06-13 2003-05-19 富士通株式会社 高速同期多重化装置
US5951659A (en) * 1997-04-07 1999-09-14 Ncr Corporation Communications-oriented computer system backplane including a PCI input/output bus for transmission of address, data, and control information, and a time-domain multiplexed signal bus (TDMSB) for transmission of high-speed digitized signal information
US6425041B1 (en) * 1998-06-05 2002-07-23 Micron Technology, Inc. Time-multiplexed multi-speed bus
US6292463B1 (en) * 1998-07-06 2001-09-18 Alcatel Canada Inc. Method and apparatus for recovering from a signalling failure in a switched connection data transmission network
US6654822B1 (en) * 2000-06-28 2003-11-25 Intel Corporation Cascadable cross connect architecture
US6707816B1 (en) 2000-06-29 2004-03-16 Intel Corporation Integrated signaling / payload cross connect architecture
WO2002069158A1 (en) * 2001-02-28 2002-09-06 Brecis Communications A multi-service system-on-chip
JP5659910B2 (ja) * 2011-03-29 2015-01-28 富士通株式会社 フレームマッピング装置及びフレームマッピング方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4383315A (en) * 1981-07-20 1983-05-10 Bell Telephone Laboratories, Incorporated Idle time slot seizure and transmission facilities for loop communication system
SE430288B (sv) * 1982-02-24 1983-10-31 Ellemtel Utvecklings Ab Telekommunikationssystem for overforing av datainformation medelst en digital vexel
JPS5913443A (ja) * 1982-07-14 1984-01-24 Fuji Xerox Co Ltd 非同期接続装置
DE3228518A1 (de) * 1982-07-29 1984-02-09 Heinrich-Hertz-Institut für Nachrichtentechnik Berlin GmbH, 1000 Berlin Schaltungsanordnung zur aufbereitung von pcm-systemen zum zwecke der vermittlung
FR2538984A1 (fr) * 1982-12-30 1984-07-06 Devault Michel Commutateur pour reseau numerique multidebit a commutation temporelle asynchrone adapte aux videocommutations
US5436872A (en) * 1994-06-27 1995-07-25 Westinghouse Elec Corp Time delay-phase shift combination beamformer

Also Published As

Publication number Publication date
US4697262A (en) 1987-09-29
EP0186141B1 (de) 1991-09-11
AU5146785A (en) 1986-06-26
CA1289668C (en) 1991-09-24
EP0186141A3 (en) 1988-08-17
BR8506380A (pt) 1986-09-02
NO855193L (no) 1986-06-23
NO172618C (no) 1993-08-11
DE3584085D1 (de) 1991-10-17
EP0186141A2 (de) 1986-07-02
AU579543B2 (en) 1988-11-24

Similar Documents

Publication Publication Date Title
NO172618B (no) Muldeks med kanalfordeler for digitalsignaler paa forskjellige hierarkitrinn
CA2131265C (en) Out-of-band embedded overhead architecture for a transmission network
US6061328A (en) Integrated multi-fabric digital cross-connect integrated office links
US4716561A (en) Digital transmission including add/drop module
EP0559090B1 (en) Network element comprising a cross-connect matrix and a server
US4685101A (en) Digital multiplexer for PCM voice channels having a cross-connect capability
US6049525A (en) Terminal multiplexer and method of constructing the terminal multiplexer
US7154884B2 (en) Stackplane architecture
US5161152A (en) High-speed synchronous transmission line access terminal
NZ245919A (en) Cross-connect for sonet signals: selected overhead transmitted as payload
US6130764A (en) Transmission apparatus in ring network
JPH07212385A (ja) 通信システム
US5828664A (en) Integrated network switch having mixed mode switching with selectable full frame/half frame switching
JPH06500221A (ja) ネットワークのセクションオーバヘッド−サーバにおけるstm−1−信号のセクションオーバヘッドの受信、送信及び当該stm−1−信号向けのセクションオーバヘッドの受信、送信のための方法
CA2598176C (en) System and method for multiplexing pdh and packet data
JP3220810B2 (ja) 多重データリング伝送装置
NO166209B (no) Krysskoblingsinnretning for en digitalsignal-kanalfordeler
US7027459B2 (en) Transmission line terminating apparatus that performs packet processing
US20030026284A1 (en) Digital signal transmission system
WO1987006784A1 (en) Apparatus and method for tdm data switching
JP2937666B2 (ja) クロスコネクト装置
JP3585335B2 (ja) 加入者系端局装置
JP2980050B2 (ja) Sdh伝送システム
AU1896092A (en) Method and apparatus for translating signaling information
JPH01170138A (ja) データ伝送制御方式