NO120431B - - Google Patents

Download PDF

Info

Publication number
NO120431B
NO120431B NO16425666A NO16425666A NO120431B NO 120431 B NO120431 B NO 120431B NO 16425666 A NO16425666 A NO 16425666A NO 16425666 A NO16425666 A NO 16425666A NO 120431 B NO120431 B NO 120431B
Authority
NO
Norway
Prior art keywords
counting
pulses
pulse
stages
generating device
Prior art date
Application number
NO16425666A
Other languages
English (en)
Inventor
D Martin
R Young
Original Assignee
Plessey Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Plessey Co Ltd filed Critical Plessey Co Ltd
Publication of NO120431B publication Critical patent/NO120431B/no

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K23/00Pulse counters comprising counting chains; Frequency dividers comprising counting chains
    • H03K23/64Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
    • H03K23/66Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
    • H03K23/662Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by adding or suppressing pulses
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/68Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using pulse rate multipliers or dividers pulse rate multipliers or dividers per se
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/197Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division
    • H03L7/1974Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between numbers which are variable in time or the frequency divider dividing by a factor variable in time, e.g. for obtaining fractional frequency division for fractional frequency division

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Optimization (AREA)
  • Mathematical Analysis (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Complex Calculations (AREA)
  • Manipulation Of Pulses (AREA)
  • Measuring Frequencies, Analyzing Spectra (AREA)

Description

Frekvensdeler.
Denne oppfinnelse angår strømkretser for frekvensdelere
med variabelt delingsforhold, og er særlig, men ikke utelukkende, anvendbare i digitale frekvens-syntetiseringsanordninger.
Mer spesielt er.oppfinnelsen rettet mot frekvensdelere
med variabelt delingsforhold av den type som omfatter .et fler-
tall telletrinn koblet i kaskade og som kan være innrettet til og innstilles for å gi et spesielt delingsforhold eller divisjons-tall, slik at det mest signifikante telletrinn når det oppnår sin innstilte posisjon, innleder innstillingsoperasjonen av det følgen-
de mest signifikante telletrinn og så videre tilbake til det minst signifikante trinn, hvoretter det blir avgitt et utgangssignal som angir fullførelsen av en tellesyklus, ved hvilken alle telle-
trinn inntar de tilstander som de er blitt innstilt til. Slike variable frekvensdelere brukes vanligvis i frekvens-syntetiseringsanordninger for styring av en slave- eller følgeoscillator-utgang i overensstemmelse med en standard-frekvensutgang avgitt f.eks. fra en krystallstyrt master- eller hovedoscillator. Frekvens-syntetiseringsanordninger av denne type er inngående beskrevet i britisk patent 1 121 323.
Telleanordningen i den variable frekvensdeler omfatter vanligvis dekadetellere, f.eks. bistabile kretsanordninger for enere, tiere, hundreder, tusender osv. av divisjonstallet. Føl-gelig blir den maksimale nøyaktighet av styringen ved frekvens-styringsoperasjon bestemt av ener-telleren.
Foreliggende oppfinnelse er rettet mot en variabel frekvensdeler som muliggjør forbedring av nøyaktigheten av frekvens-styring på økonomisk måte.
Nærmere angivelser av oppfinnelsen og de nye og særeg-
ne trekk ved denne er opptatt i patentkravene.
Med det arrangement som tilveiebringes ifølge oppfinnelsen kan det foretas små økninger i frekvens-justeringen på 100 c/s i høyfrekvens-syntetiseringsanordninger uten at det er nødvendig å anordne en meget lav sammenlignings-frekvens for" å oppnå den nødvendige nøyaktighet av styringen eller reguleringen.
Som eksempel skal det nå beskrives en utførelsesform
for oppfinnelsen under henvisning til tegningene, av hvilke:
Figur 1 er et blokk-skjema for en frekvensdeler med variabelt delingsforhold og innbefattet et tellemodifikasjonsarrangement i henhold til denne oppfinnelse. Figur 2 er et blokk-skjema for tellemodifikasjonsarrangementet
på figur 1, og
figur 3 viser to tabeller som angir tilstanden i bryterne og utgangen fra arrangementet på figur 2.
På figur 1 er det vist en variabel frekvensdeler som omfatter et tellemodifikasjonsarrangement eller et såkalt side-trinnsarrangement (side step arrangement) for anvendelse i en di-gital frekvens-syntetiseringsanordning som dekker et frekvensom-råde 0-30 Mc/s i trinn på 1 Kc/s. Anordningen består av fem telletrinn som er koblet i kaskade, hvorav fire er dekadetrinn betegnet 1, 2, 3 og 4 på tegningen, hvorav det siste er et trinn for divisjon med tre som er betegnet med henvisningstallet 5 på tegnin gen. Hvert av telletrinnene kan innstilles for- å dividere med et ønsket tall som vil være mellom 0 og 19 når det gjelder trinnene 1,2,3 eller 4, og mellom 0 og 2 når det gjelder trinnet 5. Føl - gelig representerer hvert trinn et siffer i et totalt divisjons-tall, idet trinn 1 representerer sifre for 1 Kc/s, trinn 2 sifre for 10 Kc/s, trinn 3 sifre for 100 Kc/s, trinn 4 sifre for lMc/s og trinn 5 sifre for 10 Mc/s. Hvert av trinnene bortsett fra det minst signifikante trinn 1, er ved oppnåelse av sin innstilte tilstand eller posisjon innrettet til å påvirke et tilbakestil-lingstrinn 6 som kan ha form av en bistabil krets.
Under drift blir pulser påtrykket telletrinnene gjennom inngangsklemmen 7 og porten 8, og trinnene blir påvirket i rekke-følge på vanlig måte. Når trinn 5 oppnår sin innstilte tilstand påvirker det tilbakestillingstrinnet 6 som er koblet mellom trinn 5 og trinn 4, og når trinn 4 oppnår sin innstilte tilstand påvirker det tilbakestillingstrinnet 6 mellom trinn 4 og trinn 3. Dette fortsetter inntil hvert av telletrinnene har nådd sLn innstilte tilstand efter at tilbakestillingstrinnet som er forbundet med dette, er blitt påvirket, og dette utgjør en syklus i den variable frekvensdeler. En frekvensdeler som beskrevet ovenfor svarende til økninger eller inkrementer på 1 Kc/s, og foråt denne økning eller endring i frekvens kan bli redusert er det innført en sidetrinns-programmeringsdekade 9. Sidetrinnsdekaden 9 er innrettet til å påvirkes av en puls en gang for hver syklus av den variable frekvensdeler, og denne puls kan bekvemt avledes fra tilbakestillingstrinnet 6 som påvirker telletrinnet 3. Sidetrinndekaden 9 kan være innrettet til å innstilles slik at for hver ti pulser som den mottar, avgir den et antall utgangspulser mellom 0 og 9. Utgangen fra sidetrinndekaden 9 føres til en bistabil ekstra-tellingskrets 10 sammen med det inngangssignal som påtrykkes klemmen 7.
Virkemåten for kretsen er som følger: Når det ikke er noe utgangssignal fra sidetrinndekaden 9 er porten 8 innrettet til å være åpen slik at pulser som påtrykkes klemmen 7, føres til det første telletrinn 1. Når det mottas en utgangspuls fra sidetrinndekaden 9 blir tilstanden av de bistabile krets 10 end-ret slik at porten 8 lukkes. Den neste inngangspuls blir så blokkert fra telletrinnet 1, men denne puls er innrettet til å tilbakestille den bistabile krets 10 til sin opprinnelige tilstand. Følgelig vil nå porten 8 være åpen og inngangspulsene blir ført til telletrinnene og tellingen skjer normalt inntil den neste utgangspuls fra sidetrinndekaden 9 opptrer, i hvilket tilfelle den ovenfor beskrevne prosess vil bli gjentatt. Det sees at for hver puls av sidetrinndekaden 9 blir en inngangspuls forhindret i å nå telletrinnene.
Det kan betraktes et eksempel hvor det blir antatt at divisjonstallet som er innstilt i den variable frekvensdeler (ved innstilling av trinnene 1,2, 3, 4 og 5) er 46234. Anta også at sidetrinndekaden 9 er innstilt for å gi 4 utgangspulser for hver 10 inngangspulser. Hvis da den variable frekvensdeler drives i
10 tellinger, vil den totale telling være 462336, dvs. 462340
minus 4 på grunn av sidetrinndekaden 9. Ved å ta gjennomsnittet av dette over de 10 tellinger blir resultatet 46233,6 enheter slik at det innstilte tall er blitt redusert med 0,4 enheter.
Figur 2 viser et blokk-skjema for en sidetrinn-programmeringsdekade for anvendelse i det arrangement som er beskrevet under henvisning til fig. 1. Koblingen på figur 2 består av fire sammenkoblede bistabile trinn A, B, C og D på hvilken det påtrykkes pulser gjennom inngangskiemmen 11. De bistabile trinn A, B,
C og D er koblet sammen og i kombinasjon med NAND-porter 12 og invertere 13 innrettet til å danne en logisk krets på velkjent, måte. Kretsen er forsynt med fire klemmer betegnet W, X, Y og Z og hver av disse er. innrettet til å bli påtrykket enten en positiv spenning eller en spenning lik null. Ved påtrykning av en Kombinasjon av positive og null-spenninger på punktene W, X, Y og Z kan det oppnåes at for hver ti pulser som påtrykkes inngangsklemmen 11, kan det oppnåes et antall utgangspulser fra 0 til 9 over klemmen 14, og det er også mulig å innrette det slik at utgangspulsene er jevnt fordelt over den totale telleperiode (dvs. 10).
I tabell a på figur 3 er det vist forskjellige kombinasjoner av positive spenninger og spenninger lik null som må påtrykkes punktene W, X, Y og Z for å gi det ønskede antall utgangs - pulser fra 0 til 9. Tabell b viser hvordan utgangspulsene er jevnt fordelt over den totale telleperiode. Hvis det f.eks. kre-ves to pulser fra den totale telling av 10, da ville det på punktene W, X, Y og Z påtrykkes henholdsvis en positiv spenning, null, null og null spenning.. Som vist ville det da bli oppnådd to utgangspulser.
I den hensikt å oppnå fasestyring mellom slave- eller følgeoscillatorens utgang og utgangen fra master- eller hovedoscil-latoren i frekvens-syntetiseringsanordningen av den ovenfor beskrev ne form, kan fasestyringens sløyfe-karakteristikk være slik at den totale telling utført av den variable frekvensdeler i henhold til oppfinnelsen, blir utjevnet som gjennomsnitt forutsatt at den ekstra telling som er gjort for å gi den nevnte brøkdel økning av de opptelte tall, opptrer ved en frekvens som er høyere enn sløy-fens grensefrekvens. Virkningen av de pmt fordelte ekstra tel-lepulser over den totale telleperiode er at den uønskede avvikel-
se som skyldes sidetrinn-programmeringen blir sterkt redusert.
Hvis f.eks. én puls av ti medfører 50 c/s avvikelse (uten fasefil-ter) ved en tiendedel sammenligningsfrekvens, ville avvikelsen for to nærliggende pulser av ti være omkring 100 c/s, altså ved en tiendedel sammenligningsfrekvens. Ved å splitte opp de to pulser slik. at de opptrer en gang for hver fem pulser, så vil avvikelsen være 50 c/s og opptrer ved en femtedel av sammenligningsfrekvensen, hvilket er et meget enklere signal å svekke i fase-sløyfens lav-pass-filter, men det vil forståes at i et system basert på f.eks.
ti tellesykluser og når enten én puls eller ni pulser leveres av sidetrinn-programmeringsdekaden, er det ikke mulig å tilveiebrin-
ge en fordelt utgang. Det er således bare når mellom to og åtte (dvs. ti minus to) pulser leveres, at det er mulig å fordele pulsene over telleperioden. Andre kombinasjoner av pulser kan opp-splittes på lignende måte. Ved å anvende den ovenfor beskrevne metode for jevn fordeling av ekstra-pulsene blir det mulig å kon-struere fasefiltere som reduserer den endelige avvikelse ved alle innstillinger til 1,5 c/s i et typisk system med 5 % innfangnings-område.
Skjønt den beskrevne utførelsesform anvender et system
i hvilket pulser blokkeres fra telletrinnene, kan et lignende re-sultat bli oppnådd ved effektivt å addere ytterligere pulser til inngangspulstoget.

Claims (3)

1. Frekvensdeler med variabelt delingsforhold, omfattende et flertall kaskadekoblede telletrinn og en tellemodifiserings-anordning for å bevirke at frekvensdeleren modifiserer sin telle-operasjon ved addisjon eller subtraksjon av en eller flere pulser påtrykket de nevnte telletrinn over perioden av et gitt antall tellesykluser, hvorved det effektive gjennomsnittlige divisjonsfor-
holdstall for frekvensdeleren over den nevnte periode blir det tall som de nevnte telletrinn er innstilt på modifisert med en brøk-del av en ener, karakterisert ved at tellemodifise-ringsanordningen omfatter en pulsgenererende anordning for å levere et forutinnstilt antall pulser ut over det gitte antall tellesykluser, hvilken pulsgenererende anordning er innrettet slik at når det leveres et antall på mellom to og det nevnte gitte antall minus 2 pulser, blir disse fordelt over perioden av et gitt antall tellesykluser, og en bistabil anordning som under styring av den pulsgenererende anordning er innrettet til å bevirke at en eller flere inngangspulser som påtrykkes telletrinnene, blir blokkert, hvilken blokkerte puls eller pulser virker til å tilbakestille den bistabile anordning for å tillate at efterfølgende pulser kommer frem til telletrinnene.
2. Frekvensdeler ifølge krav 1, karakterisert ved at den pulsgenererende anordning er innrettet til å levere opptil 9 pulser over en periode på 10 tellesykluser og hvor det ved avgivelse av mellom to og åtte pulser, sørges for at disse for-deles over perioden av det gitte antall tellesykluser.
3. Frekvensdeler ifølge krav 2, karakterisert ved at den pulsgenererende anordning omfatter et flertall bistabile trinn koblet for å gi henholdsvis et divisjonsforholdstall på to og fem, med en logisk portanordning forbundet med utgangen av minst tre av de bistabile trinn, slik at utgangen fra den pulsgenererende anordning blir frembragt av den logiske portanordning ved påtrykning av forutbestemte spenninger på inngangsklemmene av den pulsgenererende anordning.
NO16425666A 1965-08-13 1966-08-10 NO120431B (no)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB3477465A GB1151505A (en) 1965-08-13 1965-08-13 Improvements relating to Variable Ratio Frequency Divider Circuit Arrangements

Publications (1)

Publication Number Publication Date
NO120431B true NO120431B (no) 1970-10-19

Family

ID=10369785

Family Applications (1)

Application Number Title Priority Date Filing Date
NO16425666A NO120431B (no) 1965-08-13 1966-08-10

Country Status (5)

Country Link
DE (1) DE1298557B (no)
DK (1) DK117576C (no)
GB (1) GB1151505A (no)
NL (1) NL6610964A (no)
NO (1) NO120431B (no)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AT354620B (de) * 1977-12-27 1980-01-25 Rodler Ing Hans Anordnung zur behandlung mit interferenzstroemen
DE2900612C2 (de) * 1979-01-09 1983-02-24 Hans 8228 Freilassing Rodler Gerät zur Interferenzstromtherapie
US4679004A (en) * 1985-09-03 1987-07-07 Nec Corporation Frequency synthesizer of a phase-locked type with a sampling circuit

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL263301A (no) * 1960-04-12
DE1167074B (de) * 1960-10-11 1964-04-02 Licentia Gmbh Dekadischer Zaehler mit Voreinstellung bzw. Vorwahl
NL293848A (no) * 1962-06-15

Also Published As

Publication number Publication date
DE1298557B (de) 1969-07-03
GB1151505A (en) 1969-05-07
NL6610964A (no) 1967-02-14
DK117576C (da) 1970-10-05
DK117576B (no) 1970-05-11

Similar Documents

Publication Publication Date Title
US3096483A (en) Frequency divider system with preset means to select countdown cycle
US3375448A (en) Variable dividers
US2521789A (en) Frequency control by electronic counter chains
US4339722A (en) Digital frequency multiplier
US2665411A (en) Double interpolation method and apparatus for measuring time intervals
JPS6243568B2 (no)
US3369183A (en) Binary frequency divider circuit having externally adjustable frequency selection means and reset means
US2563841A (en) Frequency divider
US2997234A (en) Digital multiplier
US3137818A (en) Signal generator with external start pulse phase control
US2620440A (en) Electronic counting device
US3331035A (en) Frequency synthesizer
US3413452A (en) Variable presetting of preset counters
US2584811A (en) Electronic counting circuit
US2669388A (en) Predetermined counter system
NO120431B (no)
US3287648A (en) Variable frequency divider employing plural banks of coincidence circuits and multiposition switches to effect desired division
GB1127694A (en) Improvements in or relating to adjustable frequency dividers
US2972718A (en) Synchronized sampled data digital servo
NO164256B (no) Anordning ved produksjonsplattform.
US4956797A (en) Frequency multiplier
GB1281460A (en) Analog to digital converter
US3431499A (en) Frequency dividers
US2490499A (en) Variable frequency oscillation generator
US3006549A (en) Digital divider