JPH0294520A - ドライエッチング方法 - Google Patents

ドライエッチング方法

Info

Publication number
JPH0294520A
JPH0294520A JP24640288A JP24640288A JPH0294520A JP H0294520 A JPH0294520 A JP H0294520A JP 24640288 A JP24640288 A JP 24640288A JP 24640288 A JP24640288 A JP 24640288A JP H0294520 A JPH0294520 A JP H0294520A
Authority
JP
Japan
Prior art keywords
etching
gas
silicon oxide
tungsten
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24640288A
Other languages
English (en)
Inventor
Toshiya Muraguchi
要也 村口
Keiji Horioka
啓治 堀岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP24640288A priority Critical patent/JPH0294520A/ja
Publication of JPH0294520A publication Critical patent/JPH0294520A/ja
Pending legal-status Critical Current

Links

Landscapes

  • ing And Chemical Polishing (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的] (産業上の利用分野) 本発明は、ドライエツチング方法に係り、特にタングス
テンまたは硅化タングステンを含む薄膜のドライエツチ
ング方法に関する。
(従来の技術〉 近年、半導体装置の高速化および高集積化は進む一方で
あり、構成素子の微細化および高密度化への研究が急速
に進められている。
しかしこの微細化および高密度化に伴い、半導体装置の
製造プロセスにはいろいろな問題が生じてきている。
例えば、配線を例にとると、設計基準の縮小で配線幅は
小さくなるのに対し、能動素子の増大で配線が複雑とな
り、電気的に接続しなければならない箇所も酒太してお
り、また配綜長そのものは増大する一方である。このた
め、低抵抗率の材料を用いる必要がある。
また、MOSFETの製造に際しては、大幅な面積縮小
と性能向上をめざして、ゲート電極を自己整合的に形成
する材料選択がなされている。
さらに、後続の高温工程に耐え得るものである必要があ
る。
このような条件を満たずものとして、モリブデンMo、
タングステンW等の高融点金属とその硅化物があげられ
る。
この高融点金属とその硅化物を用いたゲート電極構造の
1つに、多結晶シリコン上に硅化物〈シリサイド〉を8
5層したポリサイドゲート構造と呼ばれる構造がある。
この構造はシリコンゲートプロセスを保存しながら、配
線を低抵抗にできるため最も実用的な構造であるといわ
れている。
なかでも、タングステンポリサイドと呼ばれるタングス
テンシリサイドW S i xと多結晶シリコンとの2
層構造膜が、広く用いられるようになっている。
これらタングステン系材料のバターニング工程で用いら
れるドライエツチングには、六フッ化イオウ(SF6)
、四フッ化炭素(CF4 )等のフッ素系ガス、フッ素
系ガスとBffi(02)との混合ガス、塩素(CI2
)等のC1系ガスとフッ素系ガスとの混合ガス、四塩化
炭素(CCl2)と酸素との混合ガス、三塩化硼素(B
Cl2>と塩素との混合ガス等が用いられている。
例えば、フッ素系ガスによりタングステンポリサイドを
エツチングすると、下層の多結晶シリコンに横方向のエ
ツチング回り込み(サイドエツチング)が生じ、パター
ン精度が良くないという問題があった。また、フッ素系
ガスは、直接酸化シリコンと反応するため、下地層が酸
化シリコンであるような場合、エツチング選択性が悪く
、酸化シリコンまでエツチングされてしまうという問題
もあった。
また、このサイドエツチングを避けるため、四塩化炭素
と酸素との混合ガスを、用いる方法も提案されている。
この方法では、下地の酸化シリコン膿との選択性を向上
させるため、試料温度を摂氏零度以下にして酸化シリコ
ンのエツチング速度をおさえる低温エツチングを行うの
が望ましい。
しかしながら、これを行うと、四塩化炭素が液化しエツ
チング不能となることがあった。
さらに、ゲート電極の下地(ゲート絶縁膜)である酸化
シリコン膜の膜厚は、近年、半導体装置の微細化に伴い
100乃至200八と薄くなってきている。このため、
タングステン系材料のエツチング速度と酸化シリコンの
エツチング速度との比(選択比)が小さいエツチングガ
ス例えば三塩化硼素と塩素との混合ガスを用いると、エ
ツチングが酸化シリコンで止まらず、酸化シリコン下層
の拡散層まで進行することが多く、!!i造歩留まりが
低下するという問題があった。
(発明が解決しようとする課題) 本発明は、前記実情に鑑みてなされたもので、タングス
テン系材料の酸化シリコンに対するエツチング選択比が
高いドライエツチング方法を提供することを目的とする
また、本発明は、タングステンポリサイド等、タングス
テン系膜を含む多層構8膜のエツチングに際して、多結
晶シリコン等のタングステン系膜以外の膜にもサイドエ
ツチングを生じことなく、かつ酸化シリコンに対するエ
ツチング選択比が高いドライエツチング方法を提供する
ことを目的とする。
(発明の構成〕 (課題を解決するための手段) そこで本発明では、エツチングガスとして、酸素を含有
してなる塩素ガスからなる混合ガスを用いるようにして
いる。
望ましくは、エツチングガスとして、2乃至6%の酵素
を含有してなる塩素ガスからなる混合ガスを用いるよう
にしている。
また、本発明では、さらに、この混合ガスを用いるドラ
イエツチングに際し、真空容器内の圧力を、5パスカル
以下となるようにしている。
さらにまた、本発明では、上層が硅化タングステン膜、
下層が多結晶シリコン膜からなるタングステンポリサイ
ドのエツチングに際し、上述の如く、エツチングガスと
して、酸素を含有してなる塩素ガスからなる混合ガスを
用いるようにしている。
(作用) 本発明者らは、種々の実験の結果、サイドエツチングを
避けることのできないフッ素に代えて塩素ガスによるエ
ツチングを試みてみた。しかし、塩素ガスのみでエツチ
ングを行おうとすると、反応生成物が蒸発せず基板表面
に堆積物として残留し、エツチングの進行を妨げる。そ
こで、ここに酸素を添加すると、反応生成物は良好に蒸
発し、サイドエツチングを生じることもなくエツチング
が進行していくことを発見し、これに着目してなされた
ものである。
例えば、タングステンシリサイドWSixのエツチング
反応を考えてみる。高エネルギーでタングステンシリサ
イド表面に飛翔してきたイオンあるいは中性活性種はそ
の位置でタングステンと反、応し、WCl が生成され
るが、WCIyは蒸発し雌く、表面に堆積物となって残
る。ここに、酸素を添加することにより、WCIxOy
が形成される。ここで、W Cl < O,yは揮発性
である。
このようにして、本発明では、酸素を含有してなる塩素
ガスからなる混合ガスをエツチングガスとして用いるこ
とにより、サイドエツチングを抑制できる。
また、サイドエツチングを低減するためには、低圧下で
行うのが望ましい、これは、塩素は、イオンあるいは中
性活性種のかたちでタングステンと反応するが、放電に
よって生成され、高エネルギーで飛翔してきた中性活性
種はその位置でタングステンと反応し、エツチングが進
行するが、塩素中性活性種の濃度が鳥いと、タングステ
ン膜の側壁での中性活性種の滞在時間が増大し横方向へ
の反応を進行させることになるためと考えられる。
そこで、サイドエツチングを低減するためには、圧力を
下げてエツチングを行うのが望ましい。
また、低圧にすると、酸化シリコンに対するタングステ
ン膜の選択比が向上すると共にポリサイド構造における
多結晶シリコンのサイドエツチングは少なくなる。これ
は低圧にすると、中性活性種の濃度が減少し、酸化シリ
コンや多結晶シリコン上ではシリコンの塩素酸化Th5
iCIxO,が付着し、これが、保護膜として作用し、
酸化シリコンや多結晶シリコンのエツチング速度が低下
するためと考えられる。
さらにまた、2乃至6%の酸素を含有してなる混合ガス
は、硅化タングステン膜のエツチング速度と多結晶シリ
コン膜のエツチング速度とがほぼ同等であるため、タン
グステンポリサイドのエツチングに際しても、多結晶シ
リコン膜にサイドエツチングを生じることもない。
また、酸素を含有してなる塩素ガスからなる混合ガスは
、液化温度または固化温度が摂氏−70度以下であるた
め、低温下でのエツチングが可能となり、酸化シリコン
のエツチングを抑制しながら、タングステン系材料のエ
ツチングを行うことが可能となる。従って、酸化シリコ
ンとのエツチング選択比を高くすることができる。
(実施例) 以下、本発明の実施例について、図面を参照しつつ詳細
に説明する。
実施例1 M1図は、本発明実施例のドライエツチング方法に用い
るマグネトロン型反応性イオンエツチング装置の概略構
成を示す図である。
このエツチング装置は、真空容器1と、プラズマを発生
させるべくこの真空容器内に配設された陽極2と陰極3
と、反射波を低減するためのマツチングボックス4を介
して接続され、この陰極3に高周波を印加する高周波電
源5と、陰極3上にill!置されるウェハ6と平行な
磁界領域を発生さゼる永久磁石7と、この永久磁石7を
回転させるモータ8と、この真空容器内のガスを供給お
よび排出するガス供給口9およびガス排出口10とから
構成されており、高周波印加により陰極降下電圧(バイ
アス電圧)を発生し易くして放電を促進するとともに、
永久磁石7によってウニ凸表面に形成される直交電磁界
によるマグネトロン放電を利用して、高密度プラズマを
発生しエツチングをおこなうようにしたものである。
次に、この装置を用いたエツチング方法について説明す
る。
まず、第2図(a>に示す如く表面に酸化シリコン膜1
2、およびタングステンシリサイド(WS i2.7 
>13を堆積してなるシリコンウェハ11に〕tトリソ
法によりレジストパターンRを形成する。
このシリコンウェハ11を前記装置の陰極3上にitl
!置し、ガス排出口10を介して真空排気した後、エツ
チングガスとして5.1%の酸素を含有するt8素ガス
をガス供給口9から導入し、高周波電源5およびモータ
8を駆動し、放雷を促進するとともに、永久磁石7によ
ってつ1ハ表面に形成される直交電磁界によるマグネト
ロン放電を利用して、高密度プラズマを発生しエツチン
グを行う。
ここで、陰極3の工周波電力密度は0.4W/d、永久
磁石7によるウェハ上の磁場強度は100Gauss 
、 電極間距離は30 an 、ウェハの温度は摂氏−
14度、塩素ガスと酸素ガスの流吊は夫々501/ni
n、3 ml/min、圧力5Paとした。
この時、エツチング後のタングステンシリサイド[13
は、第2図(b)に示すごとく、サイドエッチもなく極
めて良好なエツチング精度でパタニングされている。ま
た、選択比も8以上となっている。選択比が8J:J、
上であると、ゲート絶縁膜が100A程度であるときの
ゲート電極のパタニングにも採用できる。
さらにまた、このとき他の条件はそのままで、圧力のみ
を変化させ、酸化シリコンに対するエツチング選択比を
測定した結果を第3図に示す。この図からも明らかなよ
うに、3Pa乃至7Pa稈度のときエツチング選択比は
良好であった。ここで圧力を3Pa以下としたとき、選
択比が低下していることがわかる。これは、イオンの平
均自由工程が長くなり、イオンエネルギーが大きくなる
ため、酸化シリコンがエツチングされ易くなり、選択比
が低下するものと考えられる。しかし、このとき、ウェ
ハ温度を更に下げることにより、選択比を上昇させるこ
とは可能である。一方、7.7Pa以上とすると、電界
により加速されない中性活性種が増えるため、タングス
テンシリサイドにサイドエツチングが生じる。
また、圧力を′5 P aとし、酸素の流量のみを変化
させたときの、エツチング後の断面形状を第4図に示す
。酸素を全く添加しない場合は、第4図に示すようにレ
ジストパターンRr3よびタングステンシリサイド13
の側壁にWC+、等の堆積物が付着し、エツチングが進
行しない。そして、酸素流量を2%程度まで上げると、
堆積物は大幅に減少し、エツチングが良好に進行し始め
、酸素流量が6%を越えると、再び堆積物は増大し、エ
ツチングの進行が妨げられる。また、酸素流量を9.1
%以上とすると、WSilo、の堆積物が生じ、エツチ
ングが進行しにくくなり、この堆積物は通常の処理では
除去できない。
以上のような測定結果からもわかるように、酸素の塩素
に対する流量比5.1%程度、圧力5Pa以下のとき、
サイドエツチングもなく断面形状が垂直なパターニング
が可能となる。
実施例2 さらに、第2の実施例として、第5図に示すようなタン
グステンポリサイドのパターニングについて説明する。
まず、第5図(a)に示すように、所望の素子領域の形
成されたシリコンウェハ21の表面にゲート絶縁膜22
および多結晶シリコン膜23aとタングステンシリサイ
ド23bとからなる2層構造!23を形成した後、レジ
スl−パターンRを形成し、前記第1の実施例と同様に
、第1図に示した装置の陰極3に設置する。
そして同様にして・、エツチングをおこなう。このとき
、v@電極の高周波電力密度は0.4W/cffl、永
久磁石7によるウェハ上の([4強度は100GaUS
S 、電極間距離は30ctn、ウェハの温度は摂氏−
14度、塩素ガスとB素ガスの流量は夫々50 Il/
min、 31/+in、圧力5Paとした。エツチン
グ後の断面形状を第5図(b)に示す。多結晶シリコン
膜23aにサイドエッチを生じることもなく、また、下
地の酸化シリコンがエツチングされることもなく、極め
て高精度のパターニングが可能となる。
さらにまた、このとき他の条件はそのままで、圧力のみ
を変化′させ、エツチング速度を測定した結果を第6図
に示す。第6図中、曲Pi1a、曲線す。
曲線Cは、それぞれWSi2−7.n+型多結晶シリコ
ン、酸化シリコンのエツチング速度を示す。
なお、このエツチング速度は、作図の関係上、n中型多
結晶シリコンはxo、5.B化シリコンは×5で示した
。この図からも明らかなように、3Pa乃至7Pa程度
のとき、WSi2.7よびn+型多結晶シリコンのエツ
チング速度が酸化シリコンのエツチング速度に比べて十
分に大きく、エツチング選択比は良好であった。この図
から、圧力を3Pa以下としたとき、酸化シリコンのエ
ツチング速度が大きくなり、選択比が低下することがわ
かる。これは、イオンの平均自由工程が長くなり、イオ
ンエネルギーが大きくなるため、酸化シリコンがエツチ
ングされ易くなり、選択比が低下するものと考えられる
。しかし、このとき、ウェハ温度を更に下げることによ
り、選択比を上昇させることは可能である。一方、7.
7Pa以上とすると、電界により加速されない中性活性
種が増えるため、タングステンシリサイドにサイドエツ
チングが生じる。
また、圧力を5Paとし、M索の流量のみを変化させた
ときの、エツチング速度を第7図に示す。
第7図においても、曲線a2曲ab、曲線Cは、第6図
と同球にそれぞれWSi2.7.n+型多結晶シリコン
、酸化シリコンのエツチング速度を示す。MMを全く添
加しない場合は、レジストパターンRおよびタングステ
ンシリサイド13の側壁にWC+、等の堆積物が付着し
、エツチングが進行しない6また、酸素滝伍を9.1%
以北とすると、WSilOoの堆積物が生じ、エツチン
グが進行せず、この堆積物は通常の51!!では除去で
きない。
なお、実施例では、マグネトロン型反応性イオンエツチ
ング装置を用いたが、平行平根型反応性イオンエツチン
グ装置、ECR型反不反応性イオンエツチング装置いて
も同機に堆積物の残留もなく、選択比が良好でかつ断面
垂直形状の極めてた精度のパターニングが可能となる。
(発明の効果〕 以上説明してさたように、本光明のドライエツチング方
法によれば、反応性ガスとして酸素を含有する塩素ガス
を用いるようにしているため、サイドエツチングを生じ
ることなく、選択比の良好なエツチングが可能となる。
【図面の簡単な説明】
第1図は本発明実施例の方法に■いるマグネトロン型反
応性イオンエツチング装置を示す図、第2図(a)およ
び第2図(b)は本発明の第1の実施例のドライエツチ
ング工程を示す図、第3図は、圧力と選択比との関係を
示す図、第4図は酸素のf、量比とエツチング後の断面
形状との関係を示す図、第5図(a)および第5図(b
)は本発明の第2の実施例のドライエツチング工程を示
す図、第6図は、同工程において圧力とエツチング速度
との関係を示す図、第7図は、酸素濃度とエツチング速
度との関係を示す図である。 1・・・真空容器、2・・・陽極、3・・・陽極、4・
・・マツチングボックス、5・・・高周波電源、6・・
・ウェハ、7・・・永久磁石、8・・・モータ、9・・
・ガス供給口、10・・・ガス排出口、11・・・シリ
コンウェハ、12・・・酸化シリコン膜、13・・・タ
ングステンシリサイド<WSi2.7)、21・・・シ
リコンウェハ。 22・・・ゲート絶縁膜、23a・・・多結品シリコン
膜、23b・・・タングステンシリサイド、23・・・
2層面造膜、R・・・レジストパターン。 第 図 第2図(G) 第 図(b) 第5図(a) 弔 5図(b) 斥力(Po) 第3図 第4図 圧力 (Pal 第 図

Claims (5)

    【特許請求の範囲】
  1. (1)真空容器内に、エッチングガスを導入し、タング
    ステン膜または硅化タングステン膜を含む薄膜をエッチ
    ングするに際し、 エッチングガスとして、酸素を含有してなる塩素ガスを
    用いることを特徴とするドライエッチング方法。
  2. (2)前記塩素ガスは、2乃至6%の酸素を含有してな
    ることを特徴とする請求項(1)記載のドライエッチン
    グ方法。
  3. (3)前記真空容器内の圧力は、5パスカル以下である
    ことを特徴とする請求項(1)記載のドライエッチング
    方法。
  4. (4)前記薄膜は、上層が硅化タングステン膜、下層が
    多結晶シリコン膜からなる多層構造膜であることを特徴
    とする請求項(1)記載のドライエッチング方法。
  5. (5)前記薄膜は、下地層が酸化シリコン層で構成され
    ていることを特徴とする請求項(4)記載のドライエッ
    チング方法。
JP24640288A 1988-09-30 1988-09-30 ドライエッチング方法 Pending JPH0294520A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24640288A JPH0294520A (ja) 1988-09-30 1988-09-30 ドライエッチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24640288A JPH0294520A (ja) 1988-09-30 1988-09-30 ドライエッチング方法

Publications (1)

Publication Number Publication Date
JPH0294520A true JPH0294520A (ja) 1990-04-05

Family

ID=17147975

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24640288A Pending JPH0294520A (ja) 1988-09-30 1988-09-30 ドライエッチング方法

Country Status (1)

Country Link
JP (1) JPH0294520A (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5293846A (en) * 1989-12-11 1994-03-15 Sanshin Kogyo Kabushiki Kaisha Two-cycle engine for an outboard motor
US5338398A (en) * 1991-03-28 1994-08-16 Applied Materials, Inc. Tungsten silicide etch process selective to photoresist and oxide
EP0683510A1 (en) 1994-05-20 1995-11-22 Hitachi, Ltd. Method of plasma etching
US5487811A (en) * 1990-08-23 1996-01-30 Fujitsu Limited Process for preparation of semiconductor device
US6076483A (en) * 1997-03-27 2000-06-20 Mitsubishi Denki Kabushiki Kaisha Plasma processing apparatus using a partition panel
US6087264A (en) * 1996-05-15 2000-07-11 Samsung Electronics Co., Ltd. Methods for patterning microelectronic structures using chlorine and oxygen
US6159811A (en) * 1996-05-15 2000-12-12 Samsung Electronics Co., Ltd. Methods for patterning microelectronic structures using chlorine, oxygen, and fluorine
US6167835B1 (en) 1997-03-27 2001-01-02 Mitsubishi Denki Kabushiki Kaisha Two chamber plasma processing apparatus
US7919005B2 (en) 2005-05-24 2011-04-05 Panasonic Corporation Dry etching method, fine structure formation method, mold and mold fabrication method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5878427A (ja) * 1981-11-05 1983-05-12 Toshiba Corp ドライエツチング方法
JPS5928341A (ja) * 1982-08-10 1984-02-15 Toshiba Corp ドライエツチング方法
JPS61214524A (ja) * 1985-03-18 1986-09-24 エヌ・ベー・フイリツプス・フルーイランペンフアブリケン 半導体デバイスの製造方法
JPS63147323A (ja) * 1986-12-10 1988-06-20 Anelva Corp ドライエツチング装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5878427A (ja) * 1981-11-05 1983-05-12 Toshiba Corp ドライエツチング方法
JPS5928341A (ja) * 1982-08-10 1984-02-15 Toshiba Corp ドライエツチング方法
JPS61214524A (ja) * 1985-03-18 1986-09-24 エヌ・ベー・フイリツプス・フルーイランペンフアブリケン 半導体デバイスの製造方法
JPS63147323A (ja) * 1986-12-10 1988-06-20 Anelva Corp ドライエツチング装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5293846A (en) * 1989-12-11 1994-03-15 Sanshin Kogyo Kabushiki Kaisha Two-cycle engine for an outboard motor
US5487811A (en) * 1990-08-23 1996-01-30 Fujitsu Limited Process for preparation of semiconductor device
US5338398A (en) * 1991-03-28 1994-08-16 Applied Materials, Inc. Tungsten silicide etch process selective to photoresist and oxide
EP0683510A1 (en) 1994-05-20 1995-11-22 Hitachi, Ltd. Method of plasma etching
US6087264A (en) * 1996-05-15 2000-07-11 Samsung Electronics Co., Ltd. Methods for patterning microelectronic structures using chlorine and oxygen
KR100265756B1 (ko) * 1996-05-15 2000-10-02 윤종용 폴리사이드게이트형성방법
US6159811A (en) * 1996-05-15 2000-12-12 Samsung Electronics Co., Ltd. Methods for patterning microelectronic structures using chlorine, oxygen, and fluorine
US6076483A (en) * 1997-03-27 2000-06-20 Mitsubishi Denki Kabushiki Kaisha Plasma processing apparatus using a partition panel
US6167835B1 (en) 1997-03-27 2001-01-02 Mitsubishi Denki Kabushiki Kaisha Two chamber plasma processing apparatus
US7919005B2 (en) 2005-05-24 2011-04-05 Panasonic Corporation Dry etching method, fine structure formation method, mold and mold fabrication method

Similar Documents

Publication Publication Date Title
US4790903A (en) Intermittent etching process
JPS58204538A (ja) 集積回路を含む基板上に金属ケイ化物・ポリシリコン二重層の構造を作る方法
JPH0294520A (ja) ドライエッチング方法
US4479850A (en) Method for etching integrated semiconductor circuits containing double layers consisting of polysilicon and metal silicide
JP3838397B2 (ja) 半導体製造方法
JPS5814507B2 (ja) シリコンを選択的にイオン食刻する方法
US20230217834A1 (en) Etching and Encapsulation Scheme for Magnetic Tunnel Junction Fabrication
US11289342B2 (en) Damage free metal conductor formation
JP2000216148A (ja) ドライエッチングを含むデバイスの製作プロセス
JPH09116149A (ja) 半導体装置のポリサイドゲート形成方法
JPH01194325A (ja) ドライエッチング方法
JPS5987834A (ja) 薄膜形成方法
JP4360065B2 (ja) プラズマ処理方法
JP2603989B2 (ja) 半導体装置の製造方法
JPH06347996A (ja) フォトマスクのドライエッチング方法
JPH0750284A (ja) 半導体物質の非等方性エッチング方法
JPH1050660A (ja) シリコン窒化膜のエッチング方法
JPS59124135A (ja) 反応性イオンエツチング方法
WO2021204291A1 (zh) 半导体结构及其形成方法
JP2006237640A (ja) 半導体製造方法
JPS5846637A (ja) 反応性イオンエツチング方法
JP3352246B2 (ja) 半導体装置及びその製造方法
JPH04157721A (ja) プラズマエッチング方法
JPH03266426A (ja) モリブデンパタンの形成方法
JPH0289310A (ja) シリコン層のエッチング方法