NL8102030A

NL8102030A - Verversings-, foutdetectie- en correctieinrichting voor een gegevens verwerkend stelsel.

Info

Publication number: NL8102030A
Application number: NL8102030A
Authority: NL
Original assignee: Data General Corp
Priority date: 1980-04-25
Filing date: 1981-04-24
Publication date: 1981-11-16
Also published as: CA1165451A; GB2075730B; SE449141B; FR2481487B1; AU6760081A; US4380812A; FR2481487A1; JPH0118459B2; DE3115541C2; AU544356B2; JPS56169300A; DE3115541A1; GB2075730A; SE8102507L

Description

Γ * ^ ^ *· *.s

Verversings-, foutdetectie- en correctieinrichting voor een gegevens verwerkend stelsel.

De uitvinding heeft betrekking op een fourcorrectieinridating met geheugens, die in een gegevens verwerkend stelsel kan worden toegepast en meer in het bijzonder op een foutcorrectieinrichting,

V

j waarvan op doelmatige wijze bij een dynamischf-willekeurig toegankelijk 5 geheugensamenstel (RAM) kan worden gebruikt gemaakt, waarbij de foutdetectie als deel van een geheugenverversingsbewerking wordt uitgevoerd en het eerst inschrijven van de gecorrigeerde gegevens in het geheugen alleen als resultaat van een dergelijke detectie plaatsvindt.

Bij de tot nog toe gebruikelijke stelsels worden dynamische 10 RAM-samenstellen met een foutcorrectiemogelijkgeid toegepast en evenzo met de mogelijkheid om de in het samenstel· opgeslagen informatiebits periodiek te verversen. In elke bitplaats op het halfgeleidoplaatje is digitale informatie in de vorm van een "één" of een "nul" opgeslagen, hetgeen door de aanwezigheid of afwezigheid van een hoeveelheid lading 15 wordt vertolkt, die in het capacitieve element is opgeslagen, waardoor een bit wordt gevormd. Daar er voor een aanwezige lading in verloop van tijd de neiging bestaats om verloren te gaan, is het noodzakelijk om periodiek op elk bitplaat van een rij van een halfgeleidezplaatje de hierin opgeslagen informatie uit te lezen en deze informatie weer 20 in elke bit van de rij terug te schrijven teneinde de lading op zijn' oorspronkelijke waarde te herstellen. Deze bewerking, die een verver-singsbewerking wordt genoemd, brengt met zich mee, dat deze zo vaak moet plaatsvinden, dat de met een nul of een één overeen- • kamende lading op elke bitplaats in de nabijheid van de overgangs-25 8102030 * ...........‘ ..... ......-.....................................................

Ρ t« * 1 \ 2 niveaux moet worden gehouden, waarop de bit was geladen toen de één of nul oorspronkelijk werd ingeschreven.

De verversingsbewerking wordt op een rij van een halfgelei-derblok uitgevoerd door aan dit blok een rijadressignaal en een rij-5 adres-aftastsignaal toe te voeren. Door het aftastsi-gnaal wordt bewerkstelligd dat de in elke kolomplaais langs de geadresseerde rij opgeslagen binaire informatie door versterkers wordt uitgele zen, die met elke kolom zijn verbonden. Door de kolomversterkers wordt de binaire informatie weer terug in de bit van de betreffende geadresseerde 10 3r±j geschreven, welke informatie hetzij uit een één of een nul kan bestaan hetgeen van de waarde afhankelijk is, die oorspronkelijk in de betreffende rij bij elke kolom was opgeslagen.

Elke rij van een halfgeleiderplaatje wordt vervolgens op dezelfde wijze ververst door na elke verversingsbewerking het rijadres 15 met één te verhogen.

Nadat de laatste rij van een halfgeleiderplaatje is ververst, wordt de waarde van het rijadres weer op die van de eerste rij van een halfgeleiderplaatje teruggebracht en wordt het proces van het verversen van de rijen voortgezet. Zoals reeds eerder is opgemerkt 20 wordt de tijdsduur tussen de ; achtereenvolgende verversingsbewerkingen door het totaal aantal rijen Op het halfgeleiderplaatje bepaald en door de snelheid waarmee de opgeslagen lading verloren gaat.

Wanneer er bij de tot nu gebruikelijke stelsels ondanks de verversingsbewerking een fout in een in een geheugen opgeslagen woord 25 voorkwam, werd de aanwezigheid van de fout niet opgemerkt tot aan het moment, dat het bepaalde woord door een opvraageenheid werd opgevraagd, dit wil zeggen door een centrale behandelingseenheid (CPU) of door een ingangs/uitgangs (I/O)-inrichting. Met betrekking tot fouten, die in bitplaatsen van een woord voorkomen, wordt aangenomen dat deze door 30 alphadeeltjes worden veroorzaakt, die zich in de atmosfeer bevinden of in het materiaal, waaruit het RAM-samenstel is geconstrueerd, of misschien in de direct omringende schakelingcomponenten. Alleen op het moment dat een woord uit een geheugen wordt uitgelezen, dat bij een door de opvraageenheid uitgevoerde opvraagprocedure behoort, wordt de 35 aanwezigheid van een fout in dit woord vastgesteld. Indien een dergelijke 8102030

• A

* 3 - \t fout in een opgeslagen woord voorkwam, werd de fout gecorrigeerd voordat het opgeslagen woord aan de opvraageenheid werd toegevoerd, waarbij het gecorrigeerde woord ook aan de geheugen-inschrijfschakelingen werd toegevoerd teneinde dit gecorrigeerde woord weer terug in dezelfde 5 woordplaatsen in te schrijven. Het voorkomen van een fout in een woord wordt normaal bepaald doordat in het geheugen extra contrölebits voor elk woord zijn qpgeslagen, waaruit een fout in het een of andere woord-bit kan worden bepaald. De tot nog toe gebruikelijke stelsels bézitten echter verschillende nadelen.

10 Het eerste nadeel bestaat hieruit dat een woord op een bepaalde plaats in het geheugen gedurende een betrekkelijk lange tijdsperiode niet door de opvraageenheid kan worden opgevraagd, waarbij deze tijdsperiode lang genoeg kan zijn dat in het uitgekozen woord fouten in meer dan een bit kunnen ontstaan. Dit wil zeggen een woord 15 kan misschien wel zolang als een uur niet uit het geheugen worden opgevraagd, waardoor een onnodig hoge waarschijnlijkheid voor een niet meer te corrigeren dubbele bitfout op de betreffende woordplaats wordt gecreëerd voordat er een poging tot correctie wordt ondernomen. De gewoonlijk toegepaste foutcorrectieinrichtingen bezitten de eigenschap, 20 dat deze in staat zijn om fouten te corrigeren, die uit een enkele bit bestaan, doch indien in het woord voor het corrigeren van de eerste bit fouten voorkomen, die uit een meervoudig aantal bits bestaan, zullen de foutcorrectieschakelingen wel de aanwezigheid van meervoudige bit-fouten detecteren, doch niet in staat zijn om deze meervoudige bit-fout-25 toestand te corrigeren, zodat het gegevens verwerkende stelsel op foutieve wijze zal gaan werken.

Een volgend nadeel onstaat door het dikwijls opvragen van een woord uit een geheugen, wanneer de fout uit een zogenaamde "harde" fout bestaat, dit wil zeggen een fout die niet in het geheugen kan wor-30 den gecorrigeerd door het gecorrigeerde woord via de foutcorrectieschakelingen weer terug in dit geheugen te schrijven. Een harde fout kan voorkomen omdat een schakelingcomponent niet goed werkt, of soms door een foutief werkzame bit in het geheugen (bijvoorbeeld een toestand van een bit in een geheugen waarbij deze "nul blijft" of "één 35 blijft"). In het geval dat dikwijls toegang tot het betreffende woord 8102030 \ N ' \ 4 9 Ψ%· met een harde fout wordt gevraagd, zullen de foutcorrectieschakelingen trachten elke maal een correctie in het geheugen uit te voeren, dat toegang tot dit woord wordt gevraagd, waarbij het uitvoeren van een dergelijke correctie echter geen succes zal hebben. Als gevolg hiervan 5 zal wanneer er een harde fout in een woord voorkomt, waarvoor dikwijls toegang wordt gevraagd, een aanzienlijke vertraging in de werking van de machine optreden, en wel vanwege de tijd die voor elke foutcorrectie wordt vereist, die het stelsel tracht uit te voeren.

Volgens de uitvinding wordt er voor zorgedragen, dat elk 10 woord in het geheugen wordt uitgelezen,en dat enkele bit-fouten zo nodig voldoende vaak in alle woorden worden gecorrigeerd, zodat de statistische waarschijnlijkheid van het voorkomen van meer dan een fout in het een of andere woord in het interval tussen achtereenvolgende uitlees- en foutcorrectiebewerkingen tot een te verwaarlozen waarde 15 nadert. Dit wil zeggen dat de plaats van een woord, waarin een fout kan voorkomen, de neiging heeft om slechts te willekeurig op te treden, waarbij er slechts een zeer kleine waarschijnlijkheid bestaat, dat er in het tijdinterval tussen het uitlezen van het woord en indien dit noodzakelijk is een foutcorrectie van de fout in het woord en het 20 volgende uitlezen en indien noodzakelijk de correctie van de fout daarin in het een of andere woord een fout van twee bits zal voorkomen.

Het uitlees- en foutcorrectieproces (dat in het volgend soms een "snuif"- of "snuffel"-bewerking zal worden genoemd) wordt volgens de uitvinding op een voorafbepaald tijdsinterval toegepast, dat een 25 functie van de verversingsperiode en het aantal in het geheugen aanwezige woorden is. De snelheid waarmede hitfouten in het geheugen optreden, bezit een zodanige waarde, dat de waarschijnlijkheid voor het optreden van een niet te corrigeren dubbele bit-(of nog hogere meervoudige bit)-fout in het een of andere woord is te verwaarlozen, 30 die tussen de tijdstippen zou kunnen optreden, dat dit woord wordt besnuffeld. Door het voorafbepaalde tijdinterval wordt een limietwaarde voor de tijdsduur gevormd, die het stelsel voor het corrigeren van een -harde fout in beslag tracht te nemen. Voor de bepaalde uitvoeringsvorm van de bij voorkeur toegepaste, hierachter te beschrijven uitvoerings-35 vorm van de uitvinding bedraagt het interval tussen het besnuffelen 8102030 * ib \ 5 t λ van het een of andere woord in het geheugen twee seconden. Doch hiervoor kan ook van aanzienlijk langere tijdsperioden worden gebruik gemaakt, zoals deze bijvoorbeeld zouden kunnen worden toegepast wanneer exfvan een groter geheugen wordt gebruik gemaakt waarbij er zich slechts 5 een geringe toename in waarschijnlijkheid voor het optreden van een dubbele bitfout of een hogere meervoudige bitfout voordoet.

Dus de correctie van een woord in een geheugen, dat een enkele bitfout vertoont, zal volgens de uitvinding alleen ten uitvoer worden gebracht, wanneer het woord periodiek na een tijdinterval wordt 10 uitgelezen en aan een detectiebewerking voor een fout (een besnuffel-bewerking) wordt onderworpen, dat reeds als de tijdsduur is aangewezen, welke voor het Ives?ersen van de woorden in het geheugen is vereist.

Zoals boven dus is opgemerkt wordt er een limiet aan de tijdsduur gesteld, die met het trachten te corrigeren van een fout in een geheu-15 genwoord verloren gaat ofschoon er een harde enkele bitfout kan zijn, die niet te corrigeren is. Met behulp van de methode volgens de uitvinding wordt een woord, wanneer dit door de opvraageenheid uit het geheugen wordt opgevraagd, gecontroleerd om te bepalen of het wel of geen fout bezit en wordt zonodig gecorrigeerd voordat dit aan de op-20 vraageenheid wordt toegevoerd? doch volgens de uitvinding wordt op dat tijdstip niet getracht de fout te corrigeren, die in dit woord in het geheugen voorkomt. Zoals is eerder is gezegd zal de fout in dit woord vervolgens op het moment worden gedetecteerd, dat dit op selectieve wijze gedurende de tijdsduur uit het geheugen wordt uitgelezen, waar-25 in de besnuffelbewerking van dit woord in het geheugen wordt uitgevoerd. Gedurende de verversingsbewerking worden de in het geheugen opgeslagen woorden achterelkaar op selectieve wijze uitgelezen en vindt het selecteren van fouten daarin (of het besnuffelen) qp nagenoeg hetzelfde moment plaats, dat in een en dezelfde rij waarin dé woorden 30 worden besnuffeld de bit worden ververst. Alle enkele bitfouten worden dan zodanig gecorrigeerd, dat er een periodieke correctie van fouten van alle in het geheugen opgeslagen woorden plaatsvindt. Een kenmerk van de uitvinding bestaat dientengevolge daaruit, dat enkele bitfouten in het geheugen continu gedurend^ververs-ingsbewerking worden gecon-35 troleerd (of gedetecteerd) waarbij er voor een dergelijke detectiebe- 81 0 2 0 3 0 •ί "5 \ 1 .4 6 werking geen extra machinetijd behalve de tijdsduur is vereist, die reeds voor de verversingsbewerking van het dynamische RAM-geheugensa-menstel nodig is. De eventueel noodzakelijke foutcorrectie vindt dan met een vaste frequentie plaats, waarbij zoals boven is besproken een 5 limiet aan de tijdsduur voor het uitvoeren van het foutcorrectieproces wordt gesteld.

Een geheugen dat een aantal dynamische RAM-banken bevat, wordt door een zogenaamde "bankbesturing,,-eenheid bestuurd, waardoor periodiek en achtereenvolgens een verversingssignaal aan elke betreffen-10 de rij van de dynamische RAM-halfgeleiderplaatjes in het geheugen wordt gestuurd. Gedurende de tijdsduur dat het verversingssignaal aan het geheugen wordt toegevoerd, wordt door de bankbesturingseenheid evenzo een uitleessignaal aan slechts een woord van het gehele geheugen toegevoerd. Dit woord wordt door het uitleessignaal uitgelezen en zono-15 dig gecorrigeerd. Dit gecorrigeerde woord wordt weer terug op dezelfde woordplaats in het geheugen gedurende de tijdsperiode geschreven, waarin de bankbesturingseenheid het woord blijft adresseren, dat was uitgelezen.

Meer in het bijzonder moet bij een bepaalde uitvoerings-20 vorm met 16K dynamische RAM-halfgeleiderp laatjes, waarvan op kenmerkende wijze in het geheugen van de uitvinding wordt gebruik gemaakt, volgens de op kenmerkende wijze voor RAM-halfgeleiderplaatjes geldende specificatie elke bit daarvan elke twee milliseconden worden ververst. De bits op de RAM-halfgeleiderplaatjes zijn in 128 rijen 25 en 128 kolommen gerangschikt. Daar het bitopslagelement voor elke bit van het RAM-halfgeleiderplaatje in feite uit een condensator met een beperkte ladingsopslagtij d bestaat, moet de in elke bit opgeslagen lading periodiek zo vaak in elke bitplaats worden hersteld (ververst)j dat de verandering in elke bit tot een w?arde blijft beperkt, waarbij 30 de in elke bitplaats opgeslagen ËEN-of NUL-toestand in de vorm van een qpgeslagen lading blijft behouden. Teneinde de waarde van de la-

HIT

ding in de bit van een RAM te herstellen wordt na alle bits van een geadresseerde rij van alle halfgeleiderplaatjes van het geheugen tegelijkertijd een rijadresaftast-(RAS)signaal toegevoerd. Dit rijadres 35 van het RAS-signaal wordt voor de volgende rij met één verhoogd en dit 81 0 2 0 3 0 Η * » 7 % • -* RAS-signaal wordt elke 15 microseconden herhaald. Daar er op elk RAM-halfgeleiderplaatje 128 rijen voorkomen, wordt elke rij (en elke bit van het halfgeleiderplaatje) elke 1920 yseconden, of ongeveer elke 2 milliseconden ververst.

5 Nadat er een begin met het vaststellen van het RAS-signaal is gemaakt, doch voor het beëindigen van het vaststellen hiervan, wordt een kolomadresaftast-(CAS) signaal aan slechts een kolom van alle half- f geleiderp laatjes toegevoerd, waaruit een geheugenvlak bestaat. Het RAS-signaal en het CAS-signaal overlappen elkaar waarbij door het be-10 vestigen hiervan wordt bewerkstelligd dat de bit wordt uitgelezen, die op de plaatswas opgeslagen welke met het rij- en kolomadres van de aftastsignalen overeenkomen, die aan elk halfgeleiderplaatje van het geheugenvlak zgn toegevoerd. Op kenmerkende wijze bevat een geheugenvlak 39 halfgeleiderplaatjes, waarbij door de desbetreffende bitplaat-15 sen van 32 halfgeleiderplaatjes de bits van een woord worden gevormd en door de hierbij behorende bitplaatsen van de 7 resterende halfgeleiderplaatjes de contrölebits worden gevormd, waarvan in samenhang met de eerstgenoemde 32 bits voor het corrigeren van een fout in de een of andere bit van de 39 bits wordt gebruik gemaakt. Dit wil zeggen 20 dat elk woord in het geheugen uit de bij elkaar behorende bits van elk halfgeleiderplaatje van de genoemde 39 halfgeleiderplaatjes bestaat, en dat door de toevoer van de elkaar overlappende RAS- en CAS-signalen naar elk halfgeleiderplaatje een woord op het uitgekozen kolom- en rij-adres wordt uitgelezen.

25 De uitvinding zal thans aan de hand van de figuren nader worden toegelicht.

Fig. 1 geeft een blokschema van een uitvoeringsvorm volgens de uitvinding weer; de fig. 2 en 3 geven blokschema's van een gedeelte van 30 een tweede uitvoeringsvorm van de uitvinding weer; en fig. 4 geeft een blokschema van een ander gedeelte van de tweede uitvoeringsvorm van de uitvinding weer.

Fig. 1 geeft een blokschema van een uitvoeringsvorm van de uitvinding weer, waaruit de werking is na te gaan. Het dynamische 35 RAM-geheugensamenstel 10 bevat de gebruikelijke RAM-halfgeleiderplaat- 8102030 9 5· v • v4 8 jes, die op kenmerkende wijze uit MOSTEK-halfgeleiderplaatjes van het type MK 4116 bestaan. Elk halfgeleiderplaatje bestaat uit een dynamische RAM van 16.384 x 1 bit die uit 128 rijen en 128 kolommen bits is opgebouwd. Om de uitvinding te illustreren zal er van worden uitgegaan, 5 dat het dynamische RAM-samenstel 10 .uit twee modules bestaat, en wel moduul 0 en moduul 1. Elk moduul bestaat uit 39 dynamische RAM-half-geleiderplaat5es, die zodanig gerangschikt zijn, dat door overeenkomende bitplaatsen op de halfgeleiderplaatj es 32 bits worden gevormd, waaruit de bits van een woord bestaan, en 7 bits, waaruit de controle-10 bits (C bits) bestaan. Het dynamische RAM-samenstel 10 bezit een adresingang, die van een twee op len-multiplexschakeling (MUX) 1 afkomstig is, waarvan de ene adresingang door de opvraageenheid 100 wordt gevormd, die uit een centrale behandelingseenheid of een ingangs/uitgangsinrich-ting kan bestaan. De andere ad^ in gang naar de multiplexschakeling 1 15 wordt door de verversingsadresteller 2 gevormd. Aan de 2:1 MUX 1 wordt een besturingssignaal, het verversingsselectiesignaal (REP SEL) toegevoerd om uit te maken welk adres van deze twee adressen aan het dynamische geheugensamenstel 10 wordt aangeboden.

Het over de leiding 9 aan het dynamische geheugensamenstel 20 10 toegevoerde digitale adressignaal bevat in de vorm van de zeven cijfers van het digitale signaal van de laagste orde een rijadres en in de vorm van de hieropvolgende zeven cijfers van het digitale signaal van de laagste orde een kolomadres, waarbij van de digitale plaats van het adressignaal van de hoogste orde voor het kiezen van de moduul van 25 het dynamische RAM-geheugen 10 wordt gebruik gemaakt, dat in dit geval uit het moduul 0 of het moduul 1 bestaat. Bij andere uitvoeringsvormen van de uitvinding kan van meer dan twee modules worden gebruik gemaakt, dit wil zeggen indien in het geheugensamenstel 10 van acht modules wordt gebruik gemaakt, zullen de bits van de hoogste orde van het adres-30 signaal uit drie bits bestaan, die nodig zijn om 1 moduul uit 8 modules uit te kiezen.

Door de geheugen-klokbesturingseenheid 3 worchn dus de signalen afgegeven, die de toegang tot het dynamische RAM-samenstel 10 door de opvraageenheid 100 alsmede de besnuffelingsschakeling 11 en 35 de foutcorrectieschakeling 12 regelen. Onder de door de geheugen-klok-'1 81 0 2 0 3 0 i * 9 besturingseenheid 3 afgegeven besturingssignalen bevindt zich het ver-versingsselectie (EEF SEL)signaal, dat zoals reeds is gezegd dienst doet om de 2:1 MUX 1 te besturen om uit te maken of hetbaan het dynamische RAM-samenstel 10 toegevoerde adres uit het door de opvraageen-5 heid 100 afgegeven adres of uit het door de besnuffelingsschakeling 11 afgegeven adres mag bestaan. De andere besturingssignalen worden al naar gelang de functie afgegeven, die in het dynamische RAiyhsamenstel 10 moeten worden uitgevoerd. Door de geheugen-klokbesturingseen-heid 3 wordt bijvoorbeeld ook een rijadresaftast(RAS)-signaal afgegeven, 10 alsmede een kolomadresaftast(CAS) signaal, een verversingssignaal en een inschrijfstuur (WE)-signaal. Bovendien wordt door de geheugen-klok-besturingseenheid 3 aan de logische foutcorrectieschakeling 12 een stuursignaal aan een terugschrijfregister 5 afgegeven en een bezet-signaal aan de opvraageenheid 100. Door de opvraageenheid 100 wordt 15 zowel een inschrijf/uitlees (R/W)-signaal als een opvraagsignaal aan de geheugen-klokbesturingseenheid afgegeven.

De geheugen-klokbesturingseenheid 3 wordt hetzij door een opvraagsignaal ui-t de opvraageenheid in werking gesteld, hetzij door een signaal over de ingang 41 uit de verversingsintervalklokgenerator 20 4. Door de verversingsintervalklokgenerator 4 wordt een klokinterval- signaal afgegeven (dit wil zeggen volgens een bepaalde uitvoeringsvorm van de uitvinding wordt hierdoor elke 15 microseconde een klokimpuls af gegeven). Het uitgangssignaal van de klokgenerator 4 doet als een impulsvormig signaal dienst om zowel de geheugenklokbesturingseenheid 25 3 in werking te stellen als de waarde van de verversingsadresteller 2 te verhogen.

Door de in het voorafgaande genoemde multiplexschakeling 1, de verversingsadresteller 2, de geheugen-klokbesturingseenheid 3, en de verversingsinterval-klokgenerator 4 worden de hoofdcomponenten 30 van de besnuffelingsschakeling 11 gevormd.

Een andere gedeelte van de schakelingen van deze uitvoeringsvorm van de uitvinding wordt door de foutcorrectieschakelingen 12 gevormd. Wanneer over de leiding 13 door de 2:1 MOX 1 uit de opvraageenheid 100 het adres is ontvangen, wordt er uit de opvraageen- aan 35 heid 100 evenzo een opvraagsignaal/de geheugen-klokbesturingseenheid 3 81 02 0 3 0 * <4 1° toegevoerd, en wel samen met een signaal over de uitlees/inschrijflei-ding 15, waardoor zoals zal worden aangenomen wordt aangegeven dat door de opvraageenheid wordt verlangd een inschrijbewerking in het geheugen uit te voeren. Door de opvraageenheid wordt evenzo over de 5 gegevensverzamelleiding 16 een uit 32 bits bestaand gegevenswoord aan de logische foutcorrectieschakelingen 12 toegevoerd. De 32 bits van de door de opvraageenheid over de gegevensverzamelleiding 16 afgegeven woordinformatie worden direct in de gegevensingang van het dynamische RAM-samenstel 10 gevoerd. De gegevensverzamelleiding 16 is verder met 10 de C-bit (controlebit) generator 17 verbonden waardoor de 7 "C" bits worden opgewekt, die aan het gegevenswoord worden gehangen en op hetzelfde adres als het gegevenswoord in het geheugensamenstel 10 worden opgeslagen .(Voor een gegevenswoord van 32 bits zijn onder toepassing van enkele foutcorrectie en dubbele foutdetectie 32 gegevens bits 15 en 7 C-bits nodig).

Indien in plaats van het bovenstaande wordt aangenomen dat door de opvraageenheid door middel van een uitleessignaal over de leiding 15 wordt verzocht een gegevenswoord uit het geheugen 10 uit te lezen, zullen over de verzamelleiding 18 uitgangsgegevens worden afge-20 geven, die uit 32 woordgegevensbits bestaan, en over de verzamelleiding 19 7 bits, die uit contrölegegevensbits bestaan. De gegevens op de verzamelleidingen 18 en 19 worden aan de syndroombit (S-bit)-generator 20 toegevoerd, waardoor een uitgangssignaal van 7 bits met 32 verschillende, mogelijke bitmodellen wordt afgegeven om een bepaalde 25 enkele bitfout in het gegevenswoord aan te kunnen geven. Door de S-bit generator 20 wordt nog een ander zevental bitmodellen afgegeven om een bepaalde foutieve controlebit aan te duiden, terwijl door de andere bitmodellen de aanwezigheid van meervoudige bitfouten wordt aangeduid. Er is slechts een model waardoor wordt aangegeven dat er 30 geen fout is geconstateerd.

De 7 bits op de verzamelleiding 21 worden aan de S-bit decodeerschakeling 22 toegevoerd, waardoor weer op zijn uitgangsver-zamelleiding 23 een aanduiding wordt afgegeven, welke bit van de 39 bits in het geheugen fout is. De uitgangsverzamelleiding 23 kan als 35 een bundel van 32 leidingen zijn uitgevoerd, waarvan elk bovendien de 8102030 * ·4 11 mogelijkheid bezit om één bit te inverteren. De signalen op de uitgangs-verzamelleiding 23 van de S-bit decodeerschakeling 22 en de 32 bits van het woord op de verzamelleiding 18 worden als ingangssignalen aan de logische correctieschakeling 24 toegevoerd, die in een betrekke-5 lijk eenvoudige uitvoeringsvorm als een samenstel van "uitsluitend-OF" poorten kan worden uitgevoerd- Door de vanuit de S-bit decodeerschakeling 22 afkomstige decodeerverzamelleiding 23 zal worden aangegeven welke bit, indien een dergelijke bit inderdaad aanwezig is, van de woordbits fout is, waarbij deze fout door de logische correctie-10 schakeling 24 zal worden gecorrigeerd, en het gecorrigeerde gegevens-woord van 32 bits via zijn uitgang op de gegevens verzamelleiding 25 naar de qpvraageenheid 100 zal worden gezonden. De foutdetectie- en correctieschakelingen zijn op de gebruikelijke wijze uitgevoerd en aan de deskundige op dit gebied van de techniek genoegzaam bekend. Een ken-15 merkend stelsel hiervoor is beschreven in het Amerikaanse octrooi-schrift 4.005.405, dat bij wijze van referentie hierin wordt geacht te zijn opgenomen en waarin in detail de componenten van de foutcor-rectieschakelingen 12 zijn beschreven.

Tot nog toe is aangenomen dat er bij een verzoek van de 20 opvraageenheid 100 om het geheugen 10 uit te lezen slechts een enkele bitfout is geconstateerd, die door de correctieschakelingen 12 is de omstandigheid gecorrigeerd. Er wordt hierbij de aandacht op/gevestigd dat er bij het uitlezen van gegevens over de gegevensverzamelleiding 25 naar de opvraageenheid 100 geen terugschrijven in het geheugen over de gege-25 vensverzamelleiding 16 via het terugschrijfregister 5 plaatsvindt, dat door het stuursignaal over de leiding 200 vanuit de geheugen -klokbesturingseenheid 3 wordt bestuurd. Dit wil zeggen bij het uitlezen van een woord door de qpvraageenheid 100 wordt dit uitgelezen woord zonodig gecorrigeerd en aan de qpvraageenheid overgedragen zonder dat 30 hierbij zoals bij de stelsel volgens de stand van de techniek tijd wordt besteed om de gecorrigeerde gegevens weer terug in het geheugen te schrijven.

De werking van de besnuffelingsschakeling 11 kan het gemakkelijkst worden begrepen door eerst het gedeelte van de schakeling 11 35 te beschouwen, dat met de gebruikelijke verversingsschakelingen over- 81 0 2 0 3 0 I·1· ι* 12 eenkomt. Door de verversingsinterval-klokgenerator 4 wordt een reeks impulsen afgegeven, waarvan de periode tussen deze impulsen, zoals eerder is toegelicht door het aantal rijen in elke RAM-schakeling op een halfgeleiderplaatje wordt bepaald en verder door de door de fabri-5 kant aanbevolen tijdsduur tussen de verversingsimpulsijwelke aan de een of andere bepaalde rij van het halfgeleiderplaatje worden toegevoerd. Zoals eerder is vermeld moet elke rij van een halfgeleiderplaatje, dat van het type 4.116 RAM is, ongeveer elke 2 milliseconde worden ververst, waarbij deze tijdsperiode wanneer deze door de 128 rijen 10 van een halfgeleiderplaatje wordt gedeeld een tijdsperiode van 15 yseconde voor de door de verversingsinterval-klokgenerator 4 afgegeven impulsen oplevert. Dit wil zeggen dat door de verversingsinterval-klok-generator 4 elke 15 microseconde een impuls aan de verversingsadres-teller 2 wordt af gegeven om de waarde hiervan met één te verhogen, en 15 evenzo een signaal aan de geheugen-klokbesturingseenheid 3 wordt afgegeven om aan te geven dat door deze geheugen-klokbesturingseenheid bij de volgende beschikbare gelegenheid een verversingscyclus moet worden gegenereerd.

Indien de geheugen-klokbesturingseenheid 3 niet reeds door 20 een verzoek uit de opvraageenheid 100 is bezet, wordt hierdoor als gevolg van een impuls uit de verversingsinterval-klokgenerator 4 een "verversingsselectie" (REF SEL)-uitgangssignaal aan de multiplex-schakeling 1 afgegeven en wordt evenzo een bezetsignaal over de leiding 51 aan de opvraageenheid 100 afgegeven om aan deze opvraageenheid 25 aan te geven, dat er een vertraging zal optreden voordat gegevens uit de opvraageenheid kunnen worden behandeld, dit wil zeggen dat bij een uitleesbewerking toegang tot het geheugen kan worden verkregen of bij een inschrijfbewerking de gegevens worden geaccepteerd. Wanneer er zoals bij de stand van de techniek alleen een verversingsbewerking 30 plaatsjvond, behoefdet. de verversingsadresteller 2 slechts zoveel bits te hebben als er voor het binaire getal nodig zijn, dat met het maximale aantal rijen van de RZiM-halfgeleiderplaatj.es overeenkomt. In het beschouwde geval, zouden er voor de verversingsadresteller, daar er op elk halfgeleiderplaatje slechts 128 rijen voorkomen, slechts 7 bits 35 zijn vereist, indien er alleen een verversingsbewerking zou moeten 8102030 •9 * ' * 13 y" * worden toegepast.

Doch volgens de uitvinding is het ook noodzakelijk om het geheugensamenstel van kolomadresinformatie te voorzien. De verver-singsadresteller 2 bezit daarom 7 extra bits van hogere orde, voor de 5 kolomadressen en 1 extra bit om een onderscheid tussen de modules te kunnen maken. Dit wil zeggen dat het voor de werking van de besnuffe-lingsschakeling 11 gebruikte adres uit een volledig adres bestaat, evenals het uit de opvraageenheid afkomstige adres uit een volledig adres bestaat (het rij- en kolomadres plus de moduulkeuzeinformatie) 10 daar een dergelijk volledig adres is vereist om een bepaald woordt in het dynamische RAM-samenstel te kiezen. Bij het geheugensamenstel volgens fig. 1 bijvoorbeeld worcfen voor het volledige adres 7 extra bits ten behoeve van het kolomadres vereist en slechts 1 extra bit van hogere orde, waardoor hetzij het moduul 0 of het moduul 1 als het uitgeko-15 zen moduul wordt aangegeven, waarin een besnuffel- of uitleesbewerking moet plaatsvinden.

Dit wil zeggen dat bij de inrichting volgens de uitvinding elke maal dat door de geheugen-klokbesturingseenheid 3 om een ver-versingscyclus wordt gevraagd een volledig adres in plaats van alleen 20 een rijadres zoals bij de stand van de techniek, en het dynamische RAM-samenstel wordt toegevoerd. Voor de besnuffelingsbewerking wordt gewenst, dat de dienovereenkomstige rijen van alle RAM-halfgeleider-plaatjes in elk moduul van het geheugensamenstel tegelijkertijd wor-25 den ververst, doch dat slechts een woord uit de ververste rijen van alle modules wordt uitgelezen.

Nadat alle 128 rijen van de halfgeleiderplaatjes zijn afgeteld, wordt de bewerking van de rijen door de adresteller 2 herhaald doch op een andere kolomplaats, omdat het kolomadres met één wordt 30 verhoogd, wanneer alle 128 rijen van de halfgeleiderplaatjes achtereenvolgens zijn geadresseerd. Het achtereenvolgend bewerken van de modules vindt evenzo plaats wanneer de moduulidentificatiebit door de verversingsadresteller 2 met één wordt verhoogd. Nadat het moduul-adres met één is verhoogd, worden de woordplaatsen in het tweede moduul 35 uitgelezen, terwijl zoals eerder is beschreven de rijen van alle halfgeleiderplaatjes in beide modules achtereenvolgens· aan de hand 8102030 14 j' '* van de rijadressen worden ververst.

Het volledige adres uit de verversingsadresteller 2 wordt aan de 2:1 MUX-schakeling 1 toegevoerd. Indien de geheugen-klokbestu-ringseenheid 3 zich in de verversingscyclus bevindt, wordt hierdoor 5 een verversingsselectie (REF SEL)-uitgangssignaal aan de 2:1 MUX-scha-keling 1 toegevoerd, waardoor wordt bewerkstelligd dat het uitgangs-adres op de leiding 9 van de 2:1 MUX-schakeling 1 uit het volledige adres van de verversingsadresteller 2 bestaat. De bit van de hoogste orde van het verversingsadres op de leiding 9 wordt aan de logische 10 moduulselectieschakeling 6 toegevoerd. Uit het schema blijkt, dat de logische moduulselectieschakeling 6 drie ingangen bezit, waarover uit de geheugen-klokbesturingseenheid 3 een RAS-signaal, een CAS- signaal en een inschrijf stuur signaal worden gestuurd, waarbij door deze geheugen-klokbesturingseenheid verder nog een verversingssignaal 15 aan deze schakeling 6 wordt toegevoerd.

Met betrekking tot de betreffende rij van elk RAM-halfge-leiderplaatje in het moduul 0 en het moduul 1 wordt vereist dat hieraan een signaal wordt toegevoerd .dat in staat is om deze rij te verversen. Bovendien wordt verlangd dat een kolom van alle RAM-halfge-20 leiderplaatjes van één van de modules 0 of 1 van het RAM-samenstel evenzo van signalen wordaa voorzien waardoor wordt bewerkstelligd dat het in de uitgekozen rij- en kolomplaats opgeslagen woord uit het ge-heugensamenstel wordt uitgelezen teneinde dit aan de foutcorrectie-schakelingen 12 te kunnen toevoeren, waar het wel of niet aanwezig 25 zijn van een fout in het woord op die bepaalde plaats kan worden vastgesteld. Indien een fout wordt gedetecteerd, wordt door de S-bit decode erschake ling 22 van de foutcorrectie schakelingen 12 over de lei- aan ding 27 een foutsignaal/de geheugen-klokbesturingseenheid 10 afgegeven. Door het optreden van het foutsignaal wordt bewerkstelligd dat de 30 geheugen-klokbesturingseenheid een stuursignaal over de leiding 200 afgeeft, hetgeen tot gevolg heeft dat het gecorrigeerde woord door het terugschrijfregister 5 op de verzamelleiding zal worden geplaatst, en dat door de klokbesturingseenheid het betreffende RAS-signaal en CAS-signaal zal worden opgewekt om het gecorrigeerd woord weer terug 35 in dezelfde geheugenplaats in te schrijven waarop de besnuffelings- 8102030 ->·; ·* v % 15 bewerking is uitgevoerd.

Bij een stelsel waarin de informatie in sterke mate pijp-leidingsgewijs wordt overgedragen en waar een cyclus van de opvraag-eenheid qp het moment aan de gang kan zijn dat door de S-bit decodeer-5 schakeling is geconstateerd dat er in het besnuffelde woord een fout voorkomt, zal de geheugen-klokbesturingseenheid blijven wachten totdat het door de opvraageenheid gevraagde verzoek is uitgevoerd en dan in werking treden om de besnuffelbewerking op het vorige besnuffeladres uit te voeren, waarbij verdere verzoeken van de opvraageenheid 100 tot 10 aan het tijdstip worden geblokkeerd, dat het woord uit het besnuffeladres is uitgelezen, alsmede zonodig is gecorrigeerd en weer terug op de besnuffelde plaats in het geheugen is ingeschreven.

Zoals eerder is opgemerkt, is het gewenst dat de dienovereenkomstige rijen van alle halfgeleiderplaatjes van alle modules in te 15 het dynamische BAM-samenstel 10 /gelijkertijd worden ververst. Uit het blokschema volgens fig. 1 blijkt, dat dit doel wordt bereikt door het verversingsrijadresgedeelte van het door de 2:1 MUX-schakeling 1 over de leiding 9 toegevoerde volledige adres gedurende een ververs^ings-bewerking aan elk halfgeleiderplaatje van de beide modules van het 20 RAM-samenstel 10 toe te voeren. Het verversingssignaal wordt samen met het adres aan de halfgeleiderplaatjes toegevoerd teneinde te bereiken dat het als ingangssignaal aan de logische moduulselectieschakeling 6 toegevoerde rijadresaftast- of RAS-signaal aan alle halfgeleiderplaatjes in elk moduul van het samenstel 10 kan worden toegevoerd. Door de 25 toevoer van het RAS-signaal aan elk halfgeleiderp laatje van beide modules wordt bewerkstelligd dat elke bit in de geadresseerde rij van elk halfgeleiderplaatje wordt ververst doordat voor elke bit opnieuw de "1" of de "0" wordt opgewekt, die oorspronkelijk in de betreffende bitplaats was opgeslagen. Dit wil zeggen dat gedurende een verversings-30 bewerking hetzelfde adres en het RAS-signaal aan alle modules worden toegevoerd doch alleen aan het uitgekozen moduul worden het CAS-signaal en het WE-besturingssignaal toegevoerd, zodat hierdoor alleen in het uitgekozen moduul een in- of uitschrijfbewerking kan plaatsvinden. Gedurende de normale uitlees- of inschrijfbewerkingen worc&n, hoewel 35 hetzelfde adres aan alle modules wordt toegevoerd, het RAS-SIGNAAL, 8102030 r·* ^ _/* ·* 16 het CAS-signaal en het WE-signaal alleen aan het uitgekozen moduul toegevoerd.

An het dynamische RAM-samenstel 10 wordt evenzo het ver-versingskolomadres toegevoerd, doch door de logische moduulselectie-5 schakeling 6 wordt alleen toegestaan dat het adresaftast- of CAS-signaal aan het moduul wordt toegevoerd, waarvan het moduuladres met het mo-duulgedeelte van het op de leiding 9 staande verversingsadres overeenkomt (bij elke toegang tot het geheugen wordt het CAS-signaal alleen aan één moduul toegevoerd). Bij de in fig. 1 geïllustreerde uitvoerings-10 vorm bestaat de moduulselectiebit, daar er slechts twee modules, moduul 0 en moduul 1 zijn, hetzij uit een 1 hetzij uit een 0. Door het kolom-adresaftast-(GAS) signaal wordt bewerkstelligd dat het op het rij- en kolomadres van de geadresseerde moduul opgeslagen woord van 39 bits, zoals eerder is toegelicht, met betrekking tot de 32 gegevensbits over 15 de leiding 18 wordt uitgelezen en met betrekking, tot de 7 C-bits over de leiding 19, zodat er een detectie van een fout in het gegevenswoord en zonodig een correctie kan plaatsvinden.

Onder verwijzing naar de geheugen-klokbesturingseenheid 3, blijkt dat hieruit over de leiding 51 een bezetsignaal aan de opvraag-20 eenheid 100 wordt toegevoerd teneinde een uitlees- of inschrijfverzoek vanuit de opvraageenheid te kunnen vertragen totdat de verversings-cyclus is voltooid. Op dezelfde wijze wordt de verversingscyclus, wanneer er uit de opvraageenheid 100 over de leiding 14 door de geheugen-klokbesturingseenheid 3 een uitlees- of inschrijf verzoek is ontvangen, 25 vertraagd totdat het op de leiding 15 van de opvraageenheid aanwezige uitlees- of inschrijfverzoek is voltooid.

In het geval dat bij het uitlezen in de be snuffelings cyclus wordt bewerkstelligd dat een woord uit de uitgekozen moduul wordt uitgelezen, waarvan is vastgesteld dat een bit hiervan een fout bezit, 30 wordt een foutsignaal over de leiding 27 aan de geheugen-klokbesturingseenheid 3 gezonden, hetgeen tot gevolg heeft dat hierdoor de desbetreffende combinatie van signalen wordt opgewekt om de gecorrigeerde gegevens weer terug in het geheugen in te schrijven (dit wil zeggen er vindt een terugschrijfbewerking plaats). Deze signalen omvatten een RAS-,CAS-, 35 een REF SEL-signaa-1 (om het verversingsmoduuladres te kunnen kiezen), 81 0 2 0 3 0 % t •τ * 17 «J ’ " alsmede een inschrijfstuursignaal (WE) en een stuursignaal naar het terugschrijf register 5. Door het REP SEL-signaal wordt bewerkstelligd dat hetzelfde rij- en kolomadres aan de halfgeleiderplaatjes worden toegevoerd. Door het aan het terugschrijfregister toegevoerde stuur-5 signaal wordt bewerkstelligd dat de gecorrigeerde gegevens op de ver-zamelleiding 16 worden geplaatst, en door het inschrijfstuur-(WE) signaal wordt bewerkstelligd dat de gegevens, indien dit noodzakelijk is, op de bij het adres behorende plaats worden ingeschreven, in plaats van dat deze zoals bij een verversings-toegangsbewerking worden uitge-10 lezen. In het voorgaande is aangenomen dat het adres van het uitgelezen woord niet tot aan het moment is veranderd, dat het weer terugschrijven van het gecorrigeerde woord plaatsvindt, zodat door het REP SEL-signaal hetzelfde rij- en kolomadres wordt gekozen.

Het inschrijfstuur-(WE)-signaal wordt door hetzelfde WE-15 signaal gevormd, dat bij een normale inschrijfbewerking als gevolg van een uit de opvraageenheid 100 afkomstig inschrijf commando wordt opgewekt, waarbij dit WE-signaal in samenhang met het door opvraageenheid af gegeven rij-, kolom- en moduuladres wordt opgewekt samen met het RAS-, CAS-, en moduulselectiesignaal, die alle tot gevolg hebben dat 20 nieuwe informatie in de geheugenplaats wordt ingeschreven, die door het van de opvraageenheid afkomstige rij-, kolom-, en moduuladres is ge-» specificeerd. Wanneer het WE-signaal ontbreekt"wordt door deze signalen bewerkstelligd dat alleen het woord op het uitgekozen adres wordt uitgelezen.

25 In de voorgaande toelichting van de uitvinding zijn de grondbewerkingen voor het corrigeren van fouten door middel van de besnuffelingsmethode uiteengezet. Bij stelsels waarbij van pijpleiding-overdracht van de informatie in het geheugensamenstel wordt gebruik gemaakt, is de uitvoering iets ingewikkelder, doch het bovenbeschreven 30 stelsel grondbewerkingen blijft in hoofdzaak onveranderd. Bij het pijpleidingoverdrachtstelsel blijven de logische verversingsschakelingen in hoofdzaak hetzelfde als die, welke in het bovenstaande zijn besproken, echter met deze uitzondering dat de qpvraag- en besnuffelingsadressen voor een groep of blok woorden in elke moduul zijn bestemd in plaats 35 van een enkel woord in een moduul. Elk blok bestaat hierbij uit vier 8102030 * -¾ V % 18 woorden, die volgens een bepaalde uitvoeringsvorm van de uitvinding achtereenvolgens worden uitgelezen, en wel een woord in elke 110 nanoseconde. De foutcorrectieschakelingen gelijken eveneens veel op de eerder voor een enkel woord besproken schakelingen, behalve dat deze 5 enigszins moeten worden gewijzigd teneinde vier achtereenvolgende woorden van het blok kunnen behandelen, die als een groep door de fout-correctieeenheid worden gevoerd, daar deze woorden in de vorm van blokken in het dynamische RAM-samenstel 10 worden ingeschreven en hier-10 uit worden uitgelezen in plaats van in de vorm van enkele woorden.

De fig. 2 en 3 geven de blokschema's van een banbesturingseenheid 300 weer, waardoor de overdracht van woordblokken tussen een opvraageeriheid en een geheugensamenstel wordt bestuurd, waarin ook het besturen van de besnuffelingsbewerking is inbegrepen. De adres- en 15 gegevenswoorden uit een opvraageenheid 100 worden over dezelfde ver-zamelleiding 116 aan de bankbesturingseenheid 300 toegevoerd. Het gege-venswoord op de leiding 115 wordt aan de 2:1 multiplex-geheugenschake-ling 50 aangeboden, waarvan het uitgangssignaal aan een controlebit-(C-bit) generator 17 wordt toegevoerd. Het uitgangssignaal van dé 2:1 20 multiplex-geheugenschakeling 50 wordt evenzo als een ingangssignaal naar het invoerende inschrijfgegevensregister 110 van 32 bits gevoerd, schrijvenwaarvan de uitgangssignalen aan een in-- te /gegevens-uitgangsverzamel- leiding worden toegevoerd en verder naar de gegevensingangsleiding 109 van het in fig. 4 afgebeelde dynamische RAM-samenstel 10. Het uitgangs-25 signaal op de uitgang 108 van de C-bit generator 17 wordt via een register 111 van 7 bits naar de uitgangsleiding 112 en verder als de bit WD· 32-38 naar de gegevenverzamelleiding van het dynamische RAM-samenstel 10 van fig. 4 gevoerd. De uitgelezen gegevens (RD 0-38) worden uit het geheugen teruggevoerd en aan de S-bit generator 20 aangeboden, 30 waarvan het uit 7 bits bestaande uitgangssignaal op de leiding 23 terecht komt, waardoor de ene ingang van een opslagregister 203 van 39 bits wordt gevormd en waardoor een foutsignaal aan de logische klok-besturingseenheid 3 wordt afgegeven indien er een fout is geconstateerd. Over de andere ingang van het register 203 worden de 32 bits (RD-0-31) 35 uit het geheugen ingevoerd. De 39 bits op de uitgang van het register 203 worden aan de logische correctieschakeling 24 toegevoerd, die de 8102030 «τ'- 19 * logische S-bit decodeerschakeling bevat. De logische correctieschake-ling 24 wordt door middel van een poortketen bestuurd, waaraan het correctiesignaal wordt toegevoerd om op de uitgangsleiding 25 ezjvaxi een gecorrigeerd woord te laten verschijnen indien de toestand van het 5 correctiesignaal zodanig is dat hierdoor wordt aangegeven dat er in het oorspronkelijk uitgelezen woord een fout voorkwam. Bij het ontbreken van een fout wordt een geïnverteerd correctiesignaal aan de poort 40 toegevoerd om te bewerkstelligen dat het uit het geheugen uitgelezen woord direct aan de uitgangsleiding 25 wordt toegevoerd.

10 Door pijpleidingoverdracht van de vier woorden van een blok woorden uit het geheugen wordt de noodzaak van de toepassing van het register 203 geïntroduceerd in het geval dat een correctie is vereist. Wanneer een correctie wordt vereist treedt het geïnverteerde correctiesignaal niet qp en is dennet een open collector uitgevoerde 15 poort 40 niet werkzaam, terwijl anderszins door de bevestigingstoestand van de correctiesignalen wordt bewerkstelligd dat de correctieschake-ling 24 wel werkzaam is. Zowel de poortketen 40 -als de uitgang van de correctieschakeling 24 bestaan uit stuurtrappen met een open collector, zodat hun uitgangen direct met de uitgangsleiding 25 kunnen worden 20 verbonden. Om de gecorrigeerde gegevens weer terug in het geheugen te kunnen schrijven, is de correctieschakeling 24 evenzo als de ene ingang 113 met de 2:1 multiplex-geheugenschakeling 50 verbonden, die ook de functie van het terugschrijfregister 5 van fig. 1 vervult.De 2:1 multiplex-geheugenschakeling 15 kan dus een keuze uit de inschrijfgegevens 25 uit de opvraageenheid qp de leiding 115 of uit de gecorrigeerde gegevens uit het geheugen op de leiding 113 maken, die daarna aan de C-bitgene-rator 17 en daarvandaan weer terug in het geheugen worden gevoerd. Door het 32 bits-register 110 voor de inschrij fgegevens en het 7 bits-regis-ter 111 voor de C-bit gegevens worden tijdelijke geheugens gevormd om 30 deze gegevens weer op het juiste tijdstip terug in het geheugen te kunnen schrijven. Ui de blokschema's van de fig. 2 en 3 blijkt verder dat door de opvraageenheid 100 volgens een tijdsmultiplexmethode over de leiding 116 zowel de adresinformatie als de gegevens worden verschaft, die in het geheugen moeten worden geschreven. Dq&dresinformatie 35 wordt langs een afgetakte leiding 116' van de leiding 116 aan het 8102030 ' \ * ·\ 20 adresregister 59 toegevoerd. Het adresregister 59 bestaat uit een rij-adresregister 51, een kolomadresregister 52 en een moduulselectieregis-ter 53.

Van de 4:1 multiplexschakeling 58' wordt gebruik gemaakt 5 om een keuze tussen enerzijds van de opvraageenheid afkomstige rij- en kolomadressen te kunnen maken, die door het adresregister 59 over de leidingen 51' resp. 51' worden aangeboden, en anderzijds de verver-singsrij- en kolomadressen, die door de verversingsadresteller 2 over de leidingen 202' resp. 201' worden aangeboden. Door het verversings + 10 terugbesturingssignaal wordt hetzij de verversingsadresteller 2 hetzij het opvraagadresregister 59 als de bron voor zowel de rij- als de kolomadressen gekozen. Door de toevoer van het RAS-signaal aan de multiplexschakeling 58' wordt vooreerst bewerkstelligd dat het uitgekozen rijadres en vervolgens het uitgekozen kolomadres achtereenvolgend aan 15 het adresregister 56 worden toegevoerd voordat deze aan het geheugen 10 worden toegevoerd. Door het achtereenvolgend adresseren wordt een vereiste gevormd, daar elk.halfgeleiderplaatje van het geheugen slechts 7 adresleidingen bezit om zowel het rijadres als het kolomadres te. kunnen specificeren. Het halfgeleiderplaatje bezit de mogelijkheid om 20 een onderscheid tussen het rijadres en het kolomadres te kunnen maken, hetgeen op de kloksignaalfunctie van het RAS-signaal en het CAS-signaal is gebaseerd. (In fig. 1 is de multiplexverwerking van de rij- en kolomadressen terwille van de eenvoud niet geïllustreerd, doch de verwerking kan op dezelfde wijze volgens de tijdmultiplexmethode worden 25 uitgevoerd).

Op dezelfde wijze wordt het verversings + terugschrijfbe-sturingssignaal aan de moduulselectie-multiplexschakeling 58 toegevoerd om hetzij het moduuladres van het opvrageradresregister 59 te kunnen kiezen of het moduuladres uit de verversingsadrestel-ler 2. Van drie 30 adresbits op de uitgang van de 2:1 moduulselectie-multiplexschakeling 58 wordt gebruik gemaakt om een moduul uit een groep van acht modules van een geheugensamenstel 10 te kiezen, waarvan zoals in fig. 4 is af-gébeeld volgens een bij voorkeur toegepaste uitvoeringsvorm van de uitvinding kan worden gebruik gemaakt. Deze drie bits worden aan het 35 moduulselectieregister 61 toegevoerd, waar deze met het oog op een te 8102030 A- 4 21 ' « / * vervullen klokfunctie ervan in het geheugen worden bewaard, voordat deze aan de in fig. 4 afgebeelde moduulselectieschakeling 15 worden toegevoerd, waardoor door middel van andere besturingssignalen een van de modules wordt uitgekozen en bekrachtigd om informatie hieruit uit 5 te lezen of hierin in te schrijven.

Fig. 3 geeft in detail de verversingsadresteller 2 weer, die uit de verversingsadresteller 201, alsmede de verversingskolomadres-teller 2 en de verversingsmoduulteller 203 bestaat. De overdraag (CY) uitgang van de verversingsrijadresteller 101 doet als klokingang jQ voor de verversingskolomadresteller 202 dienst, waarvan de overdraag-(CY) uitgang weer als klokingang voor de verversingsmoduulteller 203 dienst doet.

Zoals reeds eerder is opgemerkt worden door de verversings-intervalklokgenerators 4 de intervallen bepaald, waarin het dynamische RAM-geheugensamenstel wordt ververst en besnuffeld. Het uitgangssignaal van de klokgenerator 4 wordt als ingangssignaal aan de logische klok-besturingseenheid 3 toegevoerd om een signaal te verkrijgen om de waarde van de verversingsadresteller 2 te kunnen verhogen. Door de logische klokbesturingseenheid 3 wordt verder nog een groep signalen af gegeven, 2o en wel ieder op zijn eigen betreffende leiding, die aan een besturings-register 60 worden toegevoerd. Deze signalen bestaan uit een rijadres-aftast-(RAS)-signaal, en kolomadresaftast-(CAS)signaal, een invoer-(LD IN)signaal, een uitvoer (LD OUT) signaal, en een verversingssignaal die elk als uitgangssignaal uit het register 60 over zijn eigen lei-25 ding als een besturingssignaal aan het in fig. 4 afgebeelde dynamische RAM-samenstel 10 worden toegevoerd.

Het opvragertussensignaal, waardoor een aanvang met een verzoek om toegang van de opvraageenheid tot de bankbes turings s chake-ling wordt gemaakt, wordt door het BC START-signaal gevormd, dat aan 30 de logische klokbesturingseenheid 3 wordt' toegevoerd. Op deze wijze blijkt, dat de logische klokbesturingseenheid 3 hetzij door een signaal uit de verversingsintervalklokgenerator 4 hetzij door het BC START -signaal uit de opvraageenheid wordt bekrachtigd.

De opvragertussensignalen vanuit de bankbesturingsschake-35 ling na/de opvraageenheid worden door het bankbesturings^bezet- (BC BUSY) 81 02 0 30 0 λ /“ 22 signaal gevormd, alsmede door het bankbesturingsfout—(BC ERROR)signaal, s en door het bankbesturings-gegeventerugvoer-(BC DATA BACK)signaal. Door het BC DATA BACK-signaal wordt aan de opvraageenheid aangegeven, dat de gevraagde gegevens ter beschikking staan en naar de opvraageenheid 5 zullen worden gezonden. Door het BC ERROR-signaal wordt aan de opvraageenheid aangegeven dat er een vertraging van een cyclus zal optreden voordat het volgende woord met de gevraagde gegevens wordt overgezonden omdat er .tengevolge van de corrigeerbewerking een vertraging optreedt, en door het BC BUSY wordt aangegeven, dat door de bankbesturingsschake- 10 ling geen gegevens uit de opvraageenheid kunnen worden geaccepteerd, omdat en wel hetzij/hierdoor een verversingscyclus wordt uitgevoerd hetzij deze bezet is omdat deze een begin met een voorafgaand verzoek heeft gemaakt.

De schakelingen zijn zodanig ontworpen dat wanneer er in 15 een woord gedurende de besnuffelingsbewerking een fout wordt gedetecteerd, in de verwerking een geringe vertraging wordt geïntroduceerd, die vanwege de pijpleidingoverdracht van de informatie in het stelsel is vereist, teneinde de klokbesturingseenheid 3 de gelegenheid te geven om de besturingssignalen te verschaffen, die voor het uitvoeren 20 van een volledige uitlees/gewijzigde inschrijf-bewerking op dezelfde woordplaats is vereist, waarvan in het voorafgaande juist is geconstateerd, dat deze een fout bevat. Gedurende de uitlees/gewijzigde-inschrijf-cyclus wordt het woord, dat in het voorafgaande gedurende de besnuf-felingscyclus is uitgelezen en fout bleek te zijn, weer opnieuw uitge-25 lezen, zcjnodig gecorrigeerd en onmiddellijk weer terug in het geheugen geschreven.

Wanneer een woord als gevolg van een verzoek door de opvraageenheid 100 uit het geheugen wordt uitgelezen en in de bankbe-sturingsschakeling wordt ingevoerd, waarbij een fout wordt gedetecteerd, 30 wordt het woord in de foutcorrectieketens van de bankbesturingsschake-ling gecorrigeerd, doch niet weer terug in het geheugen ingeschreven. Wanneer ditzelfde woord gedurende de besnuffelingscyclus wordt uitgelezen, wordt dit weer Op een fout gecontroleerd en indien een fout - · wordt gedetecteerd, wordt het gecorrigeerde woord wel weer terug in het 35 geheugen ingeschreven.

81 0 2 0 3 0 ' « f 23

Het geheugensamenstel volgens de uitvoeringsvorm van de fig. 2-4 kan in principe als een pijpleidingoverdrachtstelsel worden toegepast, dit wil zeggen een stelsel waarin op elk tijdstip een aantal toegangsbewerkingen in verschillende stadia van voltooiing zijn.

5 In het stelsel kan ook een op blokken gerichte toegangsbewerking worden toegepast, dit wil zeggen hierbij wordt toegang tot een blok van twee of meer achtereenvolgende woorden bijvoorbeeld vier woorden in de bovenbesproken uitvoeringsvorm uitgevoerd, zodat op het tijdstip dat het in feite het laatste woord van een blok op te corrigeren fou-10 ten wordt gecontroleerd, het stelsel reeds definitief met het volgende toegangsverzoek bezig is.

De verversingsbewerking is eveneens zodanig samengesteld, dat deze op dezelfde wijze met pijpleidingoverdracht als de toegangsbewerking functioneert, teneinde een redelijke grootte van de verver-15 singsoverlapping te verkrijgen. Op het moment dat een fout in eeft"be-paald woord is gedetecteerd, maakt een dergelijk woord niet langer deel van de toegangsbewerking uit. Daar de geheugen-halfgeleiderplaatjes zelf dan bij een volgende toegangsbewerking zijn betrokken, kan de oorspronkelijke toegangsbewerking niet met de gecorrigeerde gegevens 20 worden voltooid. Dientengevolge wordt een " vlag” ingesteld om aan te geven dat een fout is gedetecteerd, welke fout in het geheugen moet worden gecorrigeerd. Op een later tijdstip (dat wil zeggen meestal een paar microseconden later) wordt het woord opnieuw uitgelezen, omdat de gegevens, die gecorrigeerd moesten worden, in de tussentijd 25 gewijzigd kunnen zijn, en worden in een bewerking de gecorrigeerde gegevens opgewekt en weer teruggeschreven in het geheugen. Dus door de een of andere verandering in de op de betreffende woordplaats opgeslagen gegevens tussen het tijdstip dat voor het eerst een fout wordt gedetecteerd en het tijdstip dat de fout kan zijn gecorrigeerd, wordt 30 geen andere fout geproduceerd.

Bij een bepaalde uitvoeringsvorm treedt bijvoorbeeld een tijdsduur van 15 microseconden tussen de verversingssignalen op, waarbij voor elke verversingscyclus zoals bij een normale toegangsbewerking 550 nanoseconden zijn vereist. Indien gedurende de besnuffelings-35 · bewerking een fout wordt gedetecteerd, wordt opnieuw gedurende de 8102030 -a» ' 4 24 f j 1 v 15 microseconden tussen de verversingssignalen een toegangsbewerking met betrekking tot het betreffende woord uitgevoerd, waarbij de fout gedurende deze tijd wordt gecorrigeerd. De verversingsadresteller 2 van fig. 1 (of de teller 201 van fig. 3) bevat het adres, waardoor het 5 blok woorden is gespecificeerd, die op het punt staan om te worden besnuffeld, en indien hierbij een fout wordt gevonden, wordt deze fout een paar microseconden later gecorrigeerd. De teller 2 (of de teller 201) wordt niet versteld tot aan het moment juist voor de volgende verversingscyclus. Dit wil zeggen dat het juiste adres op het tijdstip 10 beschikbaar is, dat voor correctiedoeleinden weer toegang tot het gecorrigeerde woord wordt bewerkbestelligd en dit woord weer in het geheugen wordt teruggeschreven.

De besnuffelingsbewerking bestaat in feite uit het uitlezen van één woordplaats, die achtereenvolgens en periodiek aan een toegangs-15 bewerking wordt onderworpen. Het moduulvergelijkingssignaal wordt door een (aan de poort 46 van fig. 4 toegevoerd) verversingssignaal overheerst, zodat ondanks de omstandigheid dat slechts een moduul wordt uitgelezen, alle modules worden bekrachtigd om dat gedeelte van een uitleescyclus uit te voeren, dat voor een verversingsbewerking is vereist. Door de 20 besnuf felingsbewerking wordt dientengevolge een verversingsbewerking bewerkstelligd, die boven een normale uitleesbewerking uitgaat en deze eventueel overheerst. Daar bij de uitvoeringsvorm volgens de fig, 2-4 een blokuitleesfunctie wordt uitgevoerd (dit wil zeggen vier achtereenvolgende woorden worden uitgelezen), wordt één woord uit elk vlak 25 van een moduul met een interval van 110 nanoseconden per woord uitgelezen. Een besnuffelingsbewerking bestaat in feite uit het uitlezen van een woordplaats in elk vlak met intervallen van 110 nanoseconden.

Dus in plaats van alleen een moduul uit te kiezen en alleen dat moduul uit te lezen zoals bij een gebruikelijke uitleesbewerking, wordt ge-30 durende de'besnuffelingsbewerking wel een moduul uitgekozen en uitgelezen, doch wordt een gedeelte van deze besnuffelingsbewerking (waaronder niet het feitelijke uitlezen van de'gegevens valt) evenzo op de halfgeleiderplaatjes van alle andere modules uitgevoerd, omdat door het verversingssignaal in zijn be vestige^vorm de. functie van het 35 verversen van alle rijen wordt uitgevoerd, die met de betreffende rij 81 0 2 0 3 0 ' 4 Λ 25 overeenkomen/ die in het ene moduul wordt uitgelezen dat besnuffeld wordt.

Uit fig. 4 blijkt dat elk moduul vier vlakken 0-3 bevat/ waarbij zoals uit de fig. blijkt de ingangen en uitgangen van de vlakken 5 0 en 2 aan elkaar zijn verbonden en evenzo de ingangen en uitgangen van de vlakken 1 en 3. Uit het schema blijkt verder dat aan elk vlak over de leiding 13 besturingssignalen worden toegevoerd. Dergelijke besturingssignalen worden in volgorde aan de vlakken 14 toegevoerd, waarbij een kloksignaal van 110 nanoseconden over de leiding 121' 10 naar elk register 12 voor het RAS-besturingssignaal wordt toegevoerd en op gelijke wijze naar de andere (niet afgebeelde) registers voor de andere adres- en besturingssignalen. De aan het vlak 0 toegevoerde besturingssignalen en het hieraan toegevoerde adres worden vervolgens 110 nanoseconden later aan een tweede register 12' voor het RAS-bestu-15 ringssignaal en met betrekking tot elk signaal van de andere besturingssignalen en adressignalen aan een soortgelijk tweede register (voor het vlak 1) toegevoerd, enz. totdat elk vlak van de vier vlakken is afgewerkt.

Door het moduulseclectiesignaal 102 uit het in fig. 3 afge-20 beelde gedeelte van de bankbesturingsschakeling 300 wordt aangegeven, welk moduul bestemd is om aan een toegangsbewerking te worden onderworpen. Het moduulselectiesignaal wordt op doelmatige wijze met behulp van besturingssignalen uit de bankbesturingsschakeling (dit wil zeggen het RAS-signaal-,het CAS-signaal-, het LD IN-signaal en het LD OUT-25 signaal) via poortketens toegevoerd. Het verversingssignaal wordt evenzo via poorten met behulp van het RAS-besturingssignaal uit de bankbesturingsschakeling toegevoerd, zodat dit RAS-signaal en slechts alleen dit RAS-signaal aan alle modules wordt toegevoerd wanneer er een bevestigend verversingssignaal optreedt. Het moduulselectievergelijkingssig-30 naai wordt daarna wanneer er een bevestigend verversingssignaal optreedt, overheerst, zodat er een RAS-signaal doch geen CAS-signaal wordt toegevoerd om de verversingsbewerking uit te voeren (waarbij een dergelijke alleen maar verversende bewerking als resultaat geen toevoer van mogelijk aanwezige gegevens zal hebben). De gegevens kunnen via de lei-35 ding 11 uit de moduul worden onttrokken en door een register-multiplex- 81 02 0 3 0 26 ” * t s schakeling 20 naar een stuurtrap 21 worden gevoerd, die door middel van een besturingssignaal uit de LD OUT-besturingsschakeling 22 wordt gestuurd, die weer door de moddulvergelijkingsschakeling wordt bestuurd. Er komen dus geen uit de een of andere moduul uitgelezen uitgangsgege-5 vens RD 0-38 voor, die op zichzelf niet zijn uitgelezen doch alleen zijn ververst. Elke moduul dat wordt uitgelezen wordt niet op de een of andere wijze door het feit gestoord, dat door de verversingsbewerfi king ook de andere modules voor verversingsdoeleinden zijn bekrachtigd.

10 De ingangsleiding voor de uitgelezen gegevens naar de bankbesturingsschakeling (RD 0-38) is met de uitgangsleiding voor de uitgelezen gegevens van de%ieugenmoduul verbonden. De verversingsbewer-king is in hoofdzaak dezelfde hls bij een normale uitleesbewerking» doch met deze uitzondering dat het verversingsbesturingssignaal samen met 15 het moduulselectiesignaal in de bevestigende vorm optreedt. In een eerste gedeelte van de tijdsduur voor de verversingsbewerking omvatten de besturingssignalen het RAS-signaal en het moduulselectiesignaal. terwijl het rijadres over de adresleiding 103 wordt toegevoerd. In het volgende gedeelte van deze tijdsduur worden andere besturingssig-20 nalen (het CAS-signaal en het LD OUT-signaal) toegevoerd, waarbij al deze signalen op afzonderlijke leidingen optreden.

Zoals boven reeds is vermeld is de toevoer van kloksignalen zodanig uitgevoerd, dat de besturingssignalen achtereenvolgens naar elk vlak 0-1 van een moduul worden toegevoerd, dit wil zeggen wanneer 25 de besturingssignalen voor de eerste tijdsperiode aan het vlak 1 worden toegevoerd, worden de besturingssignalen voor de volgende tijdsperiode aan het vlak 0 toegevoerd enz. Omdat de vlakken tenslotte de een na de andere toegankelijk worden gemaakt, worden de uit elk vlak teruggevoerde gegevens in intervallen van 110 nanoseconden teruggevoerd.

30 In fig. 4 is een achtereenvolgende reeks schakelingen of een cascadeschakeling van registers 12 afgebeeld, waardoor het RAS-signaal achtereenvolgens met tussenpozen van 110 nanoseconden aan de vlakken 0-3 van een moduul wordt toegevoerd. Ofschoon dit/ zoals boven reeds is vermeld, niet in fig. 1 is afgebeeld is een dergelijke registercas-35 cade evenzo voor elk besturingssignaal, dit wil zeggen het CAS-signaal, 8102030 27 h -i. a r het LD IN-signaal en het LD OUT-signaal nodig en evenzo voor de aan elk moduul toegevoerde rij- en kolomadressen, waarbij van dergelijke registers wordt gebruik gemaakt om de betreffende signalen achtereenvolgens naar elk vlak te zenden. Aan de moduulselectieketens 15 wordt 5 op elk moduul een ander moduulidentificatiesignaal MOD ID 0-2 toegevoerd, dat aan elke groep moduulselectieketens 15 wordt toegevoerd.

Van het uitvoersignaal ofwel LD OUT-signaal wordt voor het uitlezen van gegevens uit het geheugen gebruik gemaakt, waarbij door dit signaal de register-multiplexschakeling 20 en de stuurtrap 21 10 wordt bestuurd, waardoor de uitgangsgegevens RD op de gegevensverza-melleiding 104 worden geplaatst. De stuurtrap 21 is zodanig uitgevoerd dat wanneer hierdoor geen gegevens op de verzamelleiding 104 worden geplaatst deze zich in de toestand van een hoge impedantie bevindt, zodat een andere stuurtrap van een ander moduul, dat door de uitvoer-15 besturingseenheid 22 door middel van het uitvoersignaal wordt gestuurd als stuurtrap voor de verzamelleiding 104 kan dienst doen.

Van het invoersignaal ofwel LD IN-signaal wordt voor de tussenschakelingen gebruik gemaakt om een stuursignaal naar de registers te zenden, waardoor ingangsgegevens op de leiding 109 worden ge-20 plaatst (een dergelijke vergrendeling is niet specifiek in fig. 4 af geheeld) . Belangrijker is dat van het invoersignaal wordt gebruik gemaakt om het WE-signaal te laten optreden, waardoor gegevens aan het gegevens-ver invoerygrendelregister bij de RAM-geheugens worden overgedragen.

De aan de hand van de fig. 2-4 beschreven uitvoeringsvorm bij 25 kan bijvoorbeeld een stelsel worden toegepast, zoals in de volgende

Amerikaanse octrooiaanvragen is beschreven, die op dezelfde dag als de prioriteitsaanvrage zijn ingediend en de volgend titel hebben: (1) Gegevens verwerkend stelsel, Serial No.

en ingediend door E. Rasala, S. Wallach, C. Alsing, K. Holberger, C.

30 Holland, T. West, J. Guyer, R. Coyle, M. Ziegler en M. Druke; (2) Gegevens verwerkend stelsel met een enkele adresomzet- eenheid, Serial No. en ingediend door S. Wallach, K.

Holberger, S. Staudaner en C. Henry; (3) Gegevens verwerkend stesel waarbij van een hierarchisch 35 geheugensamenstel wordt gébruik gemaakt, Serial No.

81 02 03 0 9* 28

X

O *" V J* en ingediend door W. Wallach, K. Holberger, D. Keating en S. Staudaner; (4) Gegevens verwerkend stelsel met een enkel geheugen-samenstel, Serial Mo. en ingediend door M. Ziegler en M. Druke; 5 (5) Gegevens verwerkend stelsel met een enkel instructie- béhandelingsstelsel, Serial No. en ingediend door K. Holberger, J. Veres, M. Ziegler en C. Henry; (6) Gegevens verwerkend stelsel met een enkel in volgorde werkend microstelsel, Serial No. en ingediend door C.Holland, 10 K. Holberger, D. Epstein, P. Reilly en J. Rosenjen (7) Gegevens verwerkend stelsel met een enkele op instructies aansprekende inrichting, Serial No. en ingediend door C. Holland, S. Wallach en C. Alsing.

Elke bovenvermelde octrooiaanvrage bezit dezelfde beschrij-15 ving, die bij wijze van referentie geacht wordt hierin te zijn opgenomen en waarin een algeheel stelsel is beschreven, waarbij van een geheugen^samenste 1 van het bovenbesproken type wordt gebruik gemaakt.

De stelsels volgens deze octrooiaanvrage bevatten specifieke logische schakelingen ter verwezenlijking voor het hierin toegepaste geheugen-20 samenstel, welke logische schakelingen nog des te nadrukkelijker bij wijze van referentie in deze beschrijving geacht worden te zijn opgenomen.

81 02 0 3 0

Claims

1. Gegevens verwerkend stelsel met een geheugen dat binaire woorden bevat, die elk uit een aantal bits bestaan, met het kenmerk, dat dit van verversingsmiddelen is voorzien om periodiek 5 tijdens een uitgekozen verversingstijdsinterval de bits van elk opgeslagen woord te verversen; alsmede van foutdetectiemiddelen om een fout te detecteren, die in minstens een binaire bit van elk opgeslagen woord kan voorkomen, waarbij het detecteren hiervan tijdens nagenoeg dezelfde tijdsduur als het verversen van elk genoemd opgeslagen woord 10 wordt uitgevoerd; van foutcorrectiemiddelen, die op het detecteren van fouten in een dergelijk opgeslagen woord aanspreken om deze fouten te corrigeren wanneer deze fouten gedurende de verversingsbewerking zijn gedetecteerd; en van middelen om de genoemde gecorrigeerde woorden weer terug in het geheugen in te schrijven.

2. Gegevens verwerkend stelsel volgens conclusie 1, met het kenmerk, dat de genoemde foutdetectiemiddelen zodanig zijn uitgevoerd dat deze in staat zijn om nagenoeg tijdens dezelfde tijdsduur, dat door een opvraageenheid toegang tot een opgeslagen woord wordt verzocht een fout in minstens een binaire bit van dit opgeslagen 20 woord te detecteren; alsmede dat de genoemde foutcorrectiemiddelen verder zodanig zijn uitgevoerd dat deze in staat zijn om een fout in een opgeslagen woord te corrigeren, waarvoor toegang is verzocht; en dat het stelsel van middelen is voorzien om het gecorrigeerde woord aan de genoemde opvraageenheid toe te sturen, waarbij het niet gecor-25 rigeerde woord in het geheugen blijft totdat dit bij een volgende verversingsbewerking wordt gecorrigeerd.

3. Gegevens verwerkend stelsel volgens conclusie 1 of 2, met het kenmerk, dat het geheugen uit een aantal geheugenmodules bestaat, waarin de genoemde woorden zijn opgeslagen, en waarvan de binaire 30 bits zich weer op plaatsen in elk geheugenmoduul bevinden die door het kiezen van rijen en kolommen kunnen worden bepaald; en dat de genoemde verversingsmiddelen verder een moduulselectieorgaan bevatten om gedu. rende een verversingsbewerking een moduulselectiesignaal af te geven om een gespecificeerd geheugenmoduul uit te kiezen waarin een woord 35 moet wordën ververst; alsmede een rijselectieorgaan om gedurende een 8102030 a- *> * c·' & verversingsbewerking aan alle genoemde geheugenmodules een rijselectie-signaal toe te sturen, waardoor een gespecificeerde rij in elke moduul wordt geïdentificeerd; en een kolomselectieorgaan om gedurende een verversingsbewerking een kolomadresselectiesignaal aan slechts een ' 5 gespecificeerd moduul toe te sturen, dat voor de genoemde verversingsbewerking is uitgekozen, en waarbij door dit signaal een gespecificeerde kolom in de genoemde uitgekozen moduul wordt geïdentificeerd.

4. Gegevens verwerkend stelsel volgens conclusie 3, met het kenmerk, dat het genoemde kolomadresselectiesignaal door het 10 genoemde kolomselectieorgaan alleen aan het door het genoemde moduul-selectiesignaal gespecificeerde moduul wordt toegestuurd, wanneer door een opvraageenheid wordt verzocht dat een woord uit het geheugen wordt uitgelezen of hierin wordt ingeschreven} en dat het genoemde rijadres-selectiesignaal door het genoemde rijselectieorgaan alleen naar de door 15 het genoemde moduulselectiesignaal gespecificeerde moduul wordt toegestuurd wanneer door een opvraageenheid wordt verzocht dat een woord uit het geheugen wordt uitgelezen of hierin wordt ingeschreven.

5. Gegevens verwerkend stelsel volgens conclusie 4, met het kenmerk-, dat dit verder middelen bevat om een inschrijfstuur-20 signaal alleen naar de door het genoemde moduulselectiesignaal gespecificeerde moduul toe te sturen wanneer een gecorrigeerd woord gedurende een verversingsbewerking weer terug in het geheugen wordt geschreven of wanneer door een opvraageenheid wordt verzocht om een woord in dit geheugen in te schrijven.

6. Gegevens verwerkend stelsel volgens conclusie 5, met het kenmerk, dat elk geheugenmoduul middelen bevat om tijdens een verversingsbewerking een bezetsignaal met betrekking tot de in het genoemde moduul opgeslagen woorden uit te zenden, teneinde te voorkomen dat een opvraageenheid gedurende deze verversingsbewerking toegang-30 tot de genoemde moduul krijgt.

7. Gegevens verwerkend stelsel in hoofdzaak zoals in de beschrijving beschreven en/of afgeheeld in de figuren. * 81 0 2 0 3 0