NL8001310A - METHOD FOR PASSIVATING AN ORGAN WITH AN INTEGRATED CHAIN. - Google Patents

METHOD FOR PASSIVATING AN ORGAN WITH AN INTEGRATED CHAIN. Download PDF

Info

Publication number
NL8001310A
NL8001310A NL8001310A NL8001310A NL8001310A NL 8001310 A NL8001310 A NL 8001310A NL 8001310 A NL8001310 A NL 8001310A NL 8001310 A NL8001310 A NL 8001310A NL 8001310 A NL8001310 A NL 8001310A
Authority
NL
Netherlands
Prior art keywords
layer
psg
glass layer
phosphorus
phosphorsilicate
Prior art date
Application number
NL8001310A
Other languages
Dutch (nl)
Original Assignee
Rca Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rca Corp filed Critical Rca Corp
Publication of NL8001310A publication Critical patent/NL8001310A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76819—Smoothing of the dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

*4 ♦ % Λ ΪΓν. Hr. 8Τ* 4 ♦% Λ ΪΓν. Hr. 8Τ

Titel: Werkwijze voor het passiveren van een orgaan met een geïntegreerde keten.Title: Method for passivating an organ with an integrated chain.

De uitvinding heeft betrekking op een samengesteld halfgelei-derorgaan, dat een laag Si^H^ bevat, die onder een fosforsilicaatglas (PSG)-laag ligt en op de werkwijze voor het vervaardigen van een dergelijk orgaan.The invention relates to a composite semiconductor device containing a layer of Si 2 H 2 which is under a phosphor silicate glass (PSG) layer and to the method of manufacturing such a device.

5 Het gebruik van een PSG-laag, die gedurende de vervaardiging van halfgeleiderorganen over het oppervlak van een halfgeleideronder-laag kan vloeien zowel voorafgaande als nadat contactopeningen naar de onderliggende, gestimuleerde halfgeleidergebieden, zijn gevormd, is reeds een aantal jaren bekend op het gebied van de halfgeleider-10 industrie. Dergelijke gestimuleerde, geprofileerde glaslagen worden gewoonlijk aangeduid als "hervloeilagen" of ,rhervloeiglas", op grond van de werkwijze, gebruikt bij het vormen van dergelijke lagen en nadat dergelijke lagen zijn gevormd. In het algemeen is het tot nu toe gebruikte hervloeiglas gestimuleerd met 7-10 gew.% fosfor. Een der-15 gelijk glas wordt in het algemeen afgezet op het oppervlak van de onderlaag door chemisch opdampen, en kan over het Oppervlak van de onderlaag vloeien in een oven, verwarmd tot 1050°C-1075°0, in welke oven fosfor-oxychloride (POCl^)-damp wordt gespoten. Gedurende het vloeien, vloeit het glas en zakt het in lege holten van de onderlaag voor het 20 afvlakken van het oppervlakteprofiel en afronden van plotselinge opper-vlaktetopologiën»;The use of a PSG layer, which can flow over the surface of a semiconductor substrate during semiconductor device manufacture both before and after contact openings are formed to the underlying stimulated semiconductor regions, has been known for a number of years in the field of the semiconductor-10 industry. Such stimulated, profiled glass layers are commonly referred to as "reflow layers" or "reflow glass", according to the method used in forming such layers and after such layers have been formed. -10 wt% phosphorus Such a glass is generally deposited on the surface of the substrate by chemical vapor deposition, and can flow over the Surface of the substrate in an oven heated to 1050 ° C-1075 ° C , into which furnace phosphorus oxychloride (POCl 2) vapor is injected During the flow, the glass flows and sinks into empty voids of the substrate for smoothing the surface profile and finalizing sudden surface topologies.

Als gevolg van de blootstelling aan het PQCl^, is de buitenlaag van het glas in het algemeen zeer rijk aan fosfor. Tot nu toe wordt de fosforrijke buitenlaag in het algemeen verwijderd door het 25 etsen of door het in kokend water plaatsen van de onderlaag.Due to the exposure to the PQCl2, the outer layer of the glass is generally very rich in phosphorus. Heretofore, the phosphorus-rich outer layer has generally been removed by etching or by placing the bottom layer in boiling water.

Ha het vloeien wordt in het algemeen een lichtbestendige laag aangebracht over het oppervlak van het glas. De lichtbestendige laag wordt dan begrensd en het glas geëtst voor het vormen van de contactopeningen met als gevolg steile wanden, voorzien van scherpe ran-30 den aan het bcrvenoppervlak daarvan. Voor het opheffen van de scherpe randen, wordt een tweede vloeien (hervloeien) tot stand gebracht voor het afvlakken van de scherpe randen en afronden van de steile wanden opdat een metaal, dat is afgezet op het oppervlak van de onderlaag.After flowing, a light-resistant layer is generally applied over the surface of the glass. The light-resistant layer is then limited and the glass etched to form the contact openings, resulting in steep walls, provided with sharp edges on the surface of the same. To remove the sharp edges, a second flow (reflow) is accomplished to flatten the sharp edges and round the steep walls so that a metal is deposited on the surface of the substrate.

non 1.7 1 n -2- over gladde profielen ligt i.p.v. scherpe randen. Het doen hervloeien wordt gewoonlijk tot stand gebracht in een niet oxyderende atmosfeer, zoals stikstof, hij temperaturen tussen 1050°C en 1100°C gedurende een tijd tussen 1 en 10 minuten. Hogere temperaturen en/of langere tijdvak-5 ken zijn nodig voor het op juiste wijze doen vloeien van PSG-lagen met een lager fosforgehalte.non 1.7 1 n -2- over smooth profiles instead of sharp edges. Reflowing is usually accomplished in a non-oxidizing atmosphere, such as nitrogen, at temperatures between 1050 ° C and 1100 ° C for a time between 1 and 10 minutes. Higher temperatures and / or longer periods of time are required for proper flow of PSG layers with a lower phosphorus content.

Veimoed wordt, dat bepaalde soorten aluminiumcorrosie, die moeilijkheden tot gevolg hebben met betrekking tot de langdurige betrouwbaarheid van geïntegreerde ketenorganen met aluminiummetallisering, 10 worden veroorzaakt door fosforzuur, gevormd door opgelost fosforoxyde in gecondenseerde waterdamp. Dienovereenkomstig is het gewenst de fos-forstimuleerconcentratie in de PSG-lagen te verminderen tot beneden 72».It is also believed that certain types of aluminum corrosion, which result in difficulties with regard to the long-term reliability of integrated circuit members with aluminum metallization, are caused by phosphoric acid formed by dissolved phosphorus oxide in condensed water vapor. Accordingly, it is desirable to reduce the phosphorus stimulating concentration in the PSG layers to below 72%.

Tot nu toe echter verschaft een vermindering, van de fosforstimuleer-concentratie tot beneden Ί% geen goede topologische profilering, cmdat 15 de PSG-laag of "füm” niet goed vloeit.However, heretofore, a reduction of the phosphorus stimulating concentration below Ί% does not provide good topological profiling because the PSG layer or "fum" does not flow well.

Het is echter bekend, dat PSG-films vloeiender worden bij aanwezigheid van waterdamp. Het is tot nu toe echter niet mogelijk stoom te gebruiken cm te helpen bij het doen hervloeien van de PSG-film, omdat de contactoppervlakken gedurende het hervloeien blootliggen en 20 stoom een uitgebreide heroxydatie zout. veroorzaken van de siliciumonder-laag, die door de contactopeningen blootligt. Bovendien kan waterdamp, dat door het gestimuleerde glas dringt of het sillciumdioxyde-silicium-tussenvlak bereikt in het gebied van een MOS-kanaal of veldgebied, tussen-vlaktoestanden opwekken, die moeilijk uit het orgaan zijn te zuiveren.However, it is known that PSG films become smoother in the presence of water vapor. However, it has hitherto not been possible to use steam to aid reflowing of the PSG film because the contact surfaces are exposed during reflow and steam is an extensive reoxidation salt. causing the silicon underlayer to be exposed through the contact openings. In addition, water vapor which penetrates through the stimulated glass or reaches the silicon dioxide-silicon interface in the region of a MOS channel or field region can generate intermediate states that are difficult to purify from the organ.

25 Dienovereenkomstig is een werkwijze gewenst voor het gebruikmaken van PSG-films, waarbij het gewicht sper cent age fosfor minder is dan J%.Accordingly, a method of using PSG films is desired, wherein the weight percent age phosphor is less than J%.

De uitvinding heeft betrekking op een werkwijze voor het verschaffen van PSG-films met minder dan 7 gew.$ fosfor. De werkwijze kan ook worden gebruikt bij het laten vloeien van PSG-lagen met meer dan 1% 30 fosfor, welk vloeien echter bij lagere temperaturen tot stand wordt gebracht. Overeenkomstig de uitvinding, wordt een siliciumnitridelaag afgezet op het oppervlak van de half geleider onderlaag voorafgaande aan het afzetten van de PSG-film. De siliciumnitridelaag geeft een ondoordringbare wering tegen stoom, en voorkomt de oxydatie van de onder-35 liggende halfgeleidergebieden. Dienovereenkomstig kan een PSG-film 800 1 3 10 f 5 -3- met een fosforgehalte van minder dan T gew. $, worden aangebracht over het oppervlak van de siHciumnitridelaag, en met behulp van stoaa tot vloeien gebracht zonder dat waterdamp kan doordringen naar het silicium-siliciumdioxydetussenvlak. De vorming van nadelige oppervlaktetoestanden 5 en het axyderen van het blootliggende silicium,, wordt dus voorkomen.The invention relates to a method of providing PSG films with less than 7 wt.% Phosphorus. The method can also be used in flowing PSG layers with more than 1% phosphorus, which flow, however, is accomplished at lower temperatures. In accordance with the invention, a silicon nitride layer is deposited on the surface of the semiconductor substrate before depositing the PSG film. The silicon nitride layer provides impermeable resistance to steam and prevents oxidation of the underlying semiconductor regions. Accordingly, a PSG film 800 1 3 10 f 5 -3- with a phosphorus content of less than T wt. $, are applied over the surface of the silicon nitride layer, and flown with the aid of stoaa without water vapor being able to penetrate to the silicon-silicon dioxide interface. The formation of adverse surface conditions and the oxidation of the exposed silicon is thus prevented.

Naast de hiervoorvermelde voordelen, hebben de resultaten van onderzoekingen aangetoond, dat een bijkomend synergistisch voordeel van het aanbrengen van een siliciumnitridefilm onder de PSG-film, samenhangt met het feit, dat PSG-films de neiging hebben fouten te bezitten, 10 die leiden tot kortsluitingen tussen de aluminiummetallisering daaroverheen, en de onderliggende onderlaag. De siliciumnitridefilm, die onder de PSG-film ligt, voorkomt het optreden van dergelijke kortsluitingen.In addition to the aforementioned advantages, the results of studies have shown that an additional synergistic advantage of applying a silicon nitride film under the PSG film is related to the fact that PSG films tend to have short-circuiting errors between the aluminum metallization over it, and the underlying substrate. The silicon nitride film, which lies under the PSG film, prevents the occurrence of such short circuits.

Een ander- synergistisch voordeel, dat is waargenomen, is, dat stoom het buitenoppervlak van de PSG-film loogt, waardoor het fosforgehalte 15 wordt verminderd en de mogelijkheid van een corrosiemoeilijkheid verder wordt verkleind.Another synergistic advantage that has been observed is that steam leaches the outer surface of the PSG film, thereby reducing the phosphorus content and further reducing the possibility of a corrosion difficulty.

De uitvinding wordt nader toegelicht aan de hand van de tekening waarin: fig. 1 een dwarsdoorsnede is van het onderhavige orgaan met een ge-20 integreerde keten; de fig. 2-5 dwarsdoorsneden zijn voor het verduidelijken van de vervaardiging van het orgaan van fig. 1.The invention is further elucidated with reference to the drawing, in which: Fig. 1 is a cross section of the present member with an integrated circuit; Figures 2-5 are cross-sectional views for explaining the manufacture of the member of Figure 1.

Onder verwijzing naar fig. 1, is een gedeelte van een constructie 10 met een geïntegreerde keten weergegeven. Het gedeelte 10 omvat 25 een geïsoleerde transistor met poortveldwerking (IGFET) 12 in de vorm van een halfgeleider uit metaaloxyde (MOS), vervaardigd overeenkomstig de onderhavige werkwijze. De IGFET 12 omvat een lichaam uit een half-geleidermateriaal lb9 dat bij de onderhavige voorkeursuitvoeringsvorm bestaat uit N-silicium. In het lichaam 1¼ is een P+-bron: 16 gevormd, 30 evenals een P+-afvoer 18, die zich beide uitstrekken naar een oppervlak 20 van het lichaam lk. Een kanaalisólator 22 is gevormd op het oppervlak 20 en strekt zich uit tussen de bron 16 en de afvoer 18.Referring to FIG. 1, a portion of an integrated circuit construction 10 is shown. The section 10 includes an insulated gate field transistor (IGFET) 12 in the form of a metal oxide semiconductor (MOS) manufactured in accordance with the present method. The IGFET 12 includes a semiconductor material body lb9 which in the present preferred embodiment is composed of N-silicon. In the body 1¼ a P + source: 16 is formed, as well as a P + outlet 18, both of which extend to a surface 20 of the body 1k. A channel insulator 22 is formed on the surface 20 and extends between the source 16 and the drain 18.

Bij de onderhavige voorkeursuitvceringsvorm, omvat de kanaalisolator 22 siliciumdioxyde, en wordt hierna het kanaaloxyde 22 genoemd. Andere 35 materialen dan siliciumdioxyde of samenstellingen, zoals een samen- 80 013 1Λ -listening van siliciumnitride en siliciuadioxyde, kunnen echter ook worden gebruikt als. de kanaalisolator. Het kanaaloxyde 22 ligt over het kanaalgebied 2hy dat zich uitstrekt vanaf de bron l6 naar de afvoer 18. Andere oxydegebieden 26 liggen over het oppervlak. 20 in het "veld-5 gebied" van het orgaan 12.In the present preferred embodiment, the channel insulator 22 comprises silicon dioxide, hereinafter referred to as the channel oxide 22. However, materials other than silicon dioxide or compositions, such as a combination of silicon nitride and silica, may also be used as. the channel insulator. Channel oxide 22 overlies channel region 2hy which extends from source 16 to drain 18. Other oxide regions 26 overlie the surface. 20 in the "field-5 region" of the member 12.

Zoals in de beschrijving gebruikt, betekent de uitdrukking "veld-gebied" het gebied van de geïntegreerde keten 10 buiten het gebied, waar'de IGFET 12 is gevormd, en de uitdrukking "actief gebied" het gebied Tan de geïntegreerde keten 10, waarin de IGFET 12 is gevormd.As used herein, the term "field region" means the region of the integrated circuit 10 outside the region where IGFET 12 is formed, and the term "active region" means the region of integrated circuit 10, in which the IGFET 12 has been formed.

10 De uitdrukking "actief gebied" is ook bedoeld’ de contactgebieden te eraratten voor elk niet-MOS-orgaan, opgenemen op de geïntegreerde keten.10 The term "active area" is also intended to honor the contact areas for each non-MOS organ, included on the integrated chain.

Over het kanaaloxyde 22 heen ligt een metaalpoort 28, die bestaat uit aluminium bij de onderhavige voorkeursuitvoeringsvorm, maar 15 die andere metalen of metalliseerstelsels kan omvatten, zoals "trimetaal", d.w.z. titaan, platina en goud. Over het veldaxyde 26 ligt een samengestelde laag, bestaande uit een laag siliciumnitride 30 met een daarop gevormde laag fosforsilicaatglas (PSG) 32.Over the channel oxide 22 is a metal port 28, which is aluminum in the present preferred embodiment, but which may include other metals or metallization systems, such as "trimetal," i.e., titanium, platinum, and gold. Over the field aaxide 26 is a composite layer, consisting of a layer of silicon nitride 30 with a layer of phosphorsilicate glass (PSG) 32 formed thereon.

Metalen verbindingen 3^, die bij de onderhavige voorkeur suit-20 voeringsvorm bestaan uit aluminium, liggen over de PSG-laag 32 heen.Metal compounds 31, which in the present preferred suit liner form aluminum, overlie the PSG layer 32.

De PSG-laag 32 heeft glad geprofileerde randen 36 in vergelijking met de scherpe randen 38 van de daaronder liggende siliciumnitridelaag 30. Dienovereenkomstig zijn de metalen verbindingen 3^ aangebracht over de glas geprofileerde topologiën van de PSG-laag 32 in plaats van 25 over de plotselinge trappen van de siliciumnitridelaag 30. Tenslotte bedekt een dikke beschermende oxydelaag h0, die ongeveer 0,6/na dik kan zijn, en die is voorzien van daarin gevormde verbindingsplatope-ningen b2, het oppervlak van de geïntegreerde keten 10.The PSG layer 32 has smoothly profiled edges 36 compared to the sharp edges 38 of the underlying silicon nitride layer 30. Accordingly, the metal joints 3 ^ are applied over the glass profiled topologies of the PSG layer 32 instead of 25 over the sudden stages of the silicon nitride layer 30. Finally, a thick protective oxide layer h0, which may be about 0.6 / na thick, and provided with bonding plateaus b2 formed therein, covers the surface of the integrated circuit 10.

De fig. 2-5 tonen de voorkeursuitvoeringsvorm van de onderhavige 30 vervaardigingswerkwijze. Gemakshalve tonen de doorsneden in de fig.Figures 2-5 show the preferred embodiment of the present manufacturing method. For convenience, the cross-sections in the fig.

2-5 alleen de gedaante in het vlak van de doorsnede.2-5 only the shape in the plane of the cross-section.

Bij de onderhavige voorkeursuitvoeringsvorm, begint de werkwijze met een halfgeleiderlichaam lU uit (100) silicium, voorzien van een ΓΓ- geleidbaarheid, waarin een P+~bron 16 en een P+-afvoer 18 door een 35 willekeurige algemene bekende werkwijze op het gebied van de halfge- 800 1 3 1 0 f .4 -5- leiders zijn gevozmd. Een oxyde kan b.v. thermisch zijn gegroeid op het oppervlak 20 van het lichaam ib-, velk oxyde dan kan vorden voorzien van een daarop aangehrachte lichtbestendige laag. De lichtbestendige laag kan dan vorden bepaald en ontwikkeld., en gebruikt als een etsmas-5 keringvaor het van het oppervlak 20 verwijderen van vrij liggende, gedeelten van de oxydelaag. De oxydelaag kan dan vorden gebruikt als een diffusiemasker bij een gebruikelijke diffusieverkvijze. Daarna kan het oxyde vorden afgestroopt, en kan een nieuve laag oxyde 26 thermisch tot- groeien vorden gebracht op het oppervlak 20 voor het verkrijgen.In the present preferred embodiment, the method starts with a semiconductor body 1U of (100) silicon, provided with a ΓΓ-conductivity, in which a P + source 16 and a P + drain 18 by any well known semiconductor method. - 800 1 3 1 0 f .4 -5- leaders are formed. An oxide can e.g. have grown thermally on the surface 20 of the body, each oxide may then be provided with a light-resistant layer applied thereto. The lightfast layer can then be determined and developed, and used as an etching mask to remove exposed portions of the oxide layer from the surface. The oxide layer can then be used as a diffusion mask in a conventional diffusion method. Thereafter, the oxide can be stripped off, and a new layer of oxide 26 can be thermally grown on the surface 20 to obtain.

10 van de· in fig. 2' veergegeven constructie.10 of the construction shown in FIG. 2 '.

Onder het thans verwijzen naar fig. 3, worden contactopeningen 2*1, 23 bepaald en gevormd in de oxydelaag 26 boven de bron 16 en de afvoer 18. De vorming van. de contactopeningen 21, 23 scheidt het gedeelte van de oxydelaag 26 tussen de bron 16 en de afvoer 18, van 15 de overige gedeelten van de oxydelaag 26. Dienovereenkomstig wordt hierna het gedeelte van de oxydelaag 26 tussen de bron l6 en de afvoer 18 aangeduid als het kanaaloxyde 22, waarbij de overige gedeelten van de oxydelaag 26 vorden aangeduid als het veldoxyde.Referring now to FIG. 3, contact openings 2 * 1, 23 are defined and formed in the oxide layer 26 above the source 16 and the drain 18. The formation of. the contact openings 21, 23 separate the portion of the oxide layer 26 between the source 16 and the drain 18 from the remaining portions of the oxide layer 26. Accordingly, hereinafter the portion of the oxide layer 26 between the source 16 and the drain 18 is referred to as the channel oxide 22, the remaining portions of the oxide layer 26 being referred to as the field oxide.

Vervolgens- wórdt, de siliciumnitride (Si^ï^-laag 30 afgezet over het 20 oppervlak van de gedeeltelijk gevormde constructie 10. De silicium-nitridelaag 30 kan op elke gewenste wijze vorden afgezet, 'zoals door de reactie van silaan en ammoniak, die plaatsvindt bij ongeveer 800°C. “Then, the silicon nitride (Si 2 3 layer 30 is deposited over the surface of the partially formed structure 10. The silicon nitride layer 30 can be deposited in any desired manner, such as by the reaction of silane and ammonia, which takes place at about 800 ° C. "

De reactie wordt voortgezet totdat de siliciumnitridelaag 30 een dikte heeft van ongeveer 60 nm.De siliciumnitridelaag 30 verschaft 25 een ondoordringbare vering op het oppervlak van de geïntegreerde keten 10, hetgeen de oxydatie voorkomt van de bron- en afvoergebieden l6, 18, die varen blootgelegd tijdens, het vormen van de contactopeningen 21, 23. Zoals duidelijk is, vorden de gedeelten van de siliciumnitridelaag 30, welke gedeelten over de veldgebieden heen liggen van de ge-30 integreerde keten 10, niet verwijderd opdat de geïntegreerde keten 10 is voorzien van een hermetische afdichting over het oppervlak daarvan.The reaction is continued until the silicon nitride layer 30 has a thickness of about 60 nm. The silicon nitride layer 30 provides an impermeable suspension on the surface of the integrated circuit 10, which prevents the oxidation of the source and drain regions 16, 18 exposed by fern. during the formation of the contact openings 21, 23. As is clear, the portions of the silicon nitride layer 30, which portions overlie the field regions of the integrated circuit 10, are not removed so that the integrated circuit 10 is provided with a hermetic seal over its surface.

De werkwijze verschaft dus een geïntegreerde keten, die een langdurige betrouwbaarheid heeft. De gedeelten van de siliciumnitridelaag 30, welke gedeelten over actieve gebieden heenliggen van de geïntegreerde 35 keten 10, worden tijdens het bewerken verwijderd opdat de kanaaliso- 8001310 -6- lator 22 uitsluitend "bestaat uit een enkele laag siliciumdioxyde. Een samengestelde siliciumdiaxyde-silicium^-nitridekanaalisolator is in het algemeen niet -wenselijk tenzij een geheugenorgaan wordt gemaakt, zoals een uit metaalnitrideoxyde "bestaand halfgeleiderorgaan (MNOS), omdat 5 de siliciumnitride-siliciumdicixydesaraenstelling in het kanaalgebied de neiging heeft .lading op te slaan, hetgeen het orgaan na lange tijd onbetrouwbaar maakt. Wanneer bewust een MNOS-orgaan wordt vervaardigd·,· zijn natuurlijk middelen voorzien voor het toevoegen en verwijderen van -dergelijke aanvullende ladingen, bij het s ili ciumnitride-siliciumdiaxyde-10 tussenvlak.Thus, the method provides an integrated chain that has long-term reliability. The portions of the silicon nitride layer 30, which portions overlie active regions of the integrated circuit 10, are removed during processing so that the channel isolator 8001310-6-lator 22 consists solely of a single layer of silicon dioxide. nitride channel insulator is generally undesirable unless a memory device is made, such as a metal nitride oxide semiconductor device (MNOS), because the silicon nitride-silicon dihydroxide assembly tends to store charge in the channel region, which the device over time unreliable. Of course, when a MNOS device is deliberately manufactured, means are provided for adding and removing such additional charges at the silicon nitride-silica-interface.

Na het af zetten van de siliciumnitridelaag 30, wordt een PSG-laag 32 met een fosforooncentratie tussen 5 gew.$ en 7 gew.#,. af gezet op het oppervlak van de siliciumnitridelaag 30 bij een temperatuur van ongeveer U00°C. De PSG-laag 32 wordt bij voorkeur afgezet door de 15 reactie, die plaatsvindt tussen silaan en fosfine. Na het afzetten van de PSG-laag 32, worden de in fig. k weergegeven openingen 33 gevormd in de PSG-laag 32 boven de actieve gebieden van het geïntegreerde ketenorgaan 10.After depositing the silicon nitride layer 30, a PSG layer 32 having a phosphorone concentration between 5 wt.% And 7 wt.%. deposited on the surface of the silicon nitride layer 30 at a temperature of about 100 ° C. The PSG layer 32 is preferably deposited by the reaction which takes place between silane and phosphine. After depositing the PSG layer 32, the apertures 33 shown in Figure k are formed in the PSG layer 32 above the active regions of the integrated circuit member 10.

De openingen 33 worden bij voorkeur in de PSG-laag 32 gevormd 20 door het etsen van de PSG-laag 32 onder gebruikmaking van fluorwater-stofzuur met "bufferwerking nadat de openingen 33 zijn bepaald onder gebruikmaking van een gebruikelijke fotolithografische stap. Het met fluorwaterstofzuur etsen houdt in beginsel op wanneer de siliciumnitridelaag 30 is bereikt.The apertures 33 are preferably formed in the PSG layer 32 by etching the PSG layer 32 using "hydrofluoric acid buffering" after the apertures 33 have been determined using a conventional photolithographic step. basically ceases when the silicon nitride layer 30 is reached.

25 Na het etsen van de PSG-laag 32 bevat de structuur scherpe ran den waar de openingen 33 zijn gevormd door de gehele PSG-laag 32 heen. Teneinde de scherpe randen van de PSG-laag 32 te verwijderen en de topologie van het oppervlak van de geïntegreerde ketenscon-structie 10 te verbeteren, wordt de PSG-laag 32 verwarmd tot ongeveer 30 1050°C gedurende ongeveer 15 minuten in een atmosfeer, die stoaa bevat.After etching the PSG layer 32, the structure contains sharp edges where the openings 33 are formed throughout the entire PSG layer 32. In order to remove the sharp edges of the PSG layer 32 and improve the topology of the surface of the integrated chain construction 10, the PSG layer 32 is heated to about 30 1050 ° C for about 15 minutes in an atmosphere, which contains stoaa.

Gedurende deze stap 'Vloeit” de PSG-laag 32 met als gevolg glad geprofileerde randen 36 (weergegeven in fig. 5)5 waarop metaal kan worden aangebracht. Het is alleen mogelijk minder dan 1% fosfor te gebruiken in de PSG-laag 32 en toch een voldoende "vloeien” te bereiken bij 35 betrekkelijk kort durende blootstellingen bij 1050°C als gevolg van de 80 0 1 3 1 0 -7- » r aanwezigheid Tan. de stoom in de atmosfeer.During this step the PSG layer 32 'flows', resulting in smooth profiled edges 36 (shown in Fig. 5) 5 on which metal can be applied. It is only possible to use less than 1% phosphorus in the PSG layer 32 and still achieve sufficient "flow" at 35 relatively short exposures at 1050 ° C due to the 80 0 1 3 1 0 -7- » presence of the steam in the atmosphere.

Het is alleen mogelijk stocm te gebruiken in de atmosfeer als gevolg van de aanwezigheid van de ondoordringbare, siliciumnitridelaag 30, die de thermische oxydatie voorkomt van de bron- en afvoergebieden 16, 18, 5 die blootliggen door de contactopeningen 21, 23. Verder wordt het aanwezige kanaalaxyde 22 beschermd tegen aanvullende oxydatie door de siliciumnitridelaag 30. De uitvinding verschaft, dus een werkwijze, waarbij een stocmatmosfeer kan worden gebruikt voor het doen. vloeien van een PSG-laag 32, die een passende hoeveelheid fosfor bevat voor het 10 vloeien, en betere doeleinden, maar die niet zodanig veel fosfor bevat, dat moeilijkheden met de betrouwbaarheid op lange duur worden opgewekt, zoals ’’zwart metaal" moeilijkheden. Een bijkomend voordeel van het met stocm. doen vloeien van de PSG-laag 32 is, dat vertontreinigingen op het bovenoppervlak van de laag 32 gedurende het met stocm geholpen vloeien 15 worden uitgeloogd.It is only possible to use dust in the atmosphere due to the presence of the impermeable silicon nitride layer 30, which prevents the thermal oxidation of the source and drain regions 16, 18, 5 exposed by the contact openings 21, 23. Furthermore, the channel aoxide 22 present protected from additional oxidation by the silicon nitride layer 30. The invention thus provides a method wherein a stoc atmosphere can be used for doing. flow of a PSG layer 32, which contains an appropriate amount of phosphorus for flow, and better purposes, but which does not contain so much phosphorus that long-term reliability difficulties are generated, such as "black metal" difficulties. An additional advantage of solid-flowing the PSG layer 32 is that leach impurities on the top surface of the layer 32 are leached during the assisted flow.

Ha de stap van het met stocm helpen vloeien, wordt de oven gedurende ongeveer 5 minuten doorgespoeld met stikstof, waarna het lichaam ik in een zo genoemde "white-elephant" wordt getrokken, t.w. een buis aan het einde van de oven, waarin het lichaam Ik in een stikstofatmos-20 feer wordt gekoeld.After the step of helping to flow with stocm, the oven is purged with nitrogen for about 5 minutes, after which the body I is drawn into a so-called "white-elephant", i.e. a tube at the end of the oven in which the body Ik is cooled in a nitrogen atmosphere.

Ha het uit de oven verwijderen van het lichaam ik, worden de gedeelten van de siliciumnitridelaag 30, welke gedeelten in de opening 33 liggen, verwijderd door het plaatsen van het lichaam 1¼ in een etsoplos-sing, bestaande uit een mengsel van fosforzuur (H^PO^), waaraan 10% of 25 minder zwavelzuur (H^SO^) is toegevoegd, welk mengsel wordt verwarmd tot ongeveer l6o°C gedurende een tijd, die voldoende is voor het zich doen uitstrekken van de contactopeningen 33 naar het oppervlak 20 en het poortoxyde 22.After removing the body I from the oven, the portions of the silicon nitride layer 30, which portions lie in the opening 33, are removed by placing the body 1¼ in an etching solution consisting of a mixture of phosphoric acid (H 2 PO ^), to which 10% or 25 less sulfuric acid (H ^ SO ^) has been added, which mixture is heated to about 160 ° C for a time sufficient for the contact openings 33 to extend to the surface 20 and the gate oxide 22.

Vervolgens kan naar keuze een reiniging worden uitgevoerd in het 30 vormgas, t.w. een mengsel van waterstof en stikstof, op ongeveer 7^0°C gedurende 16 uur. Ha het reinigen met vormgas, kan het lichaam lU worden gedompeld in fluorwaterstofzuur met bufferwerking voor het verwijderen van oxyde, dat kan zijn gevormd op het oppervlak 20.Subsequently, a cleaning can optionally be carried out in the molding gas, i.e. a mixture of hydrogen and nitrogen, at about 70 ° C for 16 hours. After cleaning with molding gas, the body 1U may be dipped in hydrofluoric acid buffer to remove oxide which may have formed on the surface 20.

Vervolgens wordt een laag metaal 3k, zoals aluminium, opgedampt 35 over het oppervlak van het orgaan 12 voor het verkrijgen van de in 800 1 3 1 0 -8- fig. 5 weergegeven constructie. Onder toepassing van een fotolitho-grafische werkwijze, wordt de metaallaag 3^ bepaald voor het vormen van verbindingen, die de verschillende IGFET's op de geïntegreerde keten 10, verbinden. Dan wordt een beschermende oxydelaag Ho, voorzien van een 5 dikte van ongeveer 1 (um gevormd over het oppervlak van de totale geïntegreerde keten 10, waarbij verbindingsplatopeningen b-2 worden bepaald en gevormd, in de beschermende oxydelaag 40 door een fot©lithografische werkwijze. De vonoing van het passiveeroxyde en van de verbindingsplatopeningen is algemeen bekend op dit gebied en in de. tekening 10 niet weergegeven.Then, a layer of metal 3k, such as aluminum, is vapor-deposited over the surface of the member 12 to obtain the construction shown in FIG. 5. Using a photolithographic method, the metal layer 31 is determined to form compounds which connect the different IGFETs on the integrated circuit 10. Then, a protective oxide layer Ho, having a thickness of about 1 µm, is formed over the surface of the total integrated circuit 10, where junction plate openings b-2 are determined and formed, in the protective oxide layer 40 by a photolithographic method. The formation of the passivation oxide and of the connecting platform openings is well known in the art and is not shown in drawing 10.

' Hoewel de onderhavige voorkeursuitvoeringsvorm is beschreven onder verwijzing naar de werkwijze voor het vervaardigen van een geïntegreerde keten 10 met een aluminiumpoort MOS, is het duidelijk, dst wijzigingen in de voorkeursuitvoeringsvorm tot stand kunnen worden gebracht zonder 15 buiten het kader van de uitvinding of de strekking daarvan te verlaten. De uitvinding kan b.v. worden toegepast bij 3SM0S, CMOS en bipolaire tecfanologiën.Although the present preferred embodiment has been described with reference to the method of manufacturing an integrated circuit 10 with an aluminum gate MOS, it is clear that changes in the preferred embodiment can be made without departing from the scope of the invention or the scope to leave it. The invention can e.g. are used in 3SM0S, CMOS and bipolar technology.

Hoewel de uitvinding is besproken met betrekking tot de voordelen, die deze verschaft door het mogelijk maken van het laten vloeien van 20 een PSG-laag met een verkleind fosforgehalte, is het voor deskundigen op dit gebied duidelijk, dat hoewel de aanwezigheid van stoom werkzaam is voor het verminderen van het fosforgehalte, nodig voor het doen vloeien van een PSG-laag bij een bepaalde temperatuur, de stoot ook werkzaam is voor het verlagen, van de temperatuur, waarbij een PSG-25 laag met een bepaald f osf orgehalte, vloeit. Dienovereenkomstig kan de uitvinding ook worden toegepast bij de vervaardiging van met straling geharde, geïntegreerde ketens, waarbij de temperatuur waarop de geïntegreerde ketens worden vervaardigd, zo laag mogelijk wordt gehouden. Dienovereenkomstig kunnen met straling geharde, geïntegreerde ketens 30 een tot vloeien gebrachte PSG-laag hebben, die tot vbeien is gebracht bij een temperatuur van minder dan 1000°C door het voorzien van de PSG-laag van een voldoende hoeveelheid fosfor teneinde het de laag mogelijk te maken te vloeien bij een lagere temperatuur in de aanwezigheid van stoom. Een PSG-laag, die b.v. 10 gew.# fosfor bevat, kan tot vloeien 35 worden gebracht bij ongeveer 950°C. Hoewel het fosforgehalte van 10# 800 1 3 1 0 -9- hoger is dan het hiervoor hespreken gehalte, verschaft de uitvinding een door vloeien aangebrachte PSG-laag hij de lage temperatuur, die nodig is voor het verwerken van met straling geharde, geïntegreerde ketens..While the invention has been discussed with respect to the advantages it provides by allowing a PSG layer to flow with a reduced phosphorus content, it is apparent to those skilled in the art that although the presence of steam is effective for reducing the phosphorus content required to flow a PSG layer at a given temperature, the impact is also effective for lowering the temperature at which a PSG-25 layer of a certain phosphorus content flows. Accordingly, the invention can also be used in the manufacture of radiation-cured integrated circuits, keeping the temperature at which the integrated circuits are manufactured as low as possible. Accordingly, radiation cured integrated circuits 30 may have a smoothed PSG layer which has been brought to straw at a temperature of less than 1000 ° C by providing the PSG layer with a sufficient amount of phosphorus to allow the layer to flow at a lower temperature in the presence of steam. A PSG layer, e.g. Contains 10% by weight of phosphorus, can be flowed at about 950 ° C. Although the phosphorus content of 10 # 800 1 3 1 0 -9- is higher than the previously discussed content, the invention provides a flow-applied PSG layer and the low temperature required for processing radiation-cured integrated circuits ..

Ook kunnen PSG-lagen worden aangebracht op bipolaire geïntegreerde ketens, 5 waarop zij tot vloeien kunnen worden gebracht bij betrekkelijk lage temperaturen voor het voorkomen van ongewenst. zijdelings diffunderen.PSG layers can also be applied to bipolar integrated circuits, on which they can be flowed at relatively low temperatures to prevent unwanted. diffuse sideways.

\ 800 1 3 1 0\ 800 1 3 1 0

Claims (3)

1. Werkwijze voor het passiveren van een geïntegreerd ketenorgaan, dat een onderlaag aavat uit een half geleiderraat eriaal, voorzien van halfgeleiderorganen met daarin gevormde actieve gebieden en veldge-bieden, welke werkwijze de stappen omvat van het bedekken van de onder- 5 laag met een isolerende laag, verder het in de isolerende laag vormen ran contactopeni ngen, het boven de isolerende laag aanbrengen van een fosfofsilicaatglaslaag, het verwijderen van de gedeelten (openingen) van de fosforsilicaatglaslaag, welke gedeelten zich uitstrekken boven actieve gebieden van het orgaan, het verwarmen van de. fosforsilicaat-10 glaslaag tot een temperatuur, die voldoende is voor het afgerond doen worden van de randen van de fosforsilicaatglaslaag, en het over het oppervlak van de fosforsilicaatglaslaag aanbrengen van een metaallaag, die zich uitstrekt, door de openingen voor het maken van electrisch contact met daaronder liggende gedeelten van het halfgeleidermateriaal 15 in de actieve gebieden van het orgaan, gekermerkt door de stappen van het voorafgaande aan het aanbrengen van de fosforsilicaatglaslaag (32), aanbrengen van een ondoordringbare laag (30) over de isolerende laag (26) waarbij het verwarmen wordt uitgevoerd in aanwezigheid van stoaa, en na het verwarmen de gedeelten van de ondoordringbare laag, welke ge-20 deelten boven actieve gebieden van het orgaan (10) liggen, worden verwijderd.1. A method of passivating an integrated circuit member, which comprises a bottom layer of a semiconductor grid, provided with semiconductor members having active regions and field regions formed therein, which method comprises the steps of covering the bottom layer with a insulating layer, further forming contact openings in the insulating layer, applying a phosphosilicate glass layer above the insulating layer, removing the portions (openings) of the phosphorsilicate glass layer, which portions extend above active regions of the organ, heating the. phosphorsilicate-10 glass layer to a temperature sufficient to round off the edges of the phosphorsilicate glass layer, and apply a metal layer extending over the surface of the phosphorsilicate glass layer through the openings for making electrical contact with underlying portions of the semiconductor material 15 in the active regions of the organ, characterized by the steps of prior to applying the phosphorsilicate glass layer (32), applying an impermeable layer (30) over the insulating layer (26) with heating is performed in the presence of dust, and after heating, the portions of the impermeable layer, which are located above active regions of the member (10), are removed. 2. Werkwijze volgens conclusie 1, met het kenmerk, dat de fosforsilicaatglaslaag (32) minder dan 7 gew.$ fosfor bevat, waarbij het verwarmen plaatsvindt tot een temperatuur van meer dan 950°C. 25A method according to claim 1, characterized in that the phosphorsilicate glass layer (32) contains less than 7% by weight of phosphorus, the heating taking place to a temperature of more than 950 ° C. 25 3. Werkwijze volgens conclusie 1, met het kenmerk, dat de fosfor silicaatglaslaag (32) meer dan 7 gev.% fosfor bevat, waarbij het verwarmen wordt uitgevoerd bij minder dan 1000°C. 800 1 3 10The method according to claim 1, characterized in that the phosphorus silicate glass layer (32) contains more than 7% by weight of phosphorus, the heating being carried out at less than 1000 ° C. 800 1 3 10
NL8001310A 1979-03-05 1980-03-04 METHOD FOR PASSIVATING AN ORGAN WITH AN INTEGRATED CHAIN. NL8001310A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US1710079A 1979-03-05 1979-03-05
US1710079 1979-03-05

Publications (1)

Publication Number Publication Date
NL8001310A true NL8001310A (en) 1980-09-09

Family

ID=21780714

Family Applications (1)

Application Number Title Priority Date Filing Date
NL8001310A NL8001310A (en) 1979-03-05 1980-03-04 METHOD FOR PASSIVATING AN ORGAN WITH AN INTEGRATED CHAIN.

Country Status (7)

Country Link
JP (1) JPS55121669A (en)
DE (1) DE3007500A1 (en)
FR (1) FR2451103A1 (en)
GB (1) GB2044533B (en)
IT (1) IT1140645B (en)
NL (1) NL8001310A (en)
YU (1) YU61180A (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4542037A (en) * 1980-04-28 1985-09-17 Fairchild Camera And Instrument Corporation Laser induced flow of glass bonded materials
CA1174285A (en) * 1980-04-28 1984-09-11 Michelangelo Delfino Laser induced flow of integrated circuit structure materials
JPS581878A (en) * 1981-06-26 1983-01-07 Fujitsu Ltd Production of bubble memory device
DE3130666A1 (en) * 1981-08-03 1983-02-17 Siemens AG, 1000 Berlin und 8000 München Method for fabricating integrated MOS field effect transistors having a phosphosilicate glass layer as an intermediary oxide layer
DE3131050A1 (en) * 1981-08-05 1983-02-24 Siemens AG, 1000 Berlin und 8000 München Process for fabricating integrated MOS field effect transistors, employing a surface layer consisting of phosphosilicate glass on the intermediary oxide between polysilicon plane and metal conductor track plane
DE3133516A1 (en) * 1981-08-25 1983-03-17 Siemens AG, 1000 Berlin und 8000 München Process for rounding the intermediary oxide between the polysilicon plane and metal conductor track plane when fabricating integrated n-type channel MOS field-effect transistors
JPS5898934A (en) * 1981-12-08 1983-06-13 Matsushita Electronics Corp Manufacture of semiconductor device
US4686000A (en) * 1985-04-02 1987-08-11 Heath Barbara A Self-aligned contact process
JPH088246A (en) * 1994-06-21 1996-01-12 Nippon Motorola Ltd Method for forming metal wiring of semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3627598A (en) * 1970-02-05 1971-12-14 Fairchild Camera Instr Co Nitride passivation of mesa transistors by phosphovapox lifting
US3917495A (en) * 1970-06-01 1975-11-04 Gen Electric Method of making improved planar devices including oxide-nitride composite layer
US3943621A (en) * 1974-03-25 1976-03-16 General Electric Company Semiconductor device and method of manufacture therefor
US4005240A (en) * 1975-03-10 1977-01-25 Aeronutronic Ford Corporation Germanium device passivation
US4273805A (en) * 1978-06-19 1981-06-16 Rca Corporation Passivating composite for a semiconductor device comprising a silicon nitride (Si1 3N4) layer and phosphosilicate glass (PSG) layer

Also Published As

Publication number Publication date
GB2044533B (en) 1983-12-14
JPS55121669A (en) 1980-09-18
DE3007500A1 (en) 1980-09-18
YU61180A (en) 1983-02-28
IT8020023A1 (en) 1981-08-19
IT8020023A0 (en) 1980-02-19
IT1140645B (en) 1986-10-01
GB2044533A (en) 1980-10-15
FR2451103A1 (en) 1980-10-03

Similar Documents

Publication Publication Date Title
US4784973A (en) Semiconductor contact silicide/nitride process with control for silicide thickness
US5903053A (en) Semiconductor device
JPS6242385B2 (en)
US5070036A (en) Process for contacting and interconnecting semiconductor devices within an integrated circuit
CA1125439A (en) Passivating composite for a semiconductor device comprising a silicon nitride (si.sub.3n.sub.4) layer and phosphosilicate glass (psg) layer and the method of manufacturing the same
NL8001310A (en) METHOD FOR PASSIVATING AN ORGAN WITH AN INTEGRATED CHAIN.
JPH0669354A (en) Manufacture of semiconductor device
US4977440A (en) Structure and process for contacting and interconnecting semiconductor devices within an integrated circuit
US4113533A (en) Method of making a mos device
JPH04234149A (en) Forming method of semiconductor device multilayer interconnection interlaminar insulating film
EP0032042B1 (en) An insulated gate field effect transistor
JPS58110078A (en) Manufacture of semiconductor device
JPS60193362A (en) Semiconductor device
JPS61274325A (en) Manufacture of semiconductor device
JP3390890B2 (en) Method for manufacturing semiconductor device
USRE32351E (en) Method of manufacturing a passivating composite comprising a silicon nitride (SI1 3N4) layer and a phosphosilicate glass (PSG) layer for a semiconductor device layer
JPS6011473B2 (en) MIS type semiconductor device
JPS62183142A (en) Manufacture of semiconductor device
JPS6028247A (en) Semiconductor device
JP2785482B2 (en) Method for manufacturing semiconductor device
JPH01109727A (en) Semiconductor device and manufacture thereof
JPS62235752A (en) Manufacture of semiconductor device
JPS59105338A (en) Manufacture of semiconductor device
JPS61198626A (en) Manufacture of semiconductor device
KR0179826B1 (en) Method of forming metal interconnector in semiconductor device

Legal Events

Date Code Title Description
A85 Still pending on 85-01-01
BV The patent application has lapsed