NL7905759A - Werkwijze voor het vervaardigen van een niet-vluchtig halfgeleidergeheugen. - Google Patents

Werkwijze voor het vervaardigen van een niet-vluchtig halfgeleidergeheugen. Download PDF

Info

Publication number
NL7905759A
NL7905759A NL7905759A NL7905759A NL7905759A NL 7905759 A NL7905759 A NL 7905759A NL 7905759 A NL7905759 A NL 7905759A NL 7905759 A NL7905759 A NL 7905759A NL 7905759 A NL7905759 A NL 7905759A
Authority
NL
Netherlands
Prior art keywords
region
well
gate
insulating layer
floating gate
Prior art date
Application number
NL7905759A
Other languages
English (en)
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of NL7905759A publication Critical patent/NL7905759A/nl

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1041—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a non-uniform doping structure in the channel region surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Description

♦ 793295/Ke/sn _ _ _
Aanvraagster · Hitachi, Ltd. te Tokio, Japan.
Korte aanduiding: Werkwijze voor het vervaardigen van een niet- vluchtig halfgeleidergeheugen.
De uitvinding heeft betrekking op een elektrisch beschrijfbaar en wisbaar niet-vluchtig halfgeleider-geheugenelement.
Een MOS van een type dat wordt aangeduid als FAMOS (floating gate avalanche injection-type MOS) is praktisch gebruikt als een 5 elektrisch programmeerbaar niet-vluchtig geheugen van MOS type. Van de verschillende uitvoeringen van de FAMOS omvat het niet-vluchtige geheugen van het tweelaags poorttype, dat gewoonlijk gebruikt wordt als N-kanaalelement, een brongebied en een putgebied gevormd op een zijde van een halfgeleidersubstraat met een geleidbaarheidstype, waar-10 bij het bron- en het putgebied een geleidbaarheidstype hebben tegengesteld aan dat van het halfgeleidersubstraat, een eerste isolerende laag die gevormd is op een kanaalgebied dat gelegen is tussen het bron- en het putgebied, een drijvende poort die gevormd is op tenmins te een gedeelte van de eerste isolerende laag en die elektrisch drijvenc 15 j is, een stuurpoort die gevormd is op de drijvende poort via een tweede isolerende laag, en een gebied met een hoge onzuiverheidsconcentratii dat gevormd is op een gedeelte van het kanaalgebied en van hetzelfde geleidbaarheidstype als het substraat. Met deze inrichting worden he· brongebied en het substraat op aardpotentiaal gehouden en wordt een 20 positieve spanning aangelegd aan het putgebied en aan de stuurpoort.
Het grootste gedeelte van de putspanning wordt verbruikt in een uit-puttingsgebied in de nabijheid van het putgebied, waar een hoog elektrisch veld- in stand gehouden wordt waardoor hete elektronen en _hete aaten worden opgewekt als gevolg van de avalanche in het gebied 7905759 * -2 - % met hoge onzuiverheidsconcentratie dat gevormd is in een gedeelte vai het kanaalgebiedo De hete elektronen worden geïnjecteerd in de drijvende poort achter de energiebarriere van de eerste isolerende laag die bestaat uit een poortoxydelaag0 Met deze inrichting moet echter ® een marge gehandhaafd worden voor de gerichtheid van het masker voor de vorming van het gebied met hoge onzuiverheidsconcentratie op een gedeelte van het kanaalgebiedo Dit maakt het moeilijk om de elementen kleine afmetingen te geven, en verder wordt door het gebied met hoge onzuiverheidsconcentratie de kanaalbreedte verkleind, zodat de lees-10 snelheid afneemt0
Om deze bezwaren te ondervangen wordt volgens de Japanse octrooiaanvrage 8655/77 een werkwijze voorgesteld waarbij het gebied met hoge onzuiverheidsconcentratie gevormd wordt op een gedeelte van een gebied dat in aanraking is met tenminste één van de twee zijden 15 die noch met het brongebied noch met het putgebied in aanraking zijn in de buitenomtrek van het kanaalgebied, De op deze wijze vervaardigt !e inrichtingen maken een gemakkelijker uitlezing mogelijk dan de vroegere soortgelijke inrichtingen. Met de werkwijze volgens dit voorstek, wordt de inrichting echter gevormd in de volgorde van een gebied met 20 hoge onzuiverheidsconcentratie, een dikke oxydelaag van het veldgebitd, poortoxydelaag, drijvende poort, brongebied en putgebied. Onzuiverhecen in het gebied met hoge onzuiverheidsconcentratie hebben dan ook de neiging om te worden gediffundeerd door de volgende thermische stappen zoals vorming van dikke oxydelagen en n+ diffusie, die uitgevoerd 25 zullen worden bij hoge temperaturen gedurende betrekkelijk lange tijcen. Met de werkwijze volgens dit voorstel is het dan ook moeilijk om de onzuiverheidsconcentraties te beheersen en is het ook niet mogelijk om de concentraties voldoende te verhogen,. Omdat verder het gebied met hoge onzuiverheidsconcentratie gevormd wordt onder de drijvende 30 -poort, heeft de kanaalbreedte de neiging om smaller te worden en heeft 7905759 £ _ 3 _ de drempelspanning de neiging om toe te nemen0 Bovendien is het gewenst dat de dikte van de poortoxydelaag klein is om werking met hoge snelheid te bereiken,, Met de genoemde werkwijze worden de onzuiverheden echter gediffundeerd vanuit een drijvende poort gedurende een -j, 5 thermische stap zoals n diffusie, met als gevolg dat de isolerende eigenschappen van de dunne oxydelagen achteruitgaan. Bovendien heeft, in de inrichting volgens de Japanse octrooiaanvrage 8655/77, de drijvende poort delen die schrijlings staan over de dikke veldoxydelaag aan beide zijden van het kanaal. Het gevolg daarvan is dat de drijvende 10 poort gestrekt wordt in een richting haaks op een richting waarin hel brongebied en het putgebied verbonden zijn. Het is gewenst om de aan weerszijden over de veldoxydelaag heen staande drijvende poort te bedekken door middel van een stuurpoort via de isolatielaag. Dit is gewenst vanuit het oogpunt van verhoging van de werksnelheid van het 15 element. Vanuit het oogpunt van de indeling is het evenwel beter om de stuurpoort aan te brengen in een richting tussen de bron en de put. Met de bovengenoemde opzet heeft dan ook de breedte van de stuur-poort de neiging om toe te nemen, met als gevolg een vergroting van de benodigde oppervlakken.
20 Met de bovengenoemde FAMOS kan het schrijven elektrisch worden uitgevoerd, maar het geheugen moet worden gewist door middel van ultraviolet licht. In een poging om een geheugeninrichting te maken waar elektrisch zowel het schrijven als het wissen wordt uitgevoerd, en waarbij ook de bezwaren van de andere FAMOS constructies zijn onder-25 vangen, is een werkwijze voorgesteld waarbij ionen tot een hoge concentratie ingeplant worden in het kanaal nadat het brongebied, het putgebied en een dunne oxydelaag voor de poort zijn gevormd, gevolgd door de vorming van een drijvende poort. Volgens deze methode is het gemakkelijk om de onzuiverheidsconcentratie te beheersen omdat er geei 30 .thermische stap is die uitgevoerd wordt bij hoge temperaturen gedurende L_________—------------ 7905759 _4 -Λ langere tijden nadat het kanaal gedoteerd is met onzuiverheid. Er blijft echter nog een probleem over dat voortvloeit uit de toevoeging van een hoge concentratie aan onzuiverheden in het kcnaalgebied.
Er is dan ook een grens gesteld aan de toename van de concentraties, 5 en verder hebben de geïmplanteerde ionen de neiging om in aanzienlijke hoeveelheden de poortisolatielaag in te diffunderen waar ze de di-elektrische sterkte slechter maken.
Het oogmerk van de onderhavige uitvinding is dan ook het verschaffen van een werkwijze voor het vervaardigen van een niet-vluchtig half-10 geleidergeheugen met een klein oppervlak of, met andere woorden, waarbij hd: gebied met hoge onzuiverheidsconcentratie in aanraking is met het kanaalgebied en zich in hoofdzaak buiten het kanaalgebied bevindt, en waarbij het mogelijk is om de onzuiverheidsconcentratie nauwkeurig te beheersen, en waarbij verder de drijvende poort zich uitstrekt in 15 een richting tussen de bron en de put0
Daartoe wordt volgens de uitvinding een werkwijze voorgesteld die omvat het vormen van een drijvende poort vóór de gebieden met hoge onzuiverheidsconcentraties, en het vormen van de gebieden met hoge onzuiverheidsconcentraties juist buiten het kanaalgebied doorda-: 20 ze zichzelf richten ten opzichte van de drijvende poort met gebruikmaking van de drijvende poort als deel van een masker.
De uitvinding zal hierna worden toegelicht door middel van een aantal voorbeelden en aan de hand van de bijgaande tekening.
Fig. 1 t/m 3 zijn doorsneden waarin de stappen zijn weergegeven 25 voor het vervaardigen van een niet-vluchtig halfgeleidergeheugen volgens de uitvinding;
Fig. 4 is een bovenaanzicht van de inrichting die verkregen is met de stappen volgens fig. 1 t/m 3;
Fig. 5 en 6 zijn doorsneden volgens de lijnen V-V* en VI-VI' 30 in fig. 4; 7905759 _ 5 _ ί
Fig. 7 en 8 zijn bovenaanzichten van de inrichtingen volgens andere uitvoeringsvormen;
Fig. 9 is een doorsnede volgens de lijn IX-IX* in fig. 8, en
Fig. 10 is een doorsnede door een inrichting in een andere uit-5 voering svorm.
Voorbeeld 1:
Een laag siliciumdioxyde wordt gevormd op het oppervlak van een siliciumsubstraat 1 van p-type, door middel van een conventionele thermische oxydatiemethode. Door een eveneens conventionele foto-10 lithografische methode worden openingen gevoimd in de laag siliciumdioxyde op plaatsen waar een bron en een put gevormd moeten worden. Onzuiverheden van n-type worden thermisch gediffundeerd in het silicium-|substraat van p-type door de openingen heen, om aldus een brongebied |2 en een putgebied 3 te vormen. Na het verwijderen van de laag 15 siliciumdioxyde wordt het oppervlak van het overblijvende siliciumsubstraat geoxydeerd door natte oxydatie bij lage temperatuur, bij 800°C gedurende 210 minuten. Er ontstaat dan, zoals weergegeven in fig. 1, een dikke oxydelaag 4 met een dikte van 550 nm op te bron- en putgebied 2 resp. 3 die onzuiverheden met hoge concentraties bevatten, 20 terwijl een dunne oxydelaag met een dikte van 250 nm wordt gevoimd op de andere gebieden die onzuiverheden bevatten met lage concentraties.
Een gedeelte van de aldus gevormde oxydelaag wordt dan verwijderd met gebruikmaking van een etsopbssing (HF :^0 = 1:10), zodanig dat de dunne oxydelaag volledig wordt verwijderd en het oppervlak van het 25 siliciumsubstraat 1 bloot komt te liggen. Er blijft dan dus een oxyde-· laag met een dikte van ongeveer 300 nm over op de gebieden 2 en 3 van bron- en putgebied. Het blootliggende oppervlak van het siliciumsubstraat 1 wordt eenmaal geoxydeerd in een atmosfeer die bestaat uit -2 -3 zuurstof verdunt met stikstof onder een druk van 10 tot 10 atm.
30 in een oven die verhit wordt tot een hoge temperatuur van 900°C of hocjer, 7905759 _ó en dan wordt een polykristallijne siliciumlaag met een dikte van 200 tot 500 nm gevormd op het oppervlak van het siliciumsubstraat.
Deze laag wordt gedoteerd met een onzuiverheid door een ionenimplantatie-methode0 Daartoe worden B+ ionen versneld bij een spanning van 30 KV
13 2 5 en geïmplanteerd met een dosisdichtheid van 5 x 10 ionen/cm , of er worden P+ ionen versneld met een spanning van 30 kV en met een dosis- 14 2 dichtheid van 2 x 10 ionen/cm . De aldus verkregen oxydelaag en de polykristallijne siliciumlaag worden in een gewenste vorm gebracht, zoals weergegeven in fig. 2, door middel van een foto-lithografische 10 methode, De oxydelaag dient als poortisolatielaag 5 en de polykristallijne siliciumlaag dient als drijvende poort 6, De drijvende poort strekt zich uit in een richting die loopt van het brongebied naar het putgebied en heeft dezelfde breedte als het kanaalgebiedj de beids einden ervan steken over de oxydelaag 4 heen op het brongebied 2 en 15 het putgebied 30 Wanneer de stuurpoort erop moet worden aangebracht via een volgende isolerende laag, werken de overstekende delen zodanig dat een aan de stuurpoort aangelegde spanning effektief wordt verdeelJ tussen de drijvende poort en het substraat als gevolg van de afwijking van de capaciteit, zodat de elektrische lading gemakkelijk geïnjecteerd 20 wordt in de drijvende poort. Om de «snelheden van schrijven, wissen en uitlezen te kunnen doen toenemen dient de poortoxydelaag 5 bij voorkeur een dikte te hebben van minder dan 20 nm, liefst nog binnen een gebied van kleiner dan 10 nm tot ongeveer 4 nm. Wanneer de dikte kleiner is dan ongeveer 3 nm zullen echter de opgeslagen elektrische 25 ladingen uit de drijvende poort ontsnappen als gevolg van het rechtstreekse tunneleffekt, waardoor het moeilijk wordt om de ingeschreven informatie vast te houden. Voor wat betreft de elementen die geen elektrische schrijf/wisfunktie vereisen kan de bovengrens van de laag-dikte zo worden ingesteld dat hij bijna hetzelfde is als de laagdikte 30 wan een gewone poortoxydelaag, 790 5 7 59 _ 7 _ *
Daarna wordt een masker 7, voor de vorming van de gebieden met hoge onzuiverheidsconcentratie, gevormd zoals weergegeven in fig. 3.
Het masker 7 kan een siliciumoxydelaag zijn of een fotoweerstandslaag,
Fig. 3 is een doorsnede door de inrichting in een’verticale richting 5 ten opzichte van een lijn die het brongebied met het putgebied verbinct en gaat door het kanaalgebied. Gebieden 8 met hoge onzuiverheidsconcentratie worden gevormd door het implanteren van B+ ionen die versneld worden bij een spanning van 30 kV bij een dosisdichtheid van 12 14 2 j7 x 10 tot 2 x 10 ionen/cm ; aldus ontstaan gebieden met een 10 jdoorslagspanning in sperrichting van 6 tot 15 volt bij de bron en/of ae put. In dit geval vormt de drijvende poort 6 een deel van het masker, be gebieden 8 met hoge concentratie van de onzuiverheid worden namelijk juist buiten het kanaalgebied gevormd doordat ze zich automatisch richten ten opzichte van de drijvende poort 6 die dient als deel van 15 bet masker. De in het masker 7 gevormde openingen kunnen over het brongebied 2 of het putgebied 3 heen steken. Het brongebied 2 en het putgebied 3 zijn bedekt met een dikke oxydelaag 4. De B+ ionen kunnen jdan ook het brongebied 2 of het putgebied 3 niet bereiken. Zelfs wanneer | er kleine hoeveelheden ionen terecht komen, blijven de elektrische 20 bigenschappen van het brongebied 2 en het putgebied 3 onveranderd door ie zeer hoge onzuiverheidsconcentraties.
Men ziet in fig. 3 dat de gebieden 8 met hoge onzuiverheidsconcentratie aangebracht zijn aan weerszijden van het kanaalgebied. De gebieden 8 behoeven echter niet noodzakelijk aan beide kanten te wordei 25 aangebracht maar kunnen ook aan slechts een kant zijn aangebracht.
Nadat het masker 7 verwijderd is wordt het oppervlak van de irijvende poort 6 thermisch geoxydeerd zodat een tweede isoltielaag j? wordt gevormd. Op dat moment wordt het oppervlak van het substraat ok geoxydeerd. Er kan ook nog een laag siliciumnitride op worden aan-ebracht. Op de tweede isolatielaag 9 wordt verder een stuurpoort 10 7905759 > -8- gevormd, zoals in bovenaanzicht in fig. 4 weergegeven. Fig. 5 is een doorsnede volgens de lijn V-V' in fig. 4, en fig, 6 is een doorsnede volgens een lijn VI-VI'.
Zoals uit de hierboven beschreven uitvoering volgens de uitvin-5 ding duidelijk zal zijn wordt de laag met hoge onzuiverheidsconcentratie gevormd na de drijvende poort en worden alle daarop volgende stappen uitgevoerd bij lage temperaturen, van 900°C of lager. Daardoor wordt de laag met hoge onzuiverheidsconcentraties niet overdreven gediffundeerd en kunnen de concentraties van de onzuiverheden goed beheerst 10 worden, waardoor de moeilijkheden worden overwonnen die men in de bekende techniek ontmoette. Omdat de gebieden met hoge onzuiverheidsconcentratie gevoxmd zijn buiten het kanaalgebied maar met dat gdied in aanraking, behoeft noch de breedte van het kanaalgebied, noch de drempelspanning te worden verhoogd, zoals dat bij de bekende techniek 15 wel het geval was. Omdat verder de drijvende poort zo wordt gevormd dat hij aan weerszijden over het bron- en putgebied heen steekt is er geen noodzaak tot het vergroten van de breedte van de stuurpoort die aangebracht wordt in een richting die het brongebied en het putgebied verbindt en die zo gevormd wordt dat de drijvende poort wordt bedekt.
20 De benodigde oppervlakken kunnen daardoor worden verkleind.
In de bovenstaande beschrijving worden de veldgebieden buiten hot aktieve gebied op dezelfde manier geconstrueerd als de tweede isolatielaag. Het is echter mogelijk om op de veldgebieden een dikke·isolatielaag achter te laten die gevormd is vóór de vorming van het bron- en 25 putgebied, of ora een dikke laag fosforsilicaatglas aan te brengen nadat de tweede poortisolatielaag is gevormd. Het meest eenvoudige is wanneur de stuurpoort wordt gevormd met aluminium, maar het is natuurlijk mogelijk om hem te voimen met gebruikmaking van silicium.
Aan de hand van fig. 4 is de stuurpoort beschreven als zijnde 30 -breder dan de drijvende poort. De werking zal echter niet erg worden 7905759 _ 9 _ beïnvloed zelfs wanneer de stuurpoort zo wordt ontworpen dat hij gelijk is aan of iets smaller is dan de drijvende poort. Het is editor veilig om deze poorten zo te ontwerpen als beschreven in fig. 4, zodat de schrijfsnelheid niet ongunstig wordt beïnvloed door de ver-5 kleinde capaciteit tussen de twee poorten, en zodat de betrouwbaarheid niet minder wordt0
Bovendien dienen de gebieden 8 met hoge onzuiverheidsconcentratj e niet noodzdcelijk in contact te worden gebracht met het brongebied 2 of het putgebied 3 maar kunnen ze worden gevormd op plaatsen waar 10 de gebieden 8 met hoge onzuiverheidsconcentratie niet in aanraking zijn met het brongebied 2 en evenmin met het putgebied 3.
Voorbeeld 2:
Het gebied met hoge onzuiverheidsconcentratie kan liggen over de gehele oppervlakken van het bron- en putgebied met uitzondering van 15 het kanaalgebied. In dat geval vindt de eerste avalanche ofwel plaats in een grensgebied tussen het gebied met hoge onzuiverheidsconcentratie en het brongebied, of in het overgangsgebied tussen het gebied met hoge onzuiverheidsconcentratie en het putgebied. Fig. 7 is een bovenaanzicht van deze uitvoering, waarin dezelfde verwijzingscijfers zijn 20 gekozen als in fig. 4 voor zover dezelfde onderdelen worden aangeduid. Er kunnen B+ ionen worden geïmplanteerd in bepaalde gebieden 11 met inbegrip van de drijvende poort 6. Evenals bij voorbeeld 1 worden de elektrische eigenschappen van het brongebied 2 en putgebied 3 niet veranderd, zelfs wanneer het gebied voor het implanteren van ionen 25 wordt uitgebreid tot het bron- en putgebied. Als gevolg daarvan wordt het oppervlak van het substraat dat zich bevindt tussen het brongebied 2 en het putgebied 3 in het gebied 11 en dat niet bedekt is met de drijvende poort 6 omgezet in een gebied met hoge onzuiverheidsconcentratie en met hetzelfde geleidbaarheidstype als het substraat.
30 _ Wanneer dus het gebied met hoge onzuiverheidsconcentratie wordt 7905759 -10-- »> uitgebreid over de gehele lengte tussen het brongebied en het putge-bied is het mogelijk om de stap van ionenimplantatie in de polykris-tallijne siliciumlaag, die in voorbeeld 1 werd uitgevoerd, achterwege te laten, In plaats daarvan kan het genoemde doel ook worden bereikt 5 door het implanteren van ionen voor de vorming van gebieden met hoge onzuiverheidsconcentratie, Bovendien kan de lengte van het kanaalge-bied worden verkort. Verder is het minimaal maken van de lengte van het gebied met hoge onzuiverheidsconcentratie dat in aanraking is met het brongebied of het putgebied, effektief om de ongewenste 10 avalanche stroom minimaal te maken.
Voorbeeld 3:
De dikte van de poortisolatielaag behoeft niet te worden verkleind over het gehele kanaalgebied, en B+ ionen behoeven evenmin te worden geïmplanteerd over een breed gebied zoals aangeduid door.he* 15 gebied 11 in fig, 7, In een in fig, 8 weergegeven uitvoering wordt he-siliciumsubstraat blootgelegd in gebieden 12 en 13 door het etsen van een poortisolatielaag 17 met een gewone dikte, met gebruikmaking van een masker? er wordt alleen een dunne poortisolatielaag gevormd op de gebieden 12 en 13, Fig. 9 is een doorsnede volgens de lijn IX-IX' in 20 fig. 8. Zoals blijkt uit fig. 9 is de isolatielaag 17 op een ander <anaalgebied tevoren gevormd met handhaving van een normale dikte (50 tot 120 nm), De isolatielaag 14 op de veldgebieden kan het gemak-<elijkste gelijktijdig worden gevormd met de poortisolatielaag 17 met normale dikte, zodat de dikte ervan hetzelfde zal zijn als de dikte 25 van de poortisolatielaag 17, Het is natuurlijk mogelijk om de dikte */an de film groter te maken, zoals als mogelijkheid genoemd in voorbeeld 1, Wanneer B+ ionen worden geïmplanteerd nadat de drijvende soort 6 is gevormd, zullen gebieden 15 en 16 met hoge onzuiverheidsconcentratie worden gevormd in het siliciumsubstraat 1, op de gedeelten 30 van de gebieden 12 en 13 die niet bedekt zijn met de drijvende poort q, 7905759 <4.
_ π_
Ts
Daarna worden de tweede isolatielaag 9 en de stuurpoort 10 op dezelfds manier gevormd als in voorbeeld 1 en 20
Wanneer het oppervlak van de dunne poortisolatielaag afneemt, neemt de capaciteit tussen de drijvende poort en het kanaal toe en 5 speelt de capaciteit tussen de stuurpoort en de drijvende poort een toenemende rol0 Het daaruit ontstane voordeel is dat de snelheid van de schrijf- en wisoperaties hoger wordt0 Voorbeeld 4:
In voorbeeld 1 werd vermeld dat de drijvende poort 6 niet nood-10 zakelijk aan weerskanten zowel over het brongebied 2 als over het putgebied 3 hoeft te steken0 Hier is het mogelijk om positief een poort te maken op een verschoven gebied dat niet bedekt is met de |drijvende poort 6 op het kanaalgebiedo Fig. 10 is een doorsnede die deze uitvoering laat zien0 De poortisolatielaag 17 met een gebruike-15 lijke dikte (50 tot 120 nm) is aangebracht op het kanaalgebied aan de zijde van de pute Volgens deze uitvoering steekt de drijvende poort 6 over een gedeelte van de isolatielaag op het brongebied 2 en een gedeelte van de poortisolatielaag 17«,
Met het aldus geconstrueerde geheugenelement kan een schakel-20 operatie worden uitgevoerd tussen het geheugengebied met de drijvende poort 6 en het putgebied, doordat het gebied met MOS-constructie de poortisolatielaag 17 heeft0 Dit wil zeggen als een drempelspanning van het gebied met MOS-constructie en met de poortisolatielaag 17 ingesteld wordt op een kleine positieve waarde, kan men de schakelaar 25 aan of uit laten zijn door een positieve spanning of een nulspanning aan de stuurpoort 10e Door deze operatie wordt het mogelijk om bepaalde lijnen of rijen in het geheugenstelsel te kiezen0
Hoewel in de voorgaande uitvoeringsvormen gesproken is over n-kanaalelementen is het natuurlijk ook mogelijk om het geleidbaar-30 -feeidstype om te keren» Verder is het, hoewel de beschrijving de gevallen 790 5 7 5 9 -12 — * behandelde waarin de drijvende poort zich bevindt aan de meest buifen gelegen zijde terwijl de ionen worden geïmplanteerd voor de vorming van de laag met hoge onzuiverheidsconcentratie, ook mogelijk om een isolatielaag te vormen met een dikte van ongeveer 50 nm op het gehele 5 oppervlak van de chip en ionen te implanteren vanuit de bovenzijde van de isolatielaag0 In dat geval wordt het gebied voor het implanteren van ionen bepaald door de drijvende poort; de energie voor het implanteren van de ionen dient eenvoudig te worden verhoogd in verhouding tot de dikte van de isolerende laag0 Wanneer een fotoweerstandslaag 10 wordt gebruikt als masker 7 dient de isolerende laag te bestaan uit siliciumnitride of siliciumoxyde, zodat de chip niet verontreinigd zal worden door het fotoweerstandsmateriaal0 De isolerende laag kan behouden blijven zelfs nadat ionen zijn geïmplanteerd, zodat hij word" gebruikt als tweede poortisolatielaag tussen de stuurpoort en de 15 drijvende poort,, - conclusies - 7905759

Claims (1)

  1. _13_ --—--- 1o Werkwijze voor het vervaardigen van een niet-vluchtig half-geleidergeheugen dat bestaat uit een brongebied en een putgebied, gevormd aan êên zijde van een halfgeleidersubstraat met een geleid-baarheidstype, terwijl het brongebied en het putgebied een geleid-5 baarheidstype hebben tegengesteld aan dat van het substraat, een eerste isolerende laag die gevormd wordt op een kanaalgebied dat zich bevindt tussen het bron- en het putgebied, een drijvende poort die gevormd is op tenminste een gedeelte van die eerste isolerende laag en die elektrisch drijft, een stuurpoort die gevormd is op de drijvende 10 jpoort via een tweede isolerende laag, en gebieden met hoge onzuiver-heidsconcentratie die gevormd zijn in of nabij een gedeelte van het kanaalgebied en met hetzelfde geleidbaarheidstype als het substraat, welke werkwijze gekenmerkt is doordat de drijvende poort gevormd wordt v<5ér de gebieden met hoge onzuiverheidsconcentratle, 15 en dat die gebieden met hoge onzuiverheidsconcentratie worden gevormd juist buiten het kanaalgebied doordat ze zichzelf richten ten opzichte van de drijvende poort wanneer die poort wordt gebruikt als deel van een masker0 2o Werkwijze volgens conclusie 1, met het kenmer< 20 dat de gebieden met hoge onzuiverheidsconcentratie worden gevormd doordat ze zichzelf richten ten opzichte van de drijvende poort alsmede ten opzichte van het brongebied of het putgebied, 3e Werkwijze volgens conclusie 2, met het kenmeri dat de gebieden met hoge onzuiverheidsconcentratie zichzelf richten 25 ten opzichte van zowel het brongebied als het putgebied0 7905759 _ 14 _ Werkwijze volgens conclusie 1, m e t h e t k e n m e r ]< dat een dunne isolatielaag wordt gevormd op het kanaalgebied en op tenminste een gedeelte van het gebied langs de zijden die het bron-gebied en het putgebied snijden, dat een dikke isolatielaag wordt ge-5 vormd op andere gebieden, dat de drijvende poort zo wordt gevormd dat hij een gedeelte bedekt van de dunne isolerende laag en dat hij de dikke isolerende laag geheel bedekt, en dat de gebieden met hoge on-zuiverheidsconcentratie worden gevormd door de dunne isolerende laag die niet bedekt is op de drijvende poort. 10 50 Werkwijze volgens conclusie. l,met het kenmerk dat een dikke laag voor het isoleren van de poort en een dunne laag voor het isoleren van de poort dichtbij elkaar worden gevormd op het «anaalgebied, dat een gewone halfgeleider van MOS-type wordt gevormd op de dikke laag voor het isoleren van de poort, en dat een niet-15 vluchtig geheugen wordt gevormd op de dunne laag voor het isoleren van de poort. >
NL7905759A 1978-07-31 1979-07-25 Werkwijze voor het vervaardigen van een niet-vluchtig halfgeleidergeheugen. NL7905759A (nl)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP9263478A JPS5519851A (en) 1978-07-31 1978-07-31 Manufacture of non-volatile memories
JP9263478 1978-07-31

Publications (1)

Publication Number Publication Date
NL7905759A true NL7905759A (nl) 1980-02-04

Family

ID=14059866

Family Applications (1)

Application Number Title Priority Date Filing Date
NL7905759A NL7905759A (nl) 1978-07-31 1979-07-25 Werkwijze voor het vervaardigen van een niet-vluchtig halfgeleidergeheugen.

Country Status (4)

Country Link
US (1) US4295265A (nl)
JP (1) JPS5519851A (nl)
DE (1) DE2931031C2 (nl)
NL (1) NL7905759A (nl)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4332077A (en) * 1979-08-10 1982-06-01 Rca Corporation Method of making electrically programmable control gate injected floating gate solid state memory transistor
IT1209227B (it) * 1980-06-04 1989-07-16 Sgs Microelettronica Spa Cella di memoria non volatile a 'gate' flottante elettricamente alterabile.
DE3141390A1 (de) * 1981-10-19 1983-04-28 Deutsche Itt Industries Gmbh, 7800 Freiburg Floating-gate-speicherzelle, bei der das schreiben und loeschen durch injektion heisser ladungstraeger erfolgt
JPS58119672A (ja) * 1982-01-09 1983-07-16 Mitsubishi Electric Corp 半導体不揮発性メモリ装置
JPS58190069A (ja) * 1982-04-29 1983-11-05 Mitsubishi Electric Corp 半導体不揮発性メモリ装置
JPS5963765A (ja) * 1982-10-04 1984-04-11 Mitsubishi Electric Corp 浮遊ゲ−ト型不揮発性メモリ−装置
JPS59187268A (ja) * 1983-04-07 1984-10-24 Hanshin Electric Co Ltd 車両用表示情報計測装置
DE3576245D1 (de) * 1984-05-17 1990-04-05 Toshiba Kawasaki Kk Verfahren zur herstellung eines nichtfluechtigen halbleiter-eeprom-elementes.
US4997781A (en) * 1987-11-24 1991-03-05 Texas Instruments Incorporated Method of making planarized EPROM array
IT1227989B (it) * 1988-12-05 1991-05-20 Sgs Thomson Microelectronics Matrice di celle di memoria eprom con struttura a tovaglia con migliorato rapporto capacitivo e processo per la sua fabbricazione
US5296396A (en) * 1988-12-05 1994-03-22 Sgs-Thomson Microelectronics S.R.L. Matrix of EPROM memory cells with a tablecloth structure having an improved capacitative ratio and a process for its manufacture
US5070843A (en) * 1989-05-15 1991-12-10 Mitsubishi Denki Kabushiki Kaisha Ignition timing control apparatus of internal-combustion engine
JP2509717B2 (ja) * 1989-12-06 1996-06-26 株式会社東芝 半導体装置の製造方法
ATE217448T1 (de) * 1990-01-22 2002-05-15 Silicon Storage Tech Inc Nichtflüchtige elektrisch veränderbare eintransistor-halbleiterspeicheranordnung mit rekristallisiertem schwebendem gate
US5045488A (en) * 1990-01-22 1991-09-03 Silicon Storage Technology, Inc. Method of manufacturing a single transistor non-volatile, electrically alterable semiconductor memory device
IT1252214B (it) * 1991-12-13 1995-06-05 Sgs Thomson Microelectronics Procedimento per la definizione di porzioni di ossido sottile particolarmente per celle di memoria a sola lettura programmabili e cancellabile elettricamente.
BE1007475A3 (nl) * 1993-09-06 1995-07-11 Philips Electronics Nv Halfgeleiderinrichting met een niet-vluchtig geheugen en werkwijze ter vervaardiging van een dergelijke halfgeleiderinrichting.
US5479368A (en) * 1993-09-30 1995-12-26 Cirrus Logic, Inc. Spacer flash cell device with vertically oriented floating gate
US5640031A (en) * 1993-09-30 1997-06-17 Keshtbod; Parviz Spacer flash cell process
US5620913A (en) * 1996-05-28 1997-04-15 Chartered Semiconductor Manufacturing Pte Ltd. Method of making a flash memory cell
JP2000183346A (ja) * 1998-12-15 2000-06-30 Toshiba Corp 半導体装置及びその製造方法
US6090668A (en) * 1999-02-11 2000-07-18 Taiwan Semiconductor Manufacturing Company Method to fabricate sharp tip of poly in split gate flash
US6765258B1 (en) * 2002-07-31 2004-07-20 Intelligent Sources Development Corp. Stack-gate flash memory cell structure and its contactless flash memory arrays
US9978848B2 (en) * 2015-07-17 2018-05-22 Avago Technologies General Ip (Singapore) Pte. Ltd. UTBB FDSOI split gate devices

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3789504A (en) * 1971-10-12 1974-02-05 Gte Laboratories Inc Method of manufacturing an n-channel mos field-effect transistor
US4096522A (en) * 1974-09-26 1978-06-20 Tokyo Shibaura Electric Co., Ltd. Monolithic semiconductor mask programmable ROM and a method for manufacturing the same
JPS5851427B2 (ja) * 1975-09-04 1983-11-16 株式会社日立製作所 絶縁ゲ−ト型リ−ド・オンリ−・メモリの製造方法
US4114255A (en) * 1976-08-16 1978-09-19 Intel Corporation Floating gate storage device and method of fabrication
US4090289A (en) * 1976-08-18 1978-05-23 International Business Machines Corporation Method of fabrication for field effect transistors (FETs) having a common channel stopper and FET channel doping with the channel stopper doping self-aligned to the dielectric isolation between FETS
JPS54107269A (en) * 1978-02-10 1979-08-22 Nec Corp Non-volatile semiconductor memory and its production

Also Published As

Publication number Publication date
JPS5519851A (en) 1980-02-12
JPS5729860B2 (nl) 1982-06-25
DE2931031C2 (de) 1985-05-09
US4295265A (en) 1981-10-20
DE2931031A1 (de) 1980-02-14

Similar Documents

Publication Publication Date Title
NL7905759A (nl) Werkwijze voor het vervaardigen van een niet-vluchtig halfgeleidergeheugen.
US5153144A (en) Method of making tunnel EEPROM
KR930007195B1 (ko) 반도체 장치와 그 제조 방법
US5204835A (en) Eprom virtual ground array
US5352620A (en) Method of making semiconductor device with memory cells and peripheral transistors
KR950011025B1 (ko) 반도체 기억 장치
US5151375A (en) EPROM virtual ground array
US5726471A (en) Programmable non-volatile memory cell and method of forming a programmable non-volatile memory cell
US20050162926A1 (en) Split-gate type nonvolatile memory devices and methods for fabricating the same
KR100292159B1 (ko) 집적회로및집적회로제조방법
JPH07221209A (ja) プログラム用の高い熱い電子注入効率のための浮遊ゲートとドレイン間にギャップを有するフラッシュｅｅｐｒｏｍセル
USRE37959E1 (en) Semiconductor integrated circuit device and method of manufacturing the same
JPH03155168A (ja) メモリデバイス
KR20040083374A (ko) 매립 부동 게이트 및 포인트 채널 영역을 구비한 부동게이트 메모리 셀의 반도체 메모리 어레이
JPH05102490A (ja) 半導体記憶装置およびその製造方法
US5340760A (en) Method of manufacturing EEPROM memory device
KR100350819B1 (ko) 전계효과장치
US5189497A (en) Semiconductor memory device
US7408219B2 (en) Nonvolatile semiconductor memory device
EP0298430A2 (en) Semiconductor device having a floating gate
US5604142A (en) Method of making an EPROM with peripheral transistor
US6300194B1 (en) Method for manufacturing semiconductor integrated electronic memory devices having a virtual ground cells matrix
KR910007375B1 (ko) 반도체기억장치
US6251736B1 (en) Method for forming contactless MOS transistors and resulting devices, especially for use in non-volatile memory arrays
KR100685880B1 (ko) 플래쉬 이이피롬 셀 및 그 제조방법

Legal Events

Date Code Title Description
A1A A request for search or an international-type search has been filed
BB A search report has been drawn up
A85 Still pending on 85-01-01
BV The patent application has lapsed