KR980011939A - 이온화된 금속 접착층을 사용한 알루미늄 홀 충전 방법 - Google Patents
이온화된 금속 접착층을 사용한 알루미늄 홀 충전 방법 Download PDFInfo
- Publication number
- KR980011939A KR980011939A KR1019970032158A KR19970032158A KR980011939A KR 980011939 A KR980011939 A KR 980011939A KR 1019970032158 A KR1019970032158 A KR 1019970032158A KR 19970032158 A KR19970032158 A KR 19970032158A KR 980011939 A KR980011939 A KR 980011939A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- aluminum
- pvd
- chamber
- density plasma
- Prior art date
Links
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 title claims abstract description 59
- 229910052782 aluminium Inorganic materials 0.000 title claims abstract description 59
- 238000000034 method Methods 0.000 title claims abstract description 39
- 229910052751 metal Inorganic materials 0.000 title claims description 30
- 239000002184 metal Substances 0.000 title claims description 30
- 239000012790 adhesive layer Substances 0.000 title 1
- 238000005240 physical vapour deposition Methods 0.000 claims abstract description 55
- 230000004888 barrier function Effects 0.000 claims abstract description 30
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 14
- 239000010703 silicon Substances 0.000 claims abstract description 14
- 238000012545 processing Methods 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 115
- 238000000151 deposition Methods 0.000 claims description 30
- 239000010936 titanium Substances 0.000 claims description 28
- 230000008021 deposition Effects 0.000 claims description 22
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 19
- 229910052719 titanium Inorganic materials 0.000 claims description 19
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 16
- 238000012546 transfer Methods 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 238000004544 sputter deposition Methods 0.000 claims description 10
- 229910052757 nitrogen Inorganic materials 0.000 claims description 8
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical group [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 6
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 230000006698 induction Effects 0.000 claims description 4
- 239000003870 refractory metal Substances 0.000 claims description 4
- 150000002739 metals Chemical class 0.000 claims description 3
- 239000002344 surface layer Substances 0.000 claims description 3
- 230000001939 inductive effect Effects 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 12
- 229910010421 TiNx Inorganic materials 0.000 abstract description 9
- 238000009826 distribution Methods 0.000 abstract description 6
- 210000002381 plasma Anatomy 0.000 description 30
- 235000012431 wafers Nutrition 0.000 description 20
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 description 11
- 230000008569 process Effects 0.000 description 10
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 6
- 239000007789 gas Substances 0.000 description 6
- 239000010408 film Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000006117 anti-reflective coating Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 238000001878 scanning electron micrograph Methods 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000001816 cooling Methods 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000000945 filler Substances 0.000 description 2
- 238000005429 filling process Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000001000 micrograph Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910000967 As alloy Inorganic materials 0.000 description 1
- BSYNRYMUTXBXSQ-UHFFFAOYSA-N Aspirin Chemical compound CC(=O)OC1=CC=CC=C1C(O)=O BSYNRYMUTXBXSQ-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- XAGFODPZIPBFFR-OUBTZVSYSA-N aluminium-28 atom Chemical compound [28Al] XAGFODPZIPBFFR-OUBTZVSYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 238000001764 infiltration Methods 0.000 description 1
- 230000008595 infiltration Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 238000004626 scanning electron microscopy Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 238000005478 sputtering type Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 239000013077 target material Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 230000032258 transport Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68707—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a robot blade, or gripped by a gripper for conveyance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
- H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Robotics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
본 발명은 특히 하부 레벨이 실리콘이 되는 집적 회로내의 2개 배선 레벨 사이에 접속된 홀이 좁은 홀에 의해 접속되는 집적 회로를 위한 홀 충전 방법에 관한 것이다. 우선, 물리 기상 증착(PVD) 처리는 홀내에 장벽 3중 층을 충전한다. 장벽 3중층은 고밀도 플라즈마 환경하에 성장하는 Ti, TiN 및 경사 분포 TiNx의 순차적 층을 포함한다. 그 후에, 제 1 알루미늄층은 고밀도 플라즈마의 환경하에 PVD 증착된다. 다음에 충전 알루미늄 층은 표준 PVD 기술에 의해 증착된다.
Description
본 발명은 일반적으로 집적 회로에 관한 것으로서, 특히 금속과 반도체 사이에 형성되는 장벽 층, 및 도체를 사용한 상기 장벽층 커버 방법에 관한 것이다.
현대 반도체 집적 회로는 통상 다른 재료가 유전체를 위해 고려되더라도 이를테면 종종 산화물층으로서 간단히 참조되는 이산화 실리콘 또는 실리카와 같은 유전체(절연) 층에 의해 분리되는 다중 층을 포함한다. 상기층은 중간 산화물 층을 관통하는 홀에 의해 전기적으로 상호 접속되어 다소의 하부 도전 형상과 접촉한다. 홀이 에칭된 후, 이들은 상부층과 하부층을 전기적으로 접속하기 위해, 금속, 이를테면 알루미늄으로 충전된다. 일반적 구조는 플러그로서 참조된다. 하부층이 실리콘 또는 폴리실리콘이라면, 상기 플러그는 콘택트이다. 하부층이 금속이라면, 상기 플러그는 비아이다.
플러그는 미래 크기가 계속 감소되고 있기 때문에 집적 회로가 증가하는 밀도의 회로 엘리먼트로 형성됨에 따라 점차 어려운 문제를 제시하고 있다. 산화물층의 두께는 부득이 1㎛에 인접하는 것으로 보이는 반면, 플러그의 직경은 0.25㎛ 또는 0.35㎛로부터 0.18㎛ 이하에 인접하여 감소되고 있다. 결과적으로, 플러그의 종횡비, 즉 이들의 깊이 대 최소 측면 치수의 비는 5 : 1 이상으로 떨어지고 있다.
이런 홀을 금속을 사용하여 충전하는 것은 2개 주요 어려움을 제공한다.
첫째 어려움은 적어도 경제적으로 충분히 빠르고 이전에 형성된 층을 열화시키지 않는 충분히 낮은 온도에서 충전 처리를 사용하여 포함된 보이드를 형성하지 않고 이런 홀을 채우는 것이다. 어떤 포함된 보이드는 플러그를 통한 도전성을 감소시켜 실질적 안정성 문제를 유도한다. 금속을 사용하여 좁은 홀을 충전할 수 있는 화학 기상 증착(CVD)이 공지되어 있지만, CVD는 완전한 충전 처리를 위해 너무 느리게 될 수 있다고 고려된다. 선택적으로 스퍼터링으로 명명되는 물리 기상 증착(PVD)은 그것의 빠른 증착 속도 때문에 바람직한 충전 처리이다. 그러나, PVD는 깊고 좁은 홀을 본래 균일하게 코팅하지 않는다. 깊은 홀에 대한 PVD 적용의 기본적 시도는 증착된 재료가 자연적으로좁고 깊은 형상내로 흐르도록 뜨거운 기판산에 금속을 스퍼터링 하는 것이다. 이런 처리는 전형적으로 재흐름(reflow)으로 참조된다. 그러나, 고운 재흐름은 높은 열적 예산을 초래하고, 일반적으로 열적 예산은 복잡한 집적 회로에 대해 극소화되어야 한다. 더욱이, 고온에서도 금속은 매우 좁은 개구부내로 항상 쉽게 흐르지 않는다.
두 번째 어려움은 알루미늄 콘택트가 사실상 하부 반도전 실리콘과 호환되지 않는다는 것이다. 적당하게 높은 온도, 이를테면 좁은 홀내의 알루미늄의 흐름을 위해 요구되는 온도에서 알루미늄은 실리콘내로 확산하여 그것의 반도전 특성을 심각하게 열화시키는 경향이 있다. 따라서, 확산 장벽이 알루미늄과 하부 실리콘 사이에 배치될 필요가 있다.
이런 문제들은 미국특허 출원 제 08/511,825호의 계속 출원인 미국 특허 출원 제 08/628,835호에 개시되어 있다.
도 1의 단면도에 도시된 바와 같이, 깊이 12와 폭 14에 의해 한정된 종횡비를 가지는 콘택트홀(10)은 유전체 층(16)을 통과하여 실리콘의 표면 층을 포함하는 더욱 어려운 위치에 있는 하부기판(18)까지 에칭된다. 상기 홀 충전 처리에서, 상기 콘택트 홀(10)은 티타늄(Ti) 층(20) 및 경사 분포(graded) 티타늄 질화물(TiNx)로 균일하게 코팅된다. 즉, 상기 경사 분포 층(24)은 그것의 하부에서 TiN으로 시작되지만 상부 부분은 Ti가 거의 빈약하다. 이런 3개 층은 하부층에 대한 균일성과 접착성을 제공하고 이후에 증착된 알루미늄에 대한 충분한 침윤(wetting)을 제공하는 3중층 장벽(26)을 형성한다. 그 후에, 금속층(28)은 보이드 없이 홀을 채우기 위해 상기 홀(10) 내에 스퍼터링 증착된다. 즉, 상기 3중층 장벽(26)은 적당한 온도에서 홀(10)내로 쉽게 흐르는 상기 이후에 충전된 알루미늄에 대해 충분히 침윤되는 반면, 그럼에도 불구하고 3중층 장벽(26)은 알루미늄(28)과 하부 실리콘(18) 사이에 충분한 확산 장벽을 제공한다.
Xu 등에 따르면, 상기 3중층(20, 22, 24)의 침윤량은 이들을 고밀도 PVD 반응기에서 증착함으로써 증진된다. 다른 한편, 이들은 알루미늄 층(28)이 저밀도 플라즈마로 일반적 PVD 챔버에서 스퍼터링 증착되어야 한다고 권고한다. 특히, 이들은 상기 알루미늄 층(28)이 저밀도 플라즈마로 일반적 PVD 챔버에서 스퍼터링 증착되어야 한다고 권고한다. 제 냉각 단계에서, 알루미늄의 시드(seed) 층(30)은 어느정도 균일한 알루미늄 층으로 하부 장벽 3중층(26)을 균일하게 코팅하기 위해 200℃ 이하의 기판 온도에서 스퍼터링 증착된다. 제 2 가열 단계에서, 알루미늄의 충전층(32)은 콘택트 홀(10)내로 흘러 그것을 충전하도록 고온에서 스퍼터링 증착된다. 이온화된 금속 도금(IMP : ionized metal plating) 에 의해 성장된 3중층 장벽(26)의 장점은 가열 Al 충전층(32)이 400℃ 이하, 보고된 데이터에 따르면 350℃ 만큼 낮은 온도에서도 충전될 수 있다는 것이다. 상기 가열 층(32)은 시스템 처리량을 개선하도록 어느정도 높은 속도로 증착될 수 있다. 2개 알루미늄 층(30, 32)이 주로 이들의 서로 다른 증착 온도로 구별되기 때문에, 이들은 아마 단지 저밀도 플라즈마를 전개할 수 있는 단일 일반적 PVD 챔버내에서 증착될 것이다. 또한 2개 증착은 증착동안 떨어지는 온도를 이용하여 연속적으로 수행될 수 있다. 결과적으로 2개 Al 층(30, 32)은 이들 사이에 명확한 경계가 없다.
콘택트 홀 충전의 관계에서, 고밀도 플라즈마는 내부의 전체 부피를 실질적으로 채우고 플라즈마의 본질부에서 1011㎝-3 이상의 평균 이온 밀도를 가지는 것과 같은 하나의 센스로 정의된다. 일반적 플라즈마 증진된 PVD 반응기는 상당히 더 낮은 이온 밀도의 플라즈마를 수행한다. 고밀도 플라즈마가 다수의 서로 다른 타입의 반응기에 사용 가능하더라도, 이들은 바람직하게 유도 결합된 플라즈마 반응기, 이를테면 도 2의 도식적 단면으로 도시된 타입에서 달성된다. 간단히 기술해야 하기 때문에, 이것은 이온화된 금속 플라즈마 또는 도금((IMP : ionized metal plasma or plating) 반응기로 참조된다.
개략적으로만 언급된 상기 도면에 도시된 바와 같이, 진공 챔버(40)는 챔버 벽(42)과 타겟 후면 플레이트(44)에 의해 주로 한정된다. PVD 타겟(46)은 상기 타겟 후면 플레이트(44)에 부착되고 스퍼터링 증착되는 재료의 적어도 일부를 포함하는 배치를 가진다. 티타늄(Ti)과 질화 티타늄(TuN) 둘다의 증착을 위해, 상기 타겟(46)은 티타늄으로 형성된다. PVD 막의 층으로 스퍼터링 증착되는 기판(48)은 상기 타겟(46)에 마주하는 받침대 전극(50) 상에 지지된다. 처리 가스는 개별 유량 제어기(56, 58)에 의해 측량된 바와 같은 가스 소스(52.54)와 요구된 저압으로 챔버(40)을 유지하는 진공 펌프 시스템(60)으로부터 상기 챔버(40)에 공급된다.
유도 코일(62)은 타겟(46)과 받침대(50) 사이의 공간을 둘러싼다. 3개 개별 전력 공급원은 유도적으로 결합된 스퍼터링 챔버의 타입에 사용된다. DC 전력 공급원(64)은 상기 받침대(50)에 관련하여 네거티브적으로 상기 타겟(46)을 바이어싱한다. RF 전력 소스(66)는 상기 유도 코일(62)에 메거헤르츠 범위의 전력을 공급한다. 상기 타겟(46)과 기판(48) 사이에 인가된 DC 전압은 처리 가스가 플라즈마를 방전하고 형성하도록 상기 챔버에 공급되도록 한다. 상기 코일(62)에 의해 챔버(40)내에서 유도적으로 결합된 상기 RF 코일 전력은 상기 플라즈마의 밀도, 즉 이온화된 미립자의 밀도를 증가시킨다. 상기 타겟(46) 배후에 배치된 자석(68)은 스퍼터링 효율을 증가하도록 상기 타겟(46)에 인접한 플라즈마의 밀도를 증가시킨다. 다른 RF 전력 소스(70)은 플라즈마에 관련하여 받침대를 바이어싱하기 위해 상기 받침대(50)에 100㎑ 내지 수 메거헤르츠 범위의 주파수로 전력을 인가한다.
상기 가스 소스(54)로부터 아르곤은 주 스퍼터링 가스이다. 그것은 플라즈마에서 이온화하고, 그것의 포지티브 차아징된 이온은 타겟(46)으로부터 이온이 미립자를 스퍼터링하는 충분한 에너지로 네거티브 바이어싱된 타겟(46)에 부착된다. 즉, 타겟 원자 또는 다중 원자 미립자는 타겟 재료의 막으로서 상기 기판상에 증착되도록 상기 기판(48)을 때린다. 상기 타겟(46)이 티탄늄 또는 티타늄 합금이고 추가 반응이 없다고 가정하면, 티타늄 막이 스퍼터링 증착되고, 또는 알루미늄 타겟의 경우에는 알루미늄막이 형성된다.
반응성 스퍼터링으로 불리우는 공정에서 TiN의 스퍼터링 증착을 위해, 가스성 질소가 또한 아르곤과 함께 상기 가스 소스(52)로부터 상기 챔버 (40)내에 공급된다. 상기 질소는 질화 티타늄을 형성하기 위해 화학적으로 상기 기판상에 증착되는 티타늄의 표면층과 반응한다.
Xu 등의 인용된 특허에 개시된 바와 같이, 상기 챔버(40)에 인가된 대량의 코일 전력에 의해 주로 초래된 고밀도 플라즈마는 이들이 플라즈마로 변형될 때 이온화되는 스퍼터링 종류의 분획을 증가시켜 일정기간 이온화된 금속이 도금된다. 상기 받침대(50)에 인가된 웨이퍼 바이어스 전력은 상기 받침대(50)가 상기 플라즈마에 관련하여 DC 바이어싱 되도록 하고, 상기 전압 강하는 상기 기판(48)에 인접한 플라즈마 외장내에 발생한다. 그러므로,상기 바이어스 전력은 상기 기판(48)을 때리는 스퍼터링 종류의 에너지와 방향성을 제어하는 수단을 제공한다.
Xu 등은 Ti/TiN/TiNx 장벽 3중층(26)이 여러 가지 전압 레벨이 고밀도 플라즈마를 형성하도록 설정되는 이온화된 금속 도금(IMP) 처리에서 증착되어야 한다고 개시하고 있다. 이들은 도 1에 도시된 바와 같은 IMP 장벽 3중층(26)이 상기 콘택트 홀(10)에 증착될 때 알루미늄이 유도적으로 결합된 RF 전력을 사용하지 않고 고밀도 플라즈마를 형성하지 않는 일반적 PVD 반응기에서 순차적으로 증착될 때 상기 콘택트 홀(10)내로의 알루미늄의 흐름을 증진시킨다는 것을 알았다. 이런 뛰어난 재흐름은 좁은 개구부에서의 2가지 특성을 요구하는 것으로 믿어진다. 상기 장벽층은 연속적인 매우 얇은 막을 형성하도록 하부층(SiO2 또는 Si)에 잘 접착할 필요가 있다. 상기 알루미늄은 그것이 상당히 낮은 온도로 장벽층상으로 흐르도록 장벽층에 잘 침윤되도록 하는데 요구된다.
TiN IMP 장벽 3중 층이 순차적 증착된 일반적 PVD 알루미늄의 재흐름 증진의 분명한 장점을 제공하더라도, 처리 요구가 더욱 필요로 될 때 좁은 개구부내의 재흐름의 추가 진보가 요구된다.
본 발명의 목적은 좁은 홀과 구조를 충전하는 방법을 제공하는 것이다.
제 1도는 집적 회로내의 공지된 타입의 콘택트의 개략적 단면도.
제 1도는 물리 기상 증착(PVD)을 위한 이온화된 금속 처리(IMP) 반응기의 개략적 측면도.
제 3도는 본 발명에 따른 집적 회로내의 콘택트의 개략적 단면도.
제 4도는 본 발명을 통합하는 알루미늄 홀 충전 처리의 순서도.
제 5도는 비아의 형성을 도시하는 종래 기술의 콘택트의 주사 전자 현미경도(SEM)를 나타내는 도면.
제 6도는 본 발명의 콘택트에 대한 SEM을 나타내는 도면.
제 7도는 본 발명에 이용할 수 있는 여러가지 반응 챔버를 통합하는 통합된 처리 수단의 개략적 평면도.
* 도면의 주요 부분에 대한 부호의 설명
10 : 콘택트 홀 18 : 기판
20 : Ti층 22 : TiN 층
24 : TiNx층
우선 상기 홀은 하나이상의 TiN층 또는 다른 내화성 금속 재료를 포함하는 장벽 층으로 충전된다. 그 후에, 비내화성 금속, 이를테면 알루미늄은 이온화된 금속 처리(IMP), 즉 고밀도 플라즈마의 존재하에 상기 홀내에 코팅된다. 그 후에, 상기 홀의 나머지는 저밀도 플라즈마를 포함하는 표준 PVD 처리로 충전된다.
이제 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.
본 발명에 따라 형성된 콘택트는 도 3의 단면도로 도시된다. 상기 콘택트는 상기 기판(18)의 실리콘 표면상에 놓이는 상기 산화물층(16)내에 에칭된 상기 콘택트 홀(10)내에 형성된다. 도 1에 도시된 Xu 등에서와 같이, IMP 장벽 3중층(26)은 상기 콘택트 홀(10)내에 증착된다. 상기 장벽 3중 층은 모두 이온화된 금속 도금(IMP) 처리에 의해 고밀도 플라즈마내에서 스퍼터링되는 Ti층(20), TiN층(22) 및 경사 분포 TiNx 층(24)을 포함한다.
본 발명에 따르면, IMP알루미늄 층(70) 은 이를테면 도 2의 반응기에서 수행되는 것과 같은 IMP 처리, 즉 고밀도 플라즈마에서 상기 장벽 3중 측(26) 상에 스퍼터링 증착된다. 표준 알루미늄층(72)은 바람직하게 저밀도 플라즈마를 이용하는 일반적 PVD처리에 의해 상기 IMP 알루미늄층(70)상에 스퍼터링 증착된다. 상기 IMP 알루미늄층(70)은 쉽게 상기 콘택트 홀(10) 내에 균일하게 코팅되고 이후에 증착된 알루미늄 충전재 층(72)을 위한 시드 층을 형성한다. 유리하게, 상기 IMP 알루미늄층(70)은 실온에서 증착될수 있고, 상기 알루미늄 충전재층(70)은 상당히 느린 증착 온도에서 상기 콘택트 홀(10)을 효과적으로 충전할 수 있다. 즉, 상기 전체 처리는 낮은 열적 예산을 가진다. 그럼에도 불구하고, 상기 콘택트 홀은 효과적으로 충전되고 평탄화된다.
본 발명의 바람직한 처리 실시예를 위한 완전한 처리 절차는 도 4의 순서도에 의해 도시된다. 단계80 에서, 콘택트 홀은 중첩 산화물 층을 통과하여 상기 콘택트 홀의 부근에 적어도 실리콘 표면을 가지는 하부 기판까지 에칭된다. 이하의 실시예에서 기술된 다소의 세정 단계후, 단계82 에서 IMP PVD 챔버는 상기 홀내에 티타늄 층을 스퍼터링 증착한다. 단계 84 에서, 상기 티타늄 층은 상기 하부 실리콘에 대해 실리콘에 대해 실리사이드화 될 수 있도록 어닐링된다. 단계 86에서, IMP PVD 챔버내는 상기 반응 챔버내에 질소를 부가적으로 수용함으로써 상기 콘택트 홀내의 티타늄층상에 TiN의 층을 반응적으로 스퍼터링한다. 단계 88 에서, PVD 챔버는 상기 TiN층상에 경사 분포 TiNx 층을 스퍼터링 증착한다. 이것은 거의 전형적으로상기 이전 단계 86 으로부터 질소의 공급을 차단함으로써 달성되고 상기 챔버내의 찌꺼기 질소 또는 Ti 타겟내에 매립된 질소는 순수 Ti 층이 증착될때까지 점차 고갈된다. 단계 90에서, 사기 웨이퍼는 알루미늄의 층이 IMP에 의해 증착되는 다른 IMP PVD 챔버로 이송된다. 단계92에서, 상기 웨이퍼는 표준 가열 공정으로 알루미늄 충전 층을 증착하는 표준 PVD 챔버에 이송된다.
실시예
콘택트 홀을 1.2㎛의 두께를 가지는 유전체층을 통해 에칭된다. 상기 콘택트 홀은 0.35㎛의 직경을 가진다. 그러므로, 상기 콘택트 홀은 3.5:1의 종횡비를 가진다. PVD 증착 이전에, 상기 에칭된 웨이퍼는 동등한 25㎚의 산화물이 제거되는 PVD 가스 제거와 전세정을 1분 동안 겪게 된다.
다음에 상기 웨이퍼는 장벽 3중 층의 증착을 위해 도 2에 도시된 바와 같이 제 1 IMP 챔버내로 이송된다. 상기 티타늄 타겟은 6㎾로 DC 바이어싱되고, 상기 코일은 1.5㎾로 RF 바이어싱되며, 티타늄 처리동안 받침대는 플라즈마와 관련하여 약 -50V DC 바이어스를 형성하기 위해 충분히 바이어싱 된다. 다음에 상기 3중 층은 질소의 차단후 5초 티타늄 스퍼터링으로부터 초래하는 20㎚의 티타늄, 80㎚ 의 TiN, 및 약 10㎚의 TiNx 두께를 가지고 증착된다.
다음에 상기 웨이퍼는 알루미늄 타겟을 가지는 다른 IMP 챔버에 이송된다. 상기 바이어싱 조건은 상기 받침대에 인가되는 바이어스가 없다는 것만 제외하면 동일하다. 상기 받침대상의 바이어스 존재는 약간의 효과가 있는 것으로 증명되었다.) 아르곤은 200㎚ 알루미늄이 상기 IMP 처리에 의해 스퍼터링 증착되는 동안 상기 챔버내에서 30mtorr의 압력으로 유지된다.
그후에, 상기 웨이퍼는 가열 알루미늄이 전형적 스퍼터링 증착에 의해 증착되는 일반적 PVD 챔버로 이송된다. 상기 가열 알루미늄의 층은 평면 표면에서 측정될 때 1.5㎛ 두께를 가지고, 그것은 약 375℃의 온도로 유지된 기판에 증착된다.
상기 얻어지는 구조는 구조는 주사 전자 현미경(SEM)으로 구분되고 평가된다. 현미경도는 도 5에 도시된다. 모든 경우에, 가열 알루미늄은 보이드 없이 상기 콘택트 홀을 완전히 충전한다. 콘택트 홀의 상부 중앙에서 바라본 수직 형상과 하부에서 바라본 텐트 구조는 상기 SEM 의 인위적 결과이다.
상대적인 실시예
상대적 테스트는 Xu에 의해 제시된 일반 구조로 수행된다. 즉, 본 발명의 IMP 알루미늄 층은 저밀도 플라즈마에서 실온에 가깝게 증착되는 가열 표준 PVD 알루미늄 층에 의해 대체된다. 또한, 상기 받침대는 -50V의 DC 자기 바이어스를 형성하도록 바이어싱된다.
상기 얻어지는 현미경도는 도 6에 도시되어 있다. 모든 경우에, 상당한 보이드는 상기 홀 중간 위쪽으로 연장하는 4개 콘택트 중 하나의 상기 콘택트 홀의 하부에서 발달되었다. 상기 보이드는 가열 알루미늄이 불충분하게 재흐름된다는 것을 나타낸다 이런 보이드는 이들이 형성하는 높은 콘택트 저항 때문에 상업적 처리에 부적당하다. 이런 실험 결과는 Xu 등의 방법이 2 실시예의 구조와 비교를 위해 최적화될 수 없다는 것을 나타낸다는 것으로 해석해서는 안되지만, 상기 결과는 적어도 하나의 조합을 위해 상기 IMP 알루미늄 층이 일반적 PVD 냉각 알루미늄 층보다 양호한 시드층을 제공한다는 것을 나타낸다.
본 발명은 바람직하게 미국 특허 제 5,186,718호에 기능적으로 개시되는 도 7의 평면도에 도시된 Endure5500과 같은 집적 다중 챔버 수단상에서 실행된다.
웨이퍼는 개별 로드록 챔버내에 로딩된 웨이퍼 카세트로부터 시스템 내부와 외부로 웨이퍼를 이송하도록 구성된 2개 개별적으로 동작되는 로드록 챔버(100,102)에 의해 시스템내로 로딩된다. 로드록이 도시되지 않은 슬릿 밸브를 통해 선택적으로 접속될 수 있는 제 1 웨이퍼 이송 챔버(104)의 압력은 알맞은 저압, 예를 들어 10-3 내지 10-4Torr로 카세트의 대기압 또는 다소낮은 압력 사이로 조정될 수 있다. 상기 제 1 이송 챔버(104)와 선택된 로드록 챔버(100, 102)의 펌핑 다운후, 상기 제 1 이송 챔버(104)내에 배치된 제 1 로봇(106)은 카세트로부터 2개 웨이퍼 방향 설정기(108, 110)중 하나까지 웨이퍼를 이송한다. 다음에 상기 제 1 로못(106)은 상기 웨이퍼를 가깝게 배치된 플라즈마 전세정 챔버(114)내로 전달하고, 제 2 로봇(116)은 웨이퍼를 상당히 더 낮은 압력, 바람직하게 10-7Torr 이하와 전형적으로 2×10-8Torr로 유지되는 제 2 이송 챔버(118)로 이송한다. 상기 제 2 로봇(116)은 선택적으로 주변 둘레에 배치된 반응 챔버로부터 반응 챔버까지 웨이퍼를 이송한다.
제 1 IMP PVD 챔버(120)는 Ti 기초 장벽 3중 층의 증착에 전용된다. 제 2IMP PVD 챔버(122)는 IMP 알루미늄 층의 증착에 전용된다. 티타늄 증착을 위한 2개 표준 PVD 챔버와 가열 알루미늄을 위한 표준 PVD 챔버 하나만을 가지도록 이런 구성을 변형하는 것이 요구될 수 있다. 각각의 챔버(120, 122, 124, 126)는 도시되지 않은 슬릿 밸브에 의해 제 2 이송 챔버(118)에 대해 선택적으로 개방된다. 저압 PVD 처리후, 상기 제 2 로봇(116)은 근접하게 배치된 냉각 챔버(128)에 웨이퍼를 이송하고, 상기 제 1 로봇(106)은 웨이퍼를 빼내어 표준 PVD 챔버(130)로 이송한다. 이런 챔버는 웨이퍼상에 제 2 이송 챔버(118) 둘레에 배치된 PVD 챔버에서만 증착되는 금속층상에서 반사 방지 코팅(ARC)으로 소용되는 제어된 두께와 유전 상수의 TiN 층을 증착한다. 상기 ARC 층은 높은 반사성 금속층의 포토리소그래피를 용이하게 한다. ARC 증착후, 웨이퍼는 2개 로드록(100,102) 중 하나의 카세트로 이송된다. 물론, 본 발명이 실행될 수 있는 다른 구성의 플랫폼이 가능한다.
상기 전체 시스템은 상기 챔버들과 관련되어 도 2에 도시된 바와 같은 부제어기(136)와 통신할 수 있는 제어버스(134)상에서 동작하는 제어기(132)에 의해 제어된다. 처리방법은 상기 제어기(132)내에 삽입가능하거나 통신 링크(138) 상에 있는 판독 가능 매체, 이를테면 자기 플로피 디스크 또는 CD-ROM 에 의해 상기 제어기(132)내에서 판독된다.
본 발명의 많은 변형이 가능한데, 약간은 아래에 제시된다.
홀 충전은 콘택트 홀보다 다른 응용, 예를 들어 다이내믹 메모리용 트렌치, 벽 구조 또는 상호층 비아에 제공될 수 있다. 하부 재료가 금속이라면, 장벽층은 아마 Ti 층과 경사 분포 TiNx층 중 하나 또는 둘다의 제거로 간략화될수 있다.
개별적으로 방향성과 균일한 IMP 증착과 빠른 표준 PVD 증착을 강조하기 위해 2개 증착 상이의 변화되는 전력 공급으로 단일 PVD 반응기에서 둘다의 알루미늄 층을 증착하는 것이 가능하다. 또한 유도 결합외의 수단, 예를 들어 전자 공명 반응, 헬리콘 결합기 또는 원격 마이크로파 플라즈마 소스에 의해 IMP 고밀도 플라즈마를 달성하는 것이 가능하다.
시간을 더 많이 요구할지라도 IMP 처리에서 충전 알루미늄 층을 증착하는 것이 가능하다.
도 7의 바람직한 장치에서 상기 알루미늄 증착이 2개 개별 챔버에서 수행되기 때문에, 상기 알루미늄 타겟의 구성과 얻어지는 막의 구성이 유리하게 변형될 수 있다. 즉, 여러 가지 원소, 이를테면 실리콘과 구리를 합금하는 합금 알루미늄으로 공지되고, 이런 합금 비율은 특히 유리하게 금속층을 얻기 위해 2개 챔버의 타겟 중 하나를 변경할 수 있다.
본 발명이 알루미늄의 바람직한 금속화에 관련하여 기술되었더라도, 다른 금속, 이를테면 장벽층상에 부가되는 구리에도 잘 적용될 수 있다. 물론, 이후 증착된 층은 티타늄 또는 다른 유사한 내화성 금속, 이를테면 탄탈, 코발트, 텅스텐 및 니켈에 기초한 하부 장벽 3중 층과 다르도록 실질적으로 비반사적 구성을 가져야 한다.
특히 실리콘 콘택트를 위해 3중 층 구조가 바람직하더라도, 다소의 상황, 이를테면 비아 대 상호층 금속 층에서 티타늄 실리사이드층 또는 TiNx 경사 분포 층을 포함할 필요는 없다.내화성 금속의 다른 화합물의 장벽층이 본 발명에 사용될 수 있다.
그러므로 본 발명은 좁은 상호 레벨 홀이 알루미늄 또는 다른 금속으로 효과적으로 충전되도록 하는 방법을 제공한다.
이상에서는 본 발명의 양호한 일 실시예에 따라 본 발명이 설명되었지만, 첨부된 청구 범위에 의해 한정되는 바와 같은 본 발명의 사상을 일탈하지 않는 범위 내에서 다양한 변형이 가능함은 본 발명이 속하는 기술 분야의 당업자에게는 명백하다.
본 발명을 이용함으로써 상당히 낮은 증착 온도에서 콘택트 홀을 효과적으로 충전할 수 있다. 즉, 전체 처리는 낮은 열적 예산을 가진다. 그럼에도 불구하고, 콘택트 홀은 효과적으로 충전되고 평탄화된다.
Claims (18)
- 집적 회로내의 유전체층을 통과하는 홀을 충전하는 방법에 있어서, 고밀도 플라즈마의 조건하에 제 1금속의 제 1 층을 상기 홀내에 스퍼터링 증착하는 단계; 및 제 2 금속의 제 2층을 상기 제 1층상에 스퍼터링 증착하는 단계를 포함하는 것을 특징으로 하는 유전체층을 통과하는 홀 충전 방법.
- 제 1항에 있어서, 상기 제 1층상에 제 2층을 스퍼터링 증착하는 단계는 저밀도 플라즈마 조건하에서 수행되는 것을 특징으로 하는 유전체층을 통과하는 홀 충전 방법.
- 제 2항에 있어서, 상기 제 1금속은 비내화성 금속인 것을 특징으로 하는 유전체층을 통과하는 홀 충전 방법.
- 제 3항에 있어서, 상기 제 1 및 제 2금속은 알루미늄을 포함하는 것을 특징으로 하는 유전체층을 통과하는 홀 충전 방법.
- 제 1항에 있어서, 상기 제 1 및 제 2금속은 알루미늄을 포함하는 것을 특징으로 하는 유전체층을 통과하는 홀 충전 방법.
- 제 1항에 있어서, 상기 홀은 실리콘 표면층 아래에 놓이는 것을 특징으로 하는 유전체층을 통과하는 홀 충전 방법.
- 제 1항에 있어서, 상기 방법은, 상기 홀내에 장벽 층을 형성하는 상기 제 1단계 이전에 수행되는 단계를 포함하는 것을 특징으로 하는 유전체층을 통과하는 홀 충전 방법.
- 제 7항에 있어서, 상기 장벽층은 티타늄을 포함하는 것을 특징으로 하는 유전체층을 통과하는 홀 충전 방법.
- 제 8항에 있어서, 상기 제 1단계 이전에 수행되는 단계는 고밀도 플라즈마를 수반하는 PVD 처리를 포함하는 것을 특징으로 하는 유전체층을 통과하는 홀 충전 방법.
- 제 7항에 있어서, 상기 제 1단계 이전에 수행되는 단계는, 티타늄 층을 PVD 증착하고; 질화 티타늄 층을 PVD 증착하며; 경사 분포 질화 티타늄 층을 PVD 증착하는 것을 특징으로 하는 홀 유전체 층을 통과하는 충전 방법.
- 제 10항에 있어서, 상기 제 1단계 이전에 수행되는 단계는 고밀도 플라즈마에서 수행되는 것을 특징으로 하는 유전체층을 통과하는 홀 충전 방법.
- 제 1항에 있어서, 상기 제 1층의 구성은 상기 제 2층의 구성과 다른 것을 특징으로 하는 유전체층을 통과하는 홀 충전 방법.
- 제 12항에 있어서, 상기 제 1층 및 제 2층의 구성은 알루미늄을 포함하는 것을 특징으로 하는 유전체층을 통과하는 홀 충전 방법.
- 제 1항에 있어서, 상기 방법은, 홀을 가지는 기판을 포함하는 챔버내에 RF 에너지를 유도적으로 결합하는 단계를 포함하는 것을 특징으로 하는 유전체층을 통과하는 홀 충전 방법.
- 유전체 층내에 형성된 홀을 충전하는 방법에 있어서, 티타늄과 질소를 포함하는 장벽층을 PVD 증착하는 단계; RF 전력의 유도적 결합을 사용하는 제 1플라즈마 반응기내에서 알루미늄을 포함하는 제 1 금속층을 PVD 증착하는 단계; 및 유도적 결합 전력이 아닌 정전적 결합 전력의 제 2 플라즈마 반응기에서 알루미늄을 포함하는 제 2 금속층을 PVD 증착하는 단계를 포함하는 것을 특징으로 하는 유전체내의 홀 충전 방법.
- 제 15항에 있어서, 상기 장벽층의 PVD 증착 단계는 유도적 결합 RF 전력을 사용하는 제 3 플라즈마 반응기에서 수행되는 것을 특징으로 하는 유전체내의 홀 충전 방법.
- 최저 압력 챔버로부터 웨이퍼를 내부와 외부로 이송하기 위한 로봇을 포함하는 중앙 이송 챔버; 상기 중앙 이송 챔버와 밸브를 통해 직접 접근 가능하고, 티타늄을 포함하는 타겟을 가지며, 고밀도 플라즈마를 달성할 수 있는 제 1물리 기상 증착 챔버; 상기 중앙 이송 챔버와 밸브를 통해 직접 접근 가능하고, 알루미늄을 포함하는 타겟을 가지며, 고밀도 플라즈마를 달성할 수 있는 제 2 물리기상 증착 챔버; 및 상기 중앙 이송 챔버와 밸브를 통해 직접 접근 가능하고, 알루미늄을 포함하는 타겟을 가지며, 고밀도 플라즈마를 달성할 수 없는 제 3 물리 기상 증착 챔버를 포함하는 것을 특징으로 하는 통합된 처리장치
- 제 17항에 있어서, 상기 제 1 및 제 2 물리 기상증착 챔버는 상기 증착 챔버의 각각에 RF 에너지를 결합하기 위한 유도 코일을 포함하며, 상기 제 3 물리 기상증착 챔버는 동작하는 상기 유도 코일이 없는 것을 특징으로 하는 통합된 처리장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US67954796A | 1996-07-12 | 1996-07-12 | |
US08/679,547 | 1996-07-12 | ||
US08-679,547 | 1996-07-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR980011939A true KR980011939A (ko) | 1998-04-30 |
KR100501460B1 KR100501460B1 (ko) | 2005-09-26 |
Family
ID=24727356
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970032158A KR100501460B1 (ko) | 1996-07-12 | 1997-07-11 | 이온화된금속으로부터증착된접착층을사용한반도체구조물내의홀충전방법 |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP0818817A3 (ko) |
JP (1) | JPH1070093A (ko) |
KR (1) | KR100501460B1 (ko) |
SG (1) | SG96540A1 (ko) |
TW (1) | TW402778B (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100480572B1 (ko) * | 1997-11-13 | 2005-09-30 | 삼성전자주식회사 | 알루미늄배선층형성방법 |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6605197B1 (en) * | 1997-05-13 | 2003-08-12 | Applied Materials, Inc. | Method of sputtering copper to fill trenches and vias |
TW417249B (en) | 1997-05-14 | 2001-01-01 | Applied Materials Inc | Reliability barrier integration for cu application |
KR20000004358A (ko) * | 1998-06-30 | 2000-01-25 | 김영환 | 반도체 소자의 배선 구조 |
US6383915B1 (en) * | 1999-02-03 | 2002-05-07 | Applied Materials, Inc. | Tailoring of a wetting/barrier layer to reduce electromigration in an aluminum interconnect |
US6627542B1 (en) * | 1999-07-12 | 2003-09-30 | Applied Materials, Inc. | Continuous, non-agglomerated adhesion of a seed layer to a barrier layer |
WO2001027982A1 (en) * | 1999-10-12 | 2001-04-19 | Advanced Micro Devices, Inc. | Method and apparatus for lining contact, via and trench layers with high-density ionized metal plasma (imp) titanium and cvd titanium nitride layers |
SG87187A1 (en) * | 1999-10-18 | 2002-03-19 | Applied Materials Inc | Pvd-imp tungsten and tungsten nitride as a liner, barrier and/or seed layer for tungsten, aluminium and copper applications |
US6562715B1 (en) | 2000-08-09 | 2003-05-13 | Applied Materials, Inc. | Barrier layer structure for copper metallization and method of forming the structure |
TW505988B (en) * | 2000-08-28 | 2002-10-11 | Applied Materials Inc | Nitrogen rich film for low-k applications |
JP4871442B2 (ja) * | 2000-09-12 | 2012-02-08 | 株式会社アルバック | 緻密な硬質薄膜の形成装置及び硬質薄膜の形成方法 |
KR20020072875A (ko) * | 2001-03-13 | 2002-09-19 | 삼성전자 주식회사 | 반도체 소자의 금속 배선 형성 방법 |
KR100594276B1 (ko) | 2004-05-25 | 2006-06-30 | 삼성전자주식회사 | 반도체 소자의 금속 배선 형성 방법 |
US7749893B2 (en) | 2006-12-18 | 2010-07-06 | Lam Research Corporation | Methods and systems for low interfacial oxide contact between barrier and copper metallization |
JP2007295004A (ja) * | 2007-07-27 | 2007-11-08 | Toshiba Corp | 半導体装置の製造方法 |
JP2010245334A (ja) * | 2009-04-07 | 2010-10-28 | Renesas Electronics Corp | 半導体装置の製造方法 |
KR102184455B1 (ko) | 2018-02-07 | 2020-11-30 | 손자경 | 항균력이 우수한 나노 은(銀) 피착방법 및 그 나노 은(銀)이 피착된 사물 |
KR20190130553A (ko) | 2019-11-18 | 2019-11-22 | 손자경 | 항균력이 우수한 은(銀) 나노입자 피착방법 및 그 은(銀) 나노입자가 피착된 사물 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4853102A (en) * | 1987-01-07 | 1989-08-01 | Hitachi, Ltd. | Sputtering process and an apparatus for carrying out the same |
JPH0816266B2 (ja) * | 1990-10-31 | 1996-02-21 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 高アスペクト比の穴に材料を付着させる装置 |
KR950010042B1 (ko) * | 1991-06-27 | 1995-09-06 | 삼성전자주식회사 | 반도체 장치의 금속 배선층 형성방법 |
US5371042A (en) * | 1992-06-16 | 1994-12-06 | Applied Materials, Inc. | Method of filling contacts in semiconductor devices |
KR940027069A (ko) * | 1993-05-21 | 1994-12-10 | 김주용 | 멀티 패스 스퍼터링 공정에 의한 콘택 형성 방법 |
KR960015495B1 (ko) * | 1993-08-25 | 1996-11-14 | 현대전자산업 주식회사 | 반도체 소자의 콘택홀 매립방법 |
KR0124059B1 (ko) * | 1994-05-31 | 1997-11-25 | 김주용 | 금속 콘택홀 매립 방법 |
KR960039143A (ko) * | 1995-04-07 | 1996-11-21 | 김주용 | 반도체 소자의 콘택 제조방법 |
US5962923A (en) * | 1995-08-07 | 1999-10-05 | Applied Materials, Inc. | Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches |
JPH09120991A (ja) * | 1995-08-07 | 1997-05-06 | Applied Materials Inc | 結晶学的に配向されたライナー層を利用した、狭いアパーチャに対する金属の充填及び相互接続の形成 |
-
1997
- 1997-06-25 TW TW086108852A patent/TW402778B/zh not_active IP Right Cessation
- 1997-07-01 SG SG9702339A patent/SG96540A1/en unknown
- 1997-07-07 EP EP97304944A patent/EP0818817A3/en not_active Withdrawn
- 1997-07-11 KR KR1019970032158A patent/KR100501460B1/ko not_active IP Right Cessation
- 1997-07-14 JP JP9203776A patent/JPH1070093A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100480572B1 (ko) * | 1997-11-13 | 2005-09-30 | 삼성전자주식회사 | 알루미늄배선층형성방법 |
Also Published As
Publication number | Publication date |
---|---|
KR100501460B1 (ko) | 2005-09-26 |
SG96540A1 (en) | 2003-06-16 |
JPH1070093A (ja) | 1998-03-10 |
EP0818817A3 (en) | 1998-10-28 |
EP0818817A2 (en) | 1998-01-14 |
TW402778B (en) | 2000-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6045666A (en) | Aluminum hole filling method using ionized metal adhesion layer | |
KR100442023B1 (ko) | 좁은구멍의충전및결정상으로배열된라이너층을이용한금속상호연결부형성 | |
JP4021601B2 (ja) | スパッタ装置および成膜方法 | |
US7026238B2 (en) | Reliability barrier integration for Cu application | |
US6033541A (en) | Deposition process for coating or filling re-entry shaped contact holes | |
US6432819B1 (en) | Method and apparatus of forming a sputtered doped seed layer | |
US6080285A (en) | Multiple step ionized metal plasma deposition process for conformal step coverage | |
KR100501460B1 (ko) | 이온화된금속으로부터증착된접착층을사용한반도체구조물내의홀충전방법 | |
US8858763B1 (en) | Apparatus and methods for deposition and/or etch selectivity | |
US20090269922A1 (en) | Method of depositing a metal seed layer over recessed feature surfaces in a semiconductor substrate | |
EP1246240A2 (en) | Method and apparatus for forming improved metal interconnects | |
EP0799903A2 (en) | Methods of sputtering a metal onto a substrate and semiconductor processing apparatus | |
US7781327B1 (en) | Resputtering process for eliminating dielectric damage | |
WO2002039500A2 (en) | Use of a barrier sputter reactor to remove an underlying barrier layer | |
US8765596B1 (en) | Atomic layer profiling of diffusion barrier and metal seed layers | |
KR20010051101A (ko) | 텅스텐, 알루미늄 및 구리 제공을 위한 라이너, 장벽,및/또는 씨드 층으로서의 pvd-imp 텅스텐 및 질화텅스텐 | |
JP2001068433A (ja) | 連続的で塊状化していない種層の障壁層への接着 | |
US6200433B1 (en) | IMP technology with heavy gas sputtering | |
US5227337A (en) | Interconnection forming method | |
EP0856593B1 (en) | A method and apparatus for enhancing sidewall coverage during sputtering in a chamber having an inductively coupled plasma | |
US6534394B1 (en) | Process to create robust contacts and interconnects | |
US6156647A (en) | Barrier layer structure which prevents migration of silicon into an adjacent metallic layer and the method of fabrication of the barrier layer | |
EP1405342A2 (en) | Semiconductor device interconnect | |
JPH1197388A (ja) | 半導体装置の製造方法とその製造装置 | |
KR20070071109A (ko) | 반도체 소자의 연결 콘택 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120628 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |