KR20010051101A - 텅스텐, 알루미늄 및 구리 제공을 위한 라이너, 장벽,및/또는 씨드 층으로서의 ｐｖｄ－ｉｍｐ 텅스텐 및 질화텅스텐 - Google Patents
텅스텐, 알루미늄 및 구리 제공을 위한 라이너, 장벽,및/또는 씨드 층으로서의 ｐｖｄ－ｉｍｐ 텅스텐 및 질화텅스텐 Download PDFInfo
- Publication number
- KR20010051101A KR20010051101A KR1020000061247A KR20000061247A KR20010051101A KR 20010051101 A KR20010051101 A KR 20010051101A KR 1020000061247 A KR1020000061247 A KR 1020000061247A KR 20000061247 A KR20000061247 A KR 20000061247A KR 20010051101 A KR20010051101 A KR 20010051101A
- Authority
- KR
- South Korea
- Prior art keywords
- tungsten
- substrate
- layer
- imp
- deposited
- Prior art date
Links
- 229910052721 tungsten Inorganic materials 0.000 title claims abstract description 270
- 239000010937 tungsten Substances 0.000 title claims abstract description 270
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 title claims abstract description 252
- 230000004888 barrier function Effects 0.000 title claims abstract description 57
- 239000010949 copper Substances 0.000 title claims abstract description 56
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 title claims abstract description 51
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 title claims abstract description 49
- 229910052802 copper Inorganic materials 0.000 title claims abstract description 49
- 229910052782 aluminium Inorganic materials 0.000 title claims abstract description 48
- -1 tungsten nitride Chemical class 0.000 title claims abstract description 21
- 239000000758 substrate Substances 0.000 claims abstract description 216
- 238000000034 method Methods 0.000 claims abstract description 80
- 238000000151 deposition Methods 0.000 claims abstract description 77
- 238000011282 treatment Methods 0.000 claims abstract description 68
- 239000000463 material Substances 0.000 claims abstract description 57
- 239000010936 titanium Substances 0.000 claims abstract description 56
- 230000008021 deposition Effects 0.000 claims abstract description 47
- 230000008569 process Effects 0.000 claims abstract description 28
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 22
- 229910052751 metal Inorganic materials 0.000 claims abstract description 18
- 239000002184 metal Substances 0.000 claims abstract description 18
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 11
- 238000005229 chemical vapour deposition Methods 0.000 claims description 101
- 238000012545 processing Methods 0.000 claims description 43
- 238000004544 sputter deposition Methods 0.000 claims description 23
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 20
- 229910052731 fluorine Inorganic materials 0.000 claims description 19
- 239000011737 fluorine Substances 0.000 claims description 19
- 239000001257 hydrogen Substances 0.000 claims description 19
- 229910052739 hydrogen Inorganic materials 0.000 claims description 19
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 18
- 238000009792 diffusion process Methods 0.000 claims description 15
- 239000004020 conductor Substances 0.000 claims description 10
- 230000008859 change Effects 0.000 claims description 6
- 230000002829 reductive effect Effects 0.000 claims description 6
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 230000005672 electromagnetic field Effects 0.000 claims description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 3
- 238000011946 reduction process Methods 0.000 claims description 3
- 238000004070 electrodeposition Methods 0.000 claims description 2
- RMYRONIRTLYKFJ-UHFFFAOYSA-N [F].[F].[F].[F].[F].[F].[W] Chemical compound [F].[F].[F].[F].[F].[F].[W] RMYRONIRTLYKFJ-UHFFFAOYSA-N 0.000 claims 2
- 239000000956 alloy Substances 0.000 claims 1
- 229910045601 alloy Inorganic materials 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 abstract description 14
- 239000002243 precursor Substances 0.000 abstract description 7
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 abstract description 4
- 230000004907 flux Effects 0.000 abstract description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract 2
- 239000003795 chemical substances by application Substances 0.000 abstract 1
- 238000005260 corrosion Methods 0.000 abstract 1
- 230000007797 corrosion Effects 0.000 abstract 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 72
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 46
- 239000007789 gas Substances 0.000 description 43
- 239000010408 film Substances 0.000 description 42
- 238000005240 physical vapour deposition Methods 0.000 description 30
- 229910052786 argon Inorganic materials 0.000 description 23
- 235000012431 wafers Nutrition 0.000 description 13
- 125000004429 atom Chemical group 0.000 description 11
- 238000006722 reduction reaction Methods 0.000 description 9
- 238000001465 metallisation Methods 0.000 description 8
- 230000009467 reduction Effects 0.000 description 8
- 239000006227 byproduct Substances 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- 239000002131 composite material Substances 0.000 description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 5
- 238000002441 X-ray diffraction Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000009713 electroplating Methods 0.000 description 5
- 229910000077 silane Inorganic materials 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000011261 inert gas Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000002156 mixing Methods 0.000 description 4
- 239000012071 phase Substances 0.000 description 4
- 238000003672 processing method Methods 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000006835 compression Effects 0.000 description 3
- 238000007906 compression Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 239000001307 helium Substances 0.000 description 3
- 229910052734 helium Inorganic materials 0.000 description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 3
- 238000002844 melting Methods 0.000 description 3
- 230000008018 melting Effects 0.000 description 3
- 239000000376 reactant Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- WYEMLYFITZORAB-UHFFFAOYSA-N boscalid Chemical compound C1=CC(Cl)=CC=C1C1=CC=CC=C1NC(=O)C1=CC=CN=C1Cl WYEMLYFITZORAB-UHFFFAOYSA-N 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 2
- 238000004590 computer program Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000011068 loading method Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 230000006911 nucleation Effects 0.000 description 2
- 238000010899 nucleation Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 2
- 239000013077 target material Substances 0.000 description 2
- 241000393496 Electra Species 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 150000001336 alkenes Chemical class 0.000 description 1
- 150000001450 anions Chemical class 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 125000000118 dimethyl group Chemical group [H]C([H])([H])* 0.000 description 1
- TUTOKIOKAWTABR-UHFFFAOYSA-N dimethylalumane Chemical compound C[AlH]C TUTOKIOKAWTABR-UHFFFAOYSA-N 0.000 description 1
- 239000008151 electrolyte solution Substances 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- GCSJLQSCSDMKTP-UHFFFAOYSA-N ethenyl(trimethyl)silane Chemical compound C[Si](C)(C)C=C GCSJLQSCSDMKTP-UHFFFAOYSA-N 0.000 description 1
- 238000013401 experimental design Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 238000013467 fragmentation Methods 0.000 description 1
- 238000006062 fragmentation reaction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- JRZJOMJEPLMPRA-UHFFFAOYSA-N olefin Natural products CCCCCCCC=C JRZJOMJEPLMPRA-UHFFFAOYSA-N 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000000746 purification Methods 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000009987 spinning Methods 0.000 description 1
- 238000005478 sputtering type Methods 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000002341 toxic gas Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/14—Metallic material, boron or silicon
- C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
- C23C14/354—Introduction of auxiliary energy into the plasma
- C23C14/358—Inductive energy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Mechanical Engineering (AREA)
- Plasma & Fusion (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Vapour Deposition (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
본 발명은 타켓으로부터 재료의 스퍼터된 플럭스를 이온화하는 이온화된 금속 플라즈마(IMP) 처리 또는 다른 처리 같은 고밀도 플라즈마 PVD 처리를 사용하여 기판상에 텅스텐 라이너/장벽층을 증착하는 방법을 제공한다. 만약 Ti 및/또는 TiN 라이너/장벽층이 증착되면, 본 발명은 그 위에 PVD-IMP 처리에 의해 텅스텐을 증착함으로써 WF6및 Ti, TiN 및 Si 재료 사이에 반응을 감소 또는 제거하는 방법을 제공한다. 텅스텐은 질화 텅스텐 라이너/장벽 층을 형성하기 위하여 질소 소스에 증착된다. 텅스텐 라이너/장벽 층은 CVD 처리에 의해 증착된 다른 텅스텐 층 다음에 놓인다. 텅스텐 및 다른 재료는 비 이온화 스퍼터링, 시준 스퍼터링, 및 긴 쓰로우 스퍼터링을 포함하는 전기 도금 처리 및 다른 형태의 PVD 같은 다른 처리에 의해 증착될 수 있다.
Description
본 발명은 기판상에 텅스텐 층을 증착하기 위한 장치 및 방법에 관한 것이다. 더욱 상세하게는, 본 발명은 라이너, 장벽, 및/또는 씨드 층 같은 텅스텐 함유 재료를 증착하기 위한 방법 및 장치에 관한 것이다.
서브 쿼터 미크론 다중레벨 금속화는 집적 회로(IC)에 초대규모 집적회로(ULSI)의 추후 생성을 위한 핵심 기술중 하나이다. 접촉부, 바이어스, 라인, 및 트렌치를 포함하는 다중레벨 상호접속 페쳐(feature)의 신뢰적인 형성은 각각의 기판 및 다이상에 회로 집적도를 증가시키기 위한 계속적인 노력 및 ULSI의 성공적인 형성에 매우 중요하다. 회로 집적도가 증가할 때, 바이어스, 접촉 및 다른 페쳐의 폭은 0.25㎛ 또는 그 이하로 감소하고, 유전체 층의 두께는 실질적으로 일정하므로, 페쳐의 종횡비, 즉, 폭에 의해 나누어지는 높이는 증가한다. 많은 종래 증착 처리는 종횡비가 3:1, 및 특히 종횡비가 10:1에 접근하는 경우 구조를 충전하는데 어려움을 가진다.
종래 알루미늄은 반도체 처리시 라인, 트렌치 및 바이어스 같은 IC의 전도 페쳐를 형성하기 위하여 사용되었다. 구리는 보다 낮은 저항으로 인해 IC에 사용될 전도 재료로서 현재 사용된다. 그러나, 구리는 처리시 어려움을 나타낸다. 예를들어, 구리는 장벽층이 없는 인접층에 쉽게 확산된다. 구리는 또한 주위 조건에 노출될 때 쉽게 산화되어, 구리 페쳐의 저항을 증가시키고 전체 회로의 신뢰성을 감소시킨다. 텅스텐은 바이어스, 플러그, 접촉부, 라인, 트렌치 및 다른 페쳐를 위하여 알루미늄 및 구리에 대한 대안을 제공한다. 텅스텐은 통상적으로 금속 상호접속부의 제 1 레벨(M1 레벨)에서 전도체로서 사용되었다. 비록 텅스텐이 알루미늄 및 구리(각각 3.1 μΩ-cm 및 1.7μΩ-cm)보다 높은 전기 저항(10μΩ-cm)을 가지지만, 텅스텐은 ULSI 회로의 보다 작은 페쳐에 적당한 미세한 라인 패턴성을 가진다. 미세 라인 패턴성은 일관되게 패턴화되고 에칭되며 직선 측벽을 가지는 재료 특성이라 불린다. 텅스텐은 페쳐내에 우수한 스텝 커버리지를 제공한다.
그러나, 각각의 금속화 방법은 통상적으로 알루미늄, 구리 또는 텅스텐 전도체를 증착하기 전에 전기 재료내에 형성된 페쳐에 증착될 라이너 층 및/또는 장벽층을 요구한다. 라이너 층은 아래 놓인 재료에 우수한 접착성을 제공하고 장벽층은 인접 재료에 재료의 확산을 막는다. 부가적으로, 장벽층은 아래 놓인 재료 사이의 원하지 않는 반응을 방지한다. 라이너 및/또는 장벽층은 통상적으로 티타늄(Ti), 질화 티타늄(TiN), 탄탈륨(Ta), 질화 탄탈륨(TaN) 및 다른 내화 금속 및 질산 대조물 같은 재료로 만들어진다. 얇은 라이너/장벽 층 재료 층은 바람직하게 페쳐의 측벽 및 하부 양쪽상 페쳐 안쪽을 포함하는 기판의 표면상에 등각적으로 증착된다. 통상적인 라이너 및 장벽 층의 한가지 문제점은 그것이 페쳐를 형성하는 금속보다 높은 저항을 가진다는 것이다. 예를들어, Ti는 약 μΩ-cm의 저항을 가지며 TiN은 약 300 μΩ-cm 내지 400μΩ-cm의 저항을 가진다. Ta는 약 160μΩ-cm의 저항을 가지며 TaN은 약 240μΩ-cm의 저항을 가진다. 따라서, 장벽/라이너 재료는 통상적인 전도 재료보다 적어도 5배의 저항을 나타낸다.
부가적으로, 텅스텐은 통상적으로 화학 기상 증착(CVD) 처리를 사용하여 기판상에 증착된다. 통상적인 CVD 처리는 텅스텐을 증착하기 위한 반응 가스로서 수소 및 텅스텐 헥사플루오라이드(WF6)를 사용하고, 이것은 수소 감소 처리로서 공지되었다. WF6를 가지는 수소의 반응은 기판(2)상에 텅스텐을 증착시키고, 우수한 스텝 커버리지를 형성하고, 플루오르 가스 및 하이드로플루오릭 액시드(HF)의 잔류 부산물을 가진다. 그러나, 수소 감소 처리는 텅스텐의 초기 씨드 층없이 비교적 느리고, 그러므로 WF6를 가지는 실란을 사용하는 다른 감소 처리는 초기 씨드 층을 증착하기 위하여 사용된다. CVD 처리를 사용하여 텅스텐을 증착하기 위한 실란 감소 처리는 WF6를 가진 실란과 반응하고, 텅스텐 및 다른 부산물을 형성한다. 몇몇에서는 부산물이 SiHF3, HF, 및/또는 SiF4일 수 있다. 실란 감소 처리는 수소 감소 반응보다 빠른 초기 증착 속도를 제공한다. 수소 감소 증착은 일단 씨드 층이 형성되면 통상적으로 보다 빠르다. 그러므로, 텅스텐의 CVD는 두 단계 처리로서 수행되고 실란 감소는 텅스텐 씨드 층을 증착하기 위하여 사용되고 수소 감소 처리는 증착을 완료시키기 위하여 사용된다.
도 1은 텅스텐의 CVD와 관련된 기판 상에 형성된 구조(2)의 개략적인 도면이다. 기판(2)은 하부 웨이퍼(10), 도핑된 지역(11) 및 패턴화된 유전층(12)을 포함한다. Ti의 라이너 층(16)은 통상적으로 물리 기상 증착(PVD)에 의해 TiN의 장벽층(18) 다음 유전체 층(12)상에 증착된다. TiN 장벽층(18)은 알루미늄 또는 알루미늄 합금 같은 추후 증착을 위한 습식 층으로서 작용한다. Ti 층은 라이너 층으로서 사용되고 TiN은 산화 실리콘 유전체 재료에서 하부 Ti 및 Si를 보호하기 위한 장벽층으로서 사용된다. 페쳐의 종횡비가 증가할 때, 페쳐(14)의 측벽 및 하부, 특히 측벽(14a) 및 하부(14b) 사이의 하부 모서리(22)의 등각 커버리지를 보장하는 것이 보다 어렵게된다. 결과적으로, 이들 영역은 사용된 CVD W 선구 가스, 즉 WF6또는 부산물에 의해 화학 공격에 영향을 받는다.
TiN 층을 통하여 확산하고 하부 Ti 층(16)과 반응하며 여러 층에 결함을 형성하는 WF6및/또는 부산물은 이 분야에서 "웜홀(wormholes)" 및 "벌케이노(volcanoes)"로서 공지되었다. 웜홈(24, 26 및 28)은 침식에 의해 형성된 터널 및 미크론의 몇십분의 일로 확장할 수 있는 웨이퍼(10)의 산화물층 아래 터널링이다. 웜홀(26) 같은 웜홀은 그 단부에 증착된 텅스텐 입자(30)를 제외하고 통상적으로 보이드 재료이다.
WF6및/또는 부산물은 하부 Ti 층(16)의 Ti와 반응하고 벌케이노(32)를 형성하기 위하여 TiN 층(18)을 통하여 확산할 수 있다. 상기 반응은 Ti 및 WF6의 반응이 발생하는 영역에서 TiN 층(18) 및 Ti 층(16) 사이 접착성을 감소시킨다. TiN 층(18)은 Ti 및 TiN 층 사이 텅스텐의 성장 결과 또는 저밀도 고체로서 TiF4가스 또는 TiF3의 형성에 의해 얇은 조각화되고, 따라서 벌케이노(32)를 형성한다. 텅스텐의 전도체 층(34)이 TiN 표면(18)상에 증착될 때, "마운드(mound)"(36)는 벌케이노(32)를 형성한다. 마운드(36)는 표면 평탄화에 악영향을 미치고, IC의 금속 층에서 단락 회로를 유발할 수 있어서, ULSI의 다중레벨 금속에서 허용되지 않는다.
본원 발명에서는 Ti와 텅스텐의 반응을 방지하고 텅스텐을 사용하여 신뢰적인 구조를 형성하기 위하여 텅스텐 증착시 라이너/장벽으로서 TiN의 효율성을 향상시키기 위한 처리 기술을 제공하는데 초점을 두고 있다. 몇몇 노력은 증가된 TiN 층 두께에 관련하여 연구되었다. 그러나, TiN 층 두께를 간단히 증가시키는 것을 해결책이 아니다. 여기에 차조로써 통합된 S. Parikh, 등에 의한 얇은 고체 필름 320, 26-30쪽 Elsevier Science S.A.(1998)에서 "W-플러그 응용시 TiN 장벽 집적도 및 벌케이노 형성"인 적어도 하나의 논문에서 설명된 바와같이, 보다 두꺼운 층의 TiN은 벌케이노 발생 수를 감소시키지만, 회로 저항을 감소시키고 벌케이노가 발생할 때 벌케이노가 보다 커진다. 여기에서 참조로써 통합된 M. Ruttern 등에 의한 Conference Proceedings ULSI-Ⅶ, Materials Research Society(1992)에서 "텅스텐 화학 기상 증착 동안 질화 티타늄 확산 장벽의 페쳐"라는 논문에서는 유사한 시도가 있었고 TiN의 반응 스퍼터링이 장벽 공격을 제거하지만, 접촉부 및 바이어스에 대해 바람직하게 높은 저항을 형성하는 것이 기재되어 있다. 상기 논문은 임의의 노출된 Ti를 "채우고" WF6공격에 대해 우수한 저항을 제공하기 위하여 질소로 어닐링한 다음 Ti 층상에 TiN 층을 형성하기 위하여 Ti와 함께 질소를 도입하고 Ti의 "이중층" 증착을 형성하는 것을 제안한다. 여기에서 참조로써 통합된 Yu-Pei Chen 등에 의한 Thin Solid Films 320, p. 73-76, Elsevier Science S.A.(1998)에서의 "높은 종횡비 Gb DRAM 접촉부 금속화를 위한 집적 장벽/플러그 충전 방법"이라는 다른 논문은 텅스텐 플러그 접촉부를 위하여, PECVD(플라즈마 향상 CVD) TiN 장벽층을 가진 CVD Ti 라이너 층, 및 ECVD(플라즈마 향상 금속 유기 CVD) TiN 장벽층을 가진 IMP Ti 라이너 층이 0.3μm, 5:1 종횡비에 대한 ECVD TiN 장벽 층과 시준된 PVD Ti 라이너 층을 비교하여 보다 우수한 접촉 집적도를 도시하는 것을 포함한다. 상기 논문들은 Ti 및/또는 TiN의 효율을 개선하는데 중점을 둔 것이다. 다른 노력은 장벽층으로서 TiW를 사용하는 방법을 찾는 것이지만, 페쳐 주위 스텝 커버리지는 ULSI 회로에 대해 일반적으로 적당하지 않다.
본 발명의 목적은 추후 선구 반응물의 공격을 감소시키고 추후 층의 보다 우수한 등각 커버리지를 제공하는 개선된 라이너, 장벽, 및/또는 씨드 층을 제공하는 것이다.
도 1은 TiN, 및 텅스텐 층의 일반적인 증착과 관련된 시도를 도시하는 기판의 개략도.
도 2는 IMP 챔버의 개략적인 단면도.
도 2a는 본 발명의 구조의 개략적인 단면도.
도 2b는 본 발명의 구조의 개략적인 단면도.
도 2c는 본 발명의 구조의 개략적인 단면도.
도 3은 집적 처리 시스템의 개략적인 부분 투시도.
도 3a는 CVD 챔버의 개략적인 단면도.
도 4는 다른 처리 파라이터에 대한 시트 저항 균일도의 그래프.
도 5는 다른 처리 파라미터에 대한 시트 및 Rs균일도 그래프.
도 6은 기판 바이어스를 가진 및 가지지 않는 필름 두께에 대한 필름 저항의 그래프.
도 7은 기판 바이어스 없는 IMP 텅스텐 그레인 크기의 표현도.
도 8은 350 와트 기판 바이어스 및 50% 듀티 사이클을 가진 IMP 텅스텐 그레인 크기의 표현도.
도 9는 500 와트 기판 바이어스 및 50% 듀티 사이클을 가진 IMP 텅스텐 그레인 크기의 표현도.
도 10은 350 와트 기판 바이어스 및 100% 듀티 사이클을 가지는 IMP 텅스텐 그레인 크기의 표현도.
도 11은 CVD 텅스텐 층을 증착하기전 하부 IMP TiN 층이 공기에 노출될 때 CVD 텅스텐 층에 대한 XRD 분석 그래프.
도 12는 CVD 텅스텐 층을 증착하기전 하부 IMP 텅스텐 층이 공기에 노출될 때 CVD 텅스텐 층에 대한 XRD 분석 그래프.
도 13은 Ti/TiN 적층부를 통한 플루오르 확산을 표현한 그래프.
도 14는 IMP 텅스텐 층을 가진 본 발명의 일실시예에 따라 기판 적층부를 통한 플루오르 확산을 표현한 그래프.
*도면의 주요 부분에 대한 부호의 설명*
2 : 기판 44 : 유전체 층
46 : 페쳐 52 : 라이너 층
54 : 장벽층
본 발명은 이온화된 금속 플라즈마(IMP) 처리라 불리는 고밀도 플라즈마 PVD 처리를 사용하여 기판상에 라이너/장벽 층으로서 텅스텐 함유 재료를 증착시키는 방법을 제공한다. 선택적으로, 만약 Ti 및/또는 TiN 라이너/장벽 층이 증착되면, 본 발명은 초기 씨드층을 얻기 위하여 PVD-IMP를 사용하여 텅스텐을 증착시킴으로써 WF6및 Ti, TiN 및 Si 재료 사이 반응물을 감소 또는 제거하는 방법을 제공한다. 텅스텐은 질화 텅스텐 라이너/장벽 층을 형성하기 위하여 질소 소스에 증착될 수 있다. 텅스텐 라이너/장벽 층은 CVD 처리에 의해 증착된 다른 텅스텐 층 다음에 형성된다. 부가적으로, 알루미늄 및 구리 같은 다른 전도 재료는 하나 이상의 텅스텐 층상에 증착될 수 있다. 텅스텐 및 다른 재료는 통상적인 스퍼터링, 시준된 스퍼터링, 및 긴 쓰로우 스퍼터링을 포함하는 다른 형태의 PVD 처리 같은 다른 처리에 의해 증착될 수 있다.
일측면에서, 본 발명은 제 1 텅스텐층을 형성하기 위하여 타켓으로부터 스퍼터링 텅스텐을 스퍼터링하고, 타켓 및 기판 사이에 증착된 전자기장을 통하여 스퍼터된 텅스텐의 일부를 통과시키고, 기판으로 텅스텐을 이끄는 기판상에 텅스텐을 증착하는 방법을 제공한다. 다른 측면에서, 본 발명은 알루미늄, 구리 또는 텅스텐 또는 그것의 결합물을 증착한 다음 높은 종횡비의 우수한 스텝 커버리지를 제공할수있는 이온화 금속 플라즈마 처리 또는 다른 PVD 처리에 의해 기판상에 증착된 제 1 텅스텐 층을 포함하는 기판을 제공한다. 다른 측면에서, 본 발명은 기판을 바이어스하고, 제 1 텅스텐 층을 증착하고, 제 1 텅스텐 층으로 다중레벨 기판의 필름 스트레스 레벨을 변경하는 기판상에 텅스텐을 증착하는 방법을 제공한다. 다른 측면에서, 본 발명은 타켓으로부터 텅스텐을 스퍼터링하고, 텅스텐을 질소에 노출시키고, 질화 텅스텐 층을 형성하기 위하여 기판쪽으로 텅스텐 및 질소를 끌어당기는 기판상에 텅스텐 층을 증착하는 방법을 제공한다. 다른 측면에서, 본 발명은 기판상에 스퍼터된 질화 텅스텐의 장벽층을 포함하는 기판을 제공한다. 다른 측면에서, 본 발명은 제 1 텅스텐 층을 형성하기 위하여 타켓으로부터 텅스텐을 스퍼터링하고 제 1 텅스텐 층상에 CVD 처리에 의해 제 2 텅스텐 층을 증착하는 기판상에 텅스텐을 증착하는 방법을 제공한다. 다른 측면에서, 본 발명은 제 1 전력 공급기에 접속된 챔버에 배치된 텅스텐 타켓 및 챔버에 배치된 기판 지지대를 가지는 스퍼터링 챔버, 제 2 전력 공급기에 접속된 타켓 및 기판 지지대 사이에 배치된 코일, 및 텅스텐 타켓으로부터 재료를 스퍼터하기 위하여 제 1 전력 공급기로부터 제 1 전력 출력을 제어하는 제어기를 포함하는 기판 처리 시스템을 제공한다.
본 발명의 상기된 특징, 장점 및 목적이 본 발명의 특정 설명을 통해 이해될 수 있도록 첨부된 도면과 실시예를 통하여 이하에 상세히 기술되고 요약된다.
그러나, 첨부된 도면이 본 발명의 통상적인 실시예만을 도시하므로, 본 발명의 범위를 제한하지 않으며, 다른 효과적인 실시예가 허용될수있다는 것이 주의된다.
본 발명은 다양한 금속화 방법을 위하여 PVD-IMP 처리를 사용하여 기판상에 텅스텐 함유 재료(여기서 일반적으로 텅스텐이라 함)를 증착하는 방법을 제공한다. 몇몇 실시예에서, PVD-IMP 텅스텐 층은 다른 방법에서 위에 증착된 CVD 텅스텐 층 다음에 형성되고, PVD-IMP 텅스텐 층은 PVD, PVD-IMP, CVD, 발산, 전기 도금같은 전기 화학 증착 처리, 또는 다른 공지된 방법에 의해 알루미늄 또는 구리 층의 증착 다음에 형성된다.
도 2는 이온 금속 플라즈마(IMP) 챔버(100)의 개략적인 단면도이다. IMP VectraTM챔버로서 공지된 IMP 처리 챔버는 캘리포니아 산타글라라에 소재하는 어플라이드 머티어리얼스로부터 이용된다. IMP 챔버는 어플라이드 머티어리얼스 인코포레이티드로부터 입수되는 EnduraTM플랫폼에 집적될수있다. 뚜껑(102)은 증착될 재료의 타켓(106)을 지지하는 타켓 후면 플레이트(104)를 포함한다. 챔버(100)내의 개구부(108)는 챔버(100)로 및 로부터 기판(110)을 유입 및 회수하기 위하여 로보트(도시되지 않음)에 대한 액세스를 제공한다. 기판 지지부(112)는 챔버에서 기판(110)을 지지하고 통상적으로 접지된다. 기판 지지부(112)는 기판 지지부(112) 및 그 위에 배치된 기판(110)를 상승 및 하강시키는 리프트 모터(114)상에 장착된다. 리프트 모터(118)에 접속된 리프트 플레이트(116)는 챔버(100)에 장착되고 기판 지지부(112)에 장착된 핀(120A, 120b)을 상승 및 하강시킨다. 핀(120a, 120b)은 기판 지지부(112)의 표면으로부터 및 표면으로 기판(110)을 상승 및 하강시킨다. 코일(122)은 지지부(112) 및 타켓(105) 사이에 장착되고 타켓(105) 및 기판(110) 사이에 플라즈마를 생성 및 유지하는데 도움을 제공하는 챔버(100)내의 유도 결합 전자기 필드를 제공한다. 코일(122)에 공급된 전력은 스퍼터된 재료를 이온화하는 플라즈마 밀도를 높인다. 그 다음 이온화된 재료는 기판(110) 및 그 위에 배치된 것쪽으로 지향된다. 여기에 사용된 용어 IMP는 증착하기 위한 스퍼터된 재료를 이온화하는 임의의 증착 선구체를 포함한다. 차폐부(124)는 스퍼터된 재료로부터 챔버 측벽(101)을 차폐하기 위하여 챔버(100)에 배치된다. 차폐부(124)는 지지부(126)에 의해 코일(122)을 지지한다. 지지부(126)는 차폐부(124) 및 챔버(100)로부터 코일(122)을 전기적으로 절연한다. 클램프 링(128)은 코일(122) 및 기판 지지부(112) 사이에 장착되고 기판(110)이 클램프 링(129)의 하부 부분과 맞물리는 처리 위치로 상승될때 스퍼터된 재료로부터 기판의 외부 에지 및 후면을 차폐한다. 몇몇 챔버 구조에서, 차폐부(124)는 기판(110)이 전달되도록 기판(110)이 차폐부(124) 아래로 하강될때 클램프 링(128)을 지지한다.
3개의 전력 공급기는 이런 형태의 스퍼터링 챔버에 사용된다. 전력 공급기(130)는 비록 RF 전력이 사용될지라도 바람직하게 DC 전력을 타켓(105)에 인가하여 처리 가스가 플라즈마를 형성하도록 한다. 타켓 후면 플레이트(104) 아래에 배치된 자석(106a, 106b)은 타켓(105)에 인접한 전자 밀도를 증가시키고, 따라서 타켓 면에 평행한 자석 자기장 라인을 생성시킴으로써 스퍼터링 효율을 증가시키도록 타켓에서 이온화를 증가시키고, 그 주위에서 전자는 스터링용 가스 원자와 충돌 하고 이온화하는 경향을 증가시키도록 스피닝 오비트에서 트랩된다. 전력 공급기(132), 바람직하게 RF 전력 공급기는 플라즈마의 밀도를 증가시키도록 코일(122)에 전력을 공급한다. 다른 전력 공급기(134), 바람직하게 DC 전력 공급기는 플라즈마에 대해 기판 지지부(112)를 바이어스하고 기판(110)쪽으로 이온화된 스퍼터 재료의 지향성 인력을 제공한다.
아르곤 또는 헬륨의 불활성 가스 같은 처리 가스 또는 질소 같은 반응 가스는 각각의 중량 흐름 제어기(142, 144)에 의해 측정된 바와같이 가스 소스(138, 140)로부터 가스 입구(136)를 통하여 챔버(100)로 공급된다. 진공 펌프(146)는 챔버(100)를 진공시키고 챔버(100)의 목표된 압력을 유지하기 위하여 배출 포트(148)에서 챔버(100)에 접속된다.
제어기(149)는 전력 공급기, 리프트 모터, 가스 주입을 위한 중량 흐름 제어기, 진공 펌프, 및 다른 관련 챔버 구성요소의 기능을 제어한다. 제어기는 처리 가스가 플라즈마를 형성하고 타켓 재료를 스퍼터하도록 타켓(105)에 결합된 전력 공급기(130)를 제어한다. 제어기는 플라즈마의 밀도를 증가시키고 스퍼터된 재료를 이온화하기 위한 코일(122)에 결합된 전력 공급기(132) 및 기판 표면에 이온화된 스퍼터 재료의 지향성 인력을 제공하기 위한 전력 공급기(134)를 제어한다. 제어기(149)는 바람직한 실시예에서 하드 디스크 드라이브인 메모리에 저장된 시스템 제어 소프트웨어를 실행하고 아날로그 및 디지탈 입력/출력 보드, 인터페이스 보드, 및 스텝퍼 모터 제어기 보드(도시되지 않음)를 포함할 수 있다. 광학 및/또는 자기 센서(도시되지 않음)는 이동 가능 기계적 어셈블리의 위치를 이동 및 결정하기 위하여 사용된다.
동작시, 로보트(도시되지 않음) 개구부(108)를 통하여 챔버(100)로 기판(110)을 인도한다. 핀(120a, 120b)은 로보트로부터 기판(110)을 위쪽으로 들어올리도록 연장되고 로보트는 챔버(100)로부터 회수된다. 핀(120a, 120b)은 기판(110)을 기판 지지부(112)의 표면으로 낮춘다. 기판 지지부(112)는 클램프 링(128)과 맞물리도록 기판(110)을 상승시킨다. 처리 가스는 챔버(100)로 주입되고 플라즈마는 전력 공급기(130)로부터의 전력을 사용하여 타켓(105) 및 기판 지지부(112) 사이에 생성된다. 전력 공급기(132)는 스퍼터된 재료 이온을 형성하기 위하여 플라즈마의 밀도를 증가시키고 타켓(105)을 떠나는 스퍼터된 타켓 재료를 이온화하는 코일에 전력을 인가한다. 스퍼터된 재료 이온은 바이어스된 기판(110)쪽으로 가속된다. 처리 압력은 플라즈마 지역을 통하여 원자가 이동할때 스퍼터된 재료 원자의 이온화 가능성을 증가시키기 위하여 약 5 내지 약 100 mTorr 에서 동작될수있다. 증착후, 기판 지지부는 낮아지고, 핀(120a, 120b)은 기판(110)을 리프트하기 위하여 상승되고, 로보트(도시되지 않음)는 챔버(100)에 진입하고, 기판(110)을 회수하고, 만약 목표된다면, 처리를 위한 다른 기판을 인도한다.
라이너, 장벽, 및/또는 씨드 층으로서 PVD-IMP 텅스텐 증착
도 2a는 기판(40)상에 형성된 페쳐(46)에 증착된 본 발명의 텅스텐 라이너/장벽층을 가지는 장치(2)의 개략적인 단면도이다. 유전층(44)은 기판(40)상에 증착되고 비아, 접촉부, 트렌치 또는 라인 같은 페쳐(46)를 형성하기 위하여 에칭된다. 용어 "기판"은 텅스텐 또는 다른 재료가 증착되는 하부 재료로서 폭넓게 정의된다. 유전층(44)은 실리콘 웨이퍼 또는 중간레벨 유전층상에 증착된 사전 금속 유전층일수있다.
Ti의 라이너 층(52)은 하부 재료에 대한 부착을 증가시키고 접촉부/비아 저항을 감소시키기 위하여 변이 층으로서 유전체 층(44)상에 증착될수있다. 라이너 층은 PVD-IMP 처리를 사용하여 바람직하게 증착되고 시준 또는 긴 쓰로우 스퍼터링 같은 CVD 및 다른 PVD 처리 같은 다른 방법에 의해 증착될수있다. 시준된 스퍼터링은 시준기를 통하여 비스듬하게 이동하는 스퍼터된 재료를 필터링하기 위하여 타켓 및 기판 사이에 시준기(도시되지 않음)를 배치함으로서 수행된다. 종래 기술에 잘 공지된 긴 쓰로우 스퍼터링은 타켓으로부터 기판으로 간격을 증가시킴으로써 수행된다. 확장된 거리는 기판에 도달하는 스퍼터된 재료가 기판 표면에 대해 수직 방향일 가능성을 증가시킨다. 몇몇 실시예에서, Ti 층은 만약 텅스텐이 특정 응용에 대하여 하부 층에 충분히 부착되면 라이너로서 사용될수없다. 따라서, 텅스텐은 Ti의 하부 층없이 라이너 층(52)으로서 증착될수있다.
씨드 층 및 습식 층으로서 기능하는 텅스텐의 장벽층(54)은 PVD 처리, 바람직하게 IMP 처리를 사용하여 Ti 라이너 층(52)상에 증착된다. 몇몇 응용에서, TiN 층 같은 부가적인 장벽층은 부가적인 장벽 특성을 제공하기 위하여 Ti 라이너 층(52) 및 텅스텐 장벽층(54) 사이에 증착될수있다. TiN은 IMP PVD, 다른 PVD 처리 및 CVD를 사용하여 증착될수있다.
IMP 텅스텐에 대한 예시적인 처리 방법은 도 2를 참조하여 기술된 바와같이 IMP 챔버에 200 mm 웨이퍼에서와 같다. 헬륨 또는 아르곤 같은 희귀 가스는 약 5 내지 약 100mTorr, 바람직하게 약 20mTorr 내지 약 50mTorr 및 가장 바람직하게 약 30mTorr의 챔버 압력을 형성하기에 충분한 비율로 챔버로 흐른다. 전력 공급기(130)는 약 200 와트(W) 내지 약 6kW, 바람직하게 약 0.75kW 내지 약 1.5kW 및 가장 바람직하게 약 1kw를 텅스텐 타켓(105)에 인가한다. 전력 공급기(132)는 약 500 와트(W) 내지 약 5kW, 바람직하게 약 1.5kW 내지 약 2.5kW 및 가장 바람직하게 약 2kw를 코일(122)에 인가한다. 전력 공급기(134)는 약 0 와트(W) 내지 약 600W, 바람직하게 약 350kW 내지 약 500kW 및 가장 바람직하게 약 450kw를 0% 내지 100% 사이 및 바람직하게 약 50% 내지 약 100%, 및 가장 바람직하게 약 100%의 듀티 사이클을 가지는 기판 지지부(112) 인가한다. 기판은 약 10℃ 및 약 400℃ 사이, 바람직하게 300℃ 이하의 온도에서 유지된다. 텅스텐은 약 2000Å 이하의 두께로 기판상에 증착된다.
질화 텅스텐 같은 다른 텅스텐 함유 재료는 질화 텅스텐(WNx, 여기서 0〈x≤2)을 형성하기 위하여 화학양론적 및 비화학양론적 비율의 질소 분위기에 텅스텐을 노출시킴으로써 증착될수있다. 질화 텅스텐은 불소, 알루미늄 및 구리 같은 재료의 확산으로 우수한 장벽층을 형성한다. 질화 텅스텐 층은 TiN 층이 통상적으로 사용된 처리 과정에 사용될수있다. 텅스텐 층은 본 발명에 따라 질화 텅스텐층상에 증착될수있다.
질화 텅스텐층이 200mm 기판상에 증착되는 처리 방법의 일실시예는 약 1kW의 DC 전력을 텅스텐 타켓(105)에 인가하고, 2kW의 RF 전력을 코일(122)에 인가하고, 약 26sccm의 질소 및 약 50sccm의 아르곤을 챔버(100)로 흘리고, 비록 바이어스 레벨이 일반적으로 중요하지 않지만 기판(110)을 50% 듀티 사이클을 가지는 약 400 와트로 바이어스 시키는 것이다. 구리의 확산을 효과적으로 감소시키기 위하여 질화 텅스텐 층의 두께가 기판상에 페쳐 사이 필드 영역에서 적어도 약 150Å이고 페쳐의 측벽상에서 적어도 약 20Å 이어야 한다는 것이 발견되었다.
PVD-IMP를 사용하여 증착된 텅스텐 층은 TiN 층 저항의 약 1/20(200-300μΩ-cm과 비교하여 10μΩ-cm)이다. 본 발명의 몇몇 측면이 내부에 배치된 코일을 가지는 PVD-IMP 챔버에 관련하여 논의되었지만, 본 발명이 할로우 캐소드 마그네트론 및 전자 사이클론 공진 기술을 포함하는 타켓으로부터 스퍼터된 플럭스의 이온화를 사용하는 다른 PVD 기술을 포함한다는 것이 이해된다.
IMP 텅스텐 층의 특성은 다양한 처리 방법에 대하여 조사되었고 하기 도 4-14를 참조하여 기술된다. 예를들어, 기판 바이어스 증가에 따라 층의 저항이 변화하는 것이 발견되었다. 또한 IMP 텅스텐 필름 스트레스가 기판의 다른 층에 필름 스트레스를 오프셋하도록 다양한 장력 및 압축 스트레스 레벨 사이에서 변경될수있다는 것이 발견되었다. 그레인 크기, 공기 노출 및 확산 같은 다른 특성이 조사되었다.
PVD 또는 IMP 처리에 의한 텅스텐 함유 재료의 증착은 하기된 몇몇 금속화 방법에 사용될수있다.
CVD 텅스텐의 금속화 방법
도 2b는 그 위에 형성된 페쳐(46)를 가지는 기판(40)의 개략도이다. Ti의 라이너층(52) 및 텅스텐 또는 질화 텅스텐의 장벽층(54)은 유전층(44)의 패턴화 표면상에 형성된다. 부가적으로, TiN의 중간층은 그위에 증착될수있다(도시되지 않음). 장벽층(54)은 PVD 처리 또는 PVD-IMP 처리에 의해 증착되고 CVD 처리를 사용하여 추후 텅스텐 성장동안 핵형성 층을 제공한다. 하나의 예시적인 CVD 처리는 수소가 기판상에 텅스텐 층(56)을 형성하도록 WF6와 반응되고 텅스텐 플러그(47)를 형성하는 수소 감소 처리를 포함한다. 하부 Ti상 WF6공격은 텅스텐의 CVD 전체 PVD W 증착을 제공함으로써 제거된다. 가스 흐름 및 비율은 텅스텐 및 다른 전도 재료를 증착하고 약 1 토르 및 약 500 토르 사이의 챔버 압력을 형성하기 위하여 폭넓게 가변될 수 있다. 또한, 웨이퍼 온도는 약 200℃ 및 약 500℃ 사이에서 변화될 수 있다. 상기 층은 기판의 임의의 레벨에서 텅스텐 플러그 또는 다른 페쳐를 형성하기 위하여 화학 기계 폴리싱(CMP)에 의해 평탄화될 수 있다.
WxZTM챔버에서 열 반응에 의한 수소 감소 처리를 사용하는 200 mm 웨이퍼에 대한 하나의 예시적인 CVD 텅스텐 처리 방법은 도 3a를 참조하여 기술된다. 기판은 챔버(150) 및 서셉터(158)에 로딩된다. 기판은 약 425℃로 강??된다. 아르곤 및 수소 가스는 혼합 시스템(172)에서 혼합되고 약 300 토르로 챔버 압력을 증가시키기 위하여 약 6000 표준 평방 센티미터(sccm) 및 6500sccm의 속도로 챔버로 흐른다. 약 400 밀의 간격은 기판 및 가스 분기관(154) 사이에 제공된다. 수소 및 아르곤 같은 정화 가스는 기판 에지 및 기판의 후면상 증착을 제어하는데 도움을 제공하도록 기판의 에지로 흐를 수 있다. 아르곤 및 수소의 흐름 비율은 약 3500sccm 및 1000 sccm으로 감소되고, 처리가 안정화된다. 그 다음 WF6는 약 250sccm의 비율로 흐르고 아??곤 및 수소가 혼합된다. 가스는 기판상의 텅스텐 층에서 반응 및 증착한다. 약 35 토르의 후면 압력은 기판에 인가된다. 챔버는 약 6000sccm 및 6500sccm의 흐름 속도로 아르곤 및 수소를 증가시킴으로써 정화된다. 서셉터는 하강되고 기판은 목표된 바와같이 추가 처리를 위하여 챔버로부터 제거된다.
알루미늄/구리 CVD 및 PVD 처리를 위한 PVD-IMP 습식 층의 금속화 방법
본 발명은 접촉부를 형성하는 것을 포함하는 알루미늄 증착 처리를 위하여 사용될 수 있다. 도 2c는 위에 형성된 페쳐(46)를 가지는 기판(40)의 개략도이다. 기판(40)은 도 2a에서 기술된 바와같이 Ti의 라이너 층 및 텅스텐 또는 질호 텅스텐의 장벽층(54)의 유사한 적층부를 가진다. Ti의 라이너 층(52)은 PVD 처리 및 바람직하게 IMP PVD 처리를 포함하는 몇몇 처리를 사용하여 증착될 수 있다. PVD 처리 및 바람직하게 IMP PVD 처리에 의해 증착된 텅스텐의 장벽 층(54)은 Ti와 알루미늄의 반응을 방지하기 위한 장벽으로서 작동한다. 텅스텐 층은 알루미늄, 알루미늄/구리 합금, 구리, 또는 다른 전도 재료에 대한 습식 층으로서 작동된다. 텅스텐은 1998년 11월 Ralph N.에 의하여 Wall, IEEE Transactions on Semiconductor Manufacturing, Vo1. 11, No. 4의 "진보된 0.5㎛ BiCMOS 기술로 형성된 새로운 4 레벨 금속 상호접속부 시스템"에서 기술된 바와같이 알루미늄에 대한 TiN으로서 유사한 습식 능력을 가지는 것이 도시된다.
알루미늄, 구리로 도핑된 알루미늄 및 구리는 IMP, 시준, 및 긴 쓰로우 스퍼터링 같은 PVD 처리, CVD 처리, 전기 도금, 배기, 또는 다른 공지된 방법을 포함하는 몇몇 처리에 의해 증착될 수 있다. 접촉 레벨에서, 사용된 두 개의 방법은 흐름 증착 및 다중 단계 증착이다. 흐름 증착에서, 알루미늄은 코일을 사용하지 않고 전력 공급기(132)에 연관된 도 2를 참조하여 기술된 챔버 같은 PVD 챔버에서 텅스텐 라이너를 가진 기판위에 증착된다. 200 mm 웨이퍼에 대한 하나의 간력화된 처리는 플라즈마를 형성하기 위하여 알루미늄 타켓에 약 500W 내지 약 2kW 및 바람직하게 약 1kW 내지 약 2kW를 인가하는 DC 전력 공급기(130)를 사용하여, 챔버에서 약 1mTorr 내지 약 3mTorr의 압력을 형성하기에 충분한 속도로 챔버로 아르곤을 흘리는 것이다. 기판 온도는 약 425℃ 내지 약 500℃이다. 아르곤 이온은 타켓으로부터 알루미늄을 제거하고 스퍼터된 알루미늄 재료가 기판상에 증착된다. 기판은 알루미늄을 흘리고 플라즈마를 사용하지 않고 접촉부를 충전하도록 약 500℃ 내지 약 550℃의 온도로 추후에 가열된다.
여기에 기술된 방법 및 방법을 사용하여 예시적인 다중 단계 증착 방법에서, Ti 층 같은 습식 층은 텅스텐 라이너상에 증착되고, 등각 알루미늄 습식 층이 "콜드", 즉 저온에 서 증착되고, 페쳐를 충전하기 위하여 알루미늄을 스퍼터 증착하고 추후 처리를 위한 알루미늄 반사도를 개선하기 위하여 상부 알루미늄 층을 스퍼터 증착한다. 콜드 알루미늄 습식 층은 다양한 기수에 의해 증착될 수 있다. 3:1 까지의 종횡비를 위해 PVD 챔버에서 200mm 웨이퍼에 대한 한가지 기술은 알루미늄 타켓에 약 9kW 내지 약 12kW의 DC 전력을 인가하고, 아르곤 또는 몇몇 다른 불활성 가스를 약 1mTorr 내지 약 3mTorr의 챔버 압력을 형성하기에 충분하도록 챔버에 흘리는 것이다. 웨이퍼 온도는 증착 동안 약 50℃ 또는 그 이하이다.
알루미늄 재료 및 다른 재료는 CVD 처리에 의해 증착될 수 있다. 예를들어, CVD 처리는 다중단계 증착 처리에서 알루미늄의 습식 층을 형성하기 위하여 사용될 수 있다. CVD 처리는 페쳐를 충전하기 위하여 사용될 수 있다. 그러나, 바람직하게 CVD 처리는 페쳐를 충전하기 위하여 알루미늄의 PVD 다음 알루미늄 습식 층을 형성하기 위해 사용된다. 알루미늄을 위한 CVD 처리는 다음 방정식에 따른 선구 가스 같은 디메틸 알루미늄 수소화물("DMAH") 및 수소의 사용을 포함한다 :
(CH3)2Al-H + H2→Al + CH4+ H2
예시적인 CVD 챔버는 도 3을 참조하여 기술된다. 예시적인 처리 방법은 알루미늄의 습식층을 다음과 같이 증착하는 것이다. DMAH 및 수소 가스는 약 1 토르 및 약 80 토르 및 바람직하게 약 23mTorr 내지 약 27mTorr 사이의 챔버 압력을 형성하기 위하여 CVD 챔버(150)로 흐른다. 아르곤 또는 헬륨 같은 불활성 가스는 기판 하부 압력, 즉 후면 압력을 약 9 토르 내지 약 11 토르로 형성하기 위하여 CVD 챔버(150)으로 흐른다. 웨이퍼는 약 200℃ 내지 약 250℃로 가열되고 웨이퍼 대 가스 분배 분기관(154) 간격은 약 320 밀 내지 약 370 밀로 설정되고 상기 간격을 통해 DMAH가 흐른다. 약 500Å 내지 약 700Å의 CVD 습식 층 두께는 추후 스퍼터링 처리를 웨팅(wet)하기에 충분하다.
습식 층이 상기된 두 개의 증착 방법중 하나에 의해 형성된후, PVD 처리는 페쳐를 충전하기 위하여 알루미늄 타켓으로부터 알루미늄을 스퍼터하기 위하여 사용된다. 예시적인 처리 방법은 알루미늄 타켓에 약 1kW 내지 약 2kW를 공급하기 위하여 도 2에 도시된 챔버(100)의 전력 공급기(130) 같은 DC 전력 공급기를 사용하고 아르곤 또는 몇몇 다른 불활성 가스가 약 1mTorr 내지 약 3mTorr의 챔버 압력을 형성하기에 충분하도록 흐른다. 웨이퍼 온도는 증착동안 약 375℃ 내지 약 500℃이다. 약 1000Å 내지 약 2000Å의 알루미늄 상부층은 추후 처리동안 알루미늄 충전 층의 반사도를 개선하기 위하여 스퍼터링에 의해 증착된다. 알루미늄 상부층의 스퍼터링 방법에서 차이는 약 9kW 내지 약 12kW의 타켓에 대한 DC 전력의 증가이다.
선택적으로, 알루미늄 증착은 Ti 습식 층 대신 텅스텐 라이너/장벽 층상에 직접적으로 발생한다. 텅스텐은 알루미늄에 대한 습식 능력을 제공한다. 텅스텐이 Ti보다 낮은 저항을 가지며 전체적인 스택 저항이 감소된다는 것이 하나의 장점이다. 또한 Ti 층을 제거하는 것은 전체적인 처리를 간략화시킨다.
유사한 금속화 방법은 구리, 구리 함유 금속, 및 알루미늄/구리 합금의 증착에 적용될 수 있다. 예를들어, CVD 구리 습식 층은 구리의 PVD-IMP 증착 다음 Ti 및/또는 텅스텐 층상에 증착될 수 있다.
CVD 구리 습식 층은 Cu+2(hfac)2 및 Cu+2(fod)2, (fod는 헵타플루오로 디메틸 옥탄에틸렌이다)를 포함하는 임의의 공지된 CVD 구리 처리 또는 처리 가스를 사용하여 증착될수있지만, 바람직하게, 상기 처리는 캐리어 가스로서 아르곤을 가지는 휘발성 액정 복합 구리+1hfac, TMVS(hfac는 헥사플루오르 아세티라세톤네이트 애니온에 대한 약자이고 TMVS는 트리메틸비닐실란에 대한 약자이다)를 사용한다. 이런 복합물은 대기 조건에서 액체이고, 현재 반도체 제조시 사용되는 표준 CVD 버블러 선구 유도 시스템에 사용될 수 있다. 양쪽 TMVS 및 구리+2(hfac)2는 챔버로부터 배출되는 증착 반응의 휘발성 부산물이다. 증착 반응물은 다음 메카니즘에 따라 진행되고, 여기서 (s)는 표면과의 반응을 나타내고 (g)는 가스 단계를 나타낸다.
2Cu+1hfac,TMVS(g) --------→ 2Cu+1hfac,TMVS(s) 단계(1)
2Cu+1hfac,TMVS(g) --------→ 2Cu+1hfac,TMVS(s) + 2TMVS(g) 단계(2)
2Cu+1hfac,TMVS(g) --------→ Cu(s) + Cu+2(hfac)2(g) 단계(3)
단계 1에서, 복합물은 금속 표면위 가스 단계로부터 흡착된다. 단계 2에서, 시준된 olefin(특정 경우 TMVS)는 안정하지 않은 혼합물로서 Cu+1hfac를 남겨놓고 자유 가스로서 복합물로부터 해리된다. 단계 3에서, 4Cu+1hfac는 구리 금속 및 휘발성 Cu+2(hfac)2를 형성하도록 해리된다. CVD 온도에서 불균형은 금속 또는 전기 전도 표면에 의해 가장 강하게 촉진된다. 다른 반응에서, 유기금속 구리 복합물은 금속 구리를 형성하기 위하여 수소에 의해 감소될 수 있다. 휘발성 액체 복합물(Cu+1hfac,TMVS)은 열 또는 플라즈마 바탕 처리를 통하여 구리를 증착하기 위하여 사용될 수 있다. 플라즈마 향상 처리동안 기판 온도는 바람직하게 약 100℃ 및 약 400℃ 사이이고, 열처리 동안에는 약 50℃ 및 약 300℃, 가장 바람직하게 170℃이다. 이들 처리중 어느 하나 다음, Ti 또는 Ta 또는 텅스텐 같은 CVD 구리 습식 층은 핵형성 층상에 제공될 수 있다. 선택적으로, 전기 도금된 구리는 CVD 구리 습식 층과 결합 또는 대체시 사용될 수 있다.
구리 습식 층의 증착 다음, 기판은 구리의 용융 온도 이하로 구리를 스퍼터 증착하기 위하여 PVD-IMP 챔버로 보내진다. PVD-IMP 구리가 약 550℃, 바람직하게 약 400℃의 온도 이하에서 증착되는 것은 바람직하다. 구리 층은 200℃ 이상에서 PVD 증착 처리 동안 흐르기 시작한다. 알루미늄의 용융점(〉660℃) 이상의 기판 온도는 습식 층에 요구되지 않는다. 그러므로, 얇은 습식 층의 제공은 구리의 평탄화가 구리의 용융점 이하 온도에서 달성되게 한다. CVD 구리 처리는 여기에서 참조로써 통합되고 1997년 1월 31일 출원돈 발명의 명칭이 "저온 집적 비아 및 트렌치 충전 처리 및 장치"인 공동계류중인 미국출원 08/792,292에 설명된다.
텅스텐은 다른 증착 기술에 대한 씨드 층을 형성한다. 예를들어, 구리가 텅스텐 층의 에지에 전류를 인가하고 전해질 용액으로부터 구리를 도금함으로써 씨드 층상에 증착될수있다는 것이 믿어진다. 하나의 상기 시스템은 캘리포니아 산타클라라의 어플라이드 머티어리얼스에서 제공되는 ElectraTMCuEcp 시스템이다. 텅스텐 층이 전기 도금 구리 및 다른 전도 재료에 사용된 기술과 유사한 기술에 의해 텅스텐 씨드 층상에 전기도금 처리에 의해 증착될수있다는 것이 믿어진다.
시스템 장치
도 2의 PVD-IMP 챔버는 다중 챔버를 가지는 집적 처리 시스템에 통합될 수 있다. 도 3은 예시적인 처리 시스템(350)의 개략적인 평면도이다. 뚜껑(374)의 일부는 처리 시스템(350)의 세부를 나타내기 위하여 잘려졌다. 처리 시스템(350)은 클러스터 툴로서 공지된다. 두 개의 상기 시스템은 어플라이드 머티어리얼스 인코포레이티드에서 제공되는 Centura 및 Endura이다. 하나의 상기 단차진 진공 기판 처리 시스템의 세부는 여기에서 참조로써 통합되고 1993년 2월 16일에 발행된 Tepman 등에 의한 발명의 명칭이 "단차 진공 웨이퍼 처리 시스템 및 방법"인 미국특허 5,186,718에 개시된다. 챔버의 정확한 배열 및 결합은 제조 과정중 특정 단계를 수행하기 위해 변경될 수 있다.
처리 시스템(350)은 다수의 챔버 및 로보트를 포함하고 처리 시스템(350)에서 수행되는 여러 처리 방법을 제어하기 위하여 프로그램된 마이크로프로세서/제어기(352)가 장착된다. 전면 단부(354)는 한쌍의 로드 록 챔버(356)와 선택적으로 통하도록 배치된다. 전면 단부(354)에 배치된 포드(pod) 로더(358)는 로드 록(356)으로 및 으로부터 기판의 카세트를 왕복시키기 위해 선형 및 회전 운동할수이T다. 로드 록(356)은 전면 단부(354) 및 전달 챔버(360) 사이에 제 1 진공 인터페이스를 제공한다. 로보트(362)는 로드 록(356)으로부터 여러 처리 챔버(364) 및 서비스 챔버(365)중 하나로 기판을 전달하기 위하여 전달 챔버(360) 중앙에 배치된다. 로보트(362)은 연장, 수축, 및 회전할 수 있는 개구리 다리형 로보트이고 스텝퍼 모터에 의해 작동된다. 로보트 연동장치(368)에 접속된 지지 부재(366)는 챔버(364, 365) 및 로드 록(356) 사이에서 전달 챔버(360)를 통하여 전달하는 동안 기판(370)을 지지하기 위하여 제공된다. 처리 챔버(364)는 PVD, CVD, 전기 도금 및 에치 같은 다수의 처리를 수행하고 서비스 챔버(365)는 배기, 지향, 냉각 등을 위하여 제공된다. 전달 챔버(360)의 두껑에 형성된 다수의 관점부(372)는 전달 챔버(360)에 가시적 액세스를 제공한다. 상기 시스템이 예시적이지만, 본 발명은 텅스텐, 알루미늄, 구리, 및 다른 재료의 증착을 요구하는 임의의 장치에 이용되고, 따라서 본 발명의 다른 응용이 고안된다는 것이 이해된다.
도 3a는 처리 시스템(350)에서 사용될 수 있는 예시적인 CVD 챔버(150)의 개략적인 단면도이다. CVD 층이 증착될 수 있는 하나의 적당한 CVD 플라즈마 반응기는 어플라이드 머티어리얼스 인코포레이트에서 제공될 수 있는 WxZTM이다. 챔버(150)는 기판지지 플레이트 또는 서셉터(158)상에 높이는 기판(156)에 분기관의 홀(도시되지 않음)을 통하여 처리 가스를 분배하기 위한 가스 분배 분기관(154)을 포함한다.
서셉터(158)는 저항 가열되고 지지 스템(160)상에 장착되어 서셉터(158)( 및 서셉터 158의 상부 표면상에 지지된 기판 156)는 분기관(154)에 인접한 상부 처리 위치 및 하부 로딩/오프 로딩 위치 사이에서 리프트 모터(162)에 의해 제어되게 이동될 수 있다.
서셉터(158) 및 기판(156)이 처리 위치에 있을 때, 그것들은 링(164)에 의해 둘러싸인다. 처리 동안, 분기관(154)에 대한 가스 입구는 기판(156)의 표면에 걸쳐 방사적으로 균일하게 분배된다. 가스는 챔버(150)로부터 가스를 배출하는 비율을 제어하기 위하여 드로틀 밸브(도시되지 않음)를 가지는 진공 펌프 시스템(168)에 의해 포트(166)를 통하여 배출된다.
분기관(154)에 도달되기 전에, 정착 및 캐리어 가스는 가스 공급 라인(170)을 통하여 혼합 시스템(172)으로 입력되고, 여기서 상기 가스는 결합되고 분기관(154)으로 보내진다. 일반적으로, 처리 가스 각각에 대한 처리 가스 공급 라인(170)은 ⅰ) 챔버(150)로처리 가스의 흐름을 자동 또는 수동으로 차단하기 위해 사용될 수 있는 안전 차단 밸브(도시되지 않음), 및 ⅱ) 가스 공급 라인(170)을 통하여 가스 흐름을 측정하는 중량 흐름 제어기(도시되지 않음)를 포함한다. 유독 가스가 처리에 사용될 때, 몇몇 안전 차단 밸브가 통상적인 구조에서 각각의 가스 공급 라인상에 배치된다.
플라즈마 향상 처리에서, 제어 플라즈마는 RF 전력 공급기(174)(접지된 서셉터 158)로부터 분기관(154)으로 인가된 RF 에너지에 의해 기판(156)에 인접하게 형성된다. 가스 분배 분기관(154)은 RF 전극이고, 서셉터(158)는 접지된다. RF 전력 공급기(174)는 챔버(150)에 유도된 반응 종의 분해를 향상시키기 위하여 단일 또는 혼합된 주파수 RF 전력을 분기관(154)에 공급한다. 혼합된 주파수 RF 전력 공급기는 13.56㎒의 높은 RF 주파수(RF1) 및 350㎑의 낮은 RF 주파수(RF2)에서 전력을 공급한다.
열은 서셉터(158)에 내장된 저항 가열 코일에 의해 서셉터(158)에 제공된다. 이런 부가적인 가열은 서셉터의 자연적인 열 손실 패턴을 보상하고 증착을 위해 빠르고 균일한 서셉터 및 기판 가열을 제공한다.
통상적으로, 임의의 또는 전체 챔버 라이닝, 가스 입구 분기관 면판, 지지 스템(160), 및 다양한 다른 반응기 하드웨어는 알루미늄 또는 산화 알루미늄 같은 금속으로 만들어진다. 상기 CVD 반응기의 실시예는 본 발명의 양수인인 어플라이드 머티어리얼스 인코포레이티드에 양도되고 참조로써 통합되며, Wang 등에 의해 발행되면 발명의 명칭이 "CVD/PECVD 반응기 및 실리콘 이산화물의 열 화학 기상 증착 및 인 시튜 다중 단계 평탄화 처리를 위한 사용 방법"인 미국특허 5,000,113에 기술된다.
리프트 모터(162), 가스 혼합 시스템(172), 및 RF 전력 공급기(174)는 제어 라인(178)을 통한 시스템 제어기(176)에 의해 제어된다. 반응기는 메모리(180), 바람직하게 하드 디스크 드라이브에 저장된 시스템 제어 소프트웨어를 실행하는 시스템 제어기(176)에 의해 제어되는 중량 스름 제어기(MFC), RF 발생기 및 램프 자기 드라이버 같은 아날로그 어셈블리를 포함한다. 모터 및 광학 센서(도시되지 않음)는 서셉터(158)를 배치시키기 위한 모터 및 진공 시스템(168)의 드로틀 밸브 같은 이동 가능 기계적 어셈블리의 위치를 이동 및 결정하기 위하여 사용된다.
시스템 제어기(176)는 CVD 반응기의 모든 활동을 제어하고 제어기(176)의 바람직한 실시예는 하드 디스크 드라이브, 플로피 디스크 드라이브 및 카드 랙(도시되지 않음)을 포함한다. 카드 랙은 단일 보드 컴퓨터(SBC), 아날로그 및 디지털 입력/출력 보드, 인터페이스 보드 및 스텝퍼 모터 제어기 보드를 포함한다. 시스템 제어기(176)는 보드, 카드 케이지, 버스 구조, 및 접속기 크기 및 형태를 한정하는 Versa Modular Europeans(VME)에 따른다.
시스템 제어기(176)는 하드 디스크 드라이브(180)상에 저장된 컴퓨터 프로그램의 제어하에 동작한다. 컴퓨터 프로그램은 타이밍, 가스 혼합, RF 전력 레벨, 서셉터 위치, 및 다른 특정 목적의 파라미터를 지시한다.
본 발명의 몇몇 측면은 챔버 및 챔버와 유사한 시스템을 사용하여 조사되었고 도 2, 3 및 3a에 도시된 처리 시스템은 하기에 기술된다.
IMP PVD 텅스텐 증착의 연구 특성
IMP 텅스텐 증착 처리는 어플라이드 머티어리얼스 인코포레이트로부터의 VectraTM챔버를 사용하여 조사되었다. 처리는 약 10 및 약 100 mTorr 사이의 압력을 달성하기 위하여 VectraTMIMP 챔버에서 아르곤 흐름을 제공하는 것을 포함한다. DOE라 불리는 실험 설계는 IMP 텅스텐 처리 성능을 특성화하기 위하여 행해진다. 통상적인 DOE에서, 단일 파라미터는 변화되고 다른 파라미터는 일정하게 남고 결과 및 경향은 도표화된다. 상기된 바와 다르게, 도 3a에 도시된 타켓(105)에 인가된 DC 전력이 이하 심험을 위한 적당한 증착 비율을 달성하기 위하여 약 1000 와트로 설정된다. 코일 RF 전력, 기판 바이어스 DC 전력, 및 처리 압력은 가변되고, IMP 텅스텐 시트 저항 균일도, 증착 비율, 및 필름 스트레스는 특성화된다. DOE 특성은 도 4 및 5에 도시되고 다양한 파라미터의 결합으로부터 필름의 결과 특성은 이하에 기술된다.
시트 저항 균일도
도 4는 다른 처리 파라미터를 사용하여 형성된 필름에 대한 시트 저항 균일도의 그래프이다. 도 4는 기판 바이어스 가변 효과를 도시하고 챔버 압력은 처리 및 압력 가변 효과동안 일정하게 유지되고 기판 바이어스는 일정하게 유지된다. 필름 균일도는 약 4% 내지 약 7%이다. 시트 저항 균일도는 기판 바이어스 증가와 함께 개선된다. 또한, 시트 저항 균일도는 처리 압력 감소와 함께 개선된다.
IMP 텅스텐 처리 결과에서 보다 높은 기판 바이어스는 균일도에 상당한 개선을 유발한다. 기판의 시트 저항 균일도는 약 350와트 DC의 기판 바이어스를 기판에 인가하고 약 1000 와트 DC를 타켓에 인가하고, 약 2000 와트 RF를 IMP 코일에 인가함으로써 측정된다. 챔버 압력은 약 30 mTorr에서 유지된다. 이들 파라미터에서, 시트 저항 균일도는 측정되고 약 11%의 값을 유발한다. 약 1000 와트에서 타켓 바이어스를, 약 2000 와트에서 코일 바이어스를, 및 30mTorr에서 챔버 압력을 유지하는 동안 기판 바이어스를 약 500 와트로 변화시킴으로써, 약 5%의 균일도가 개선된다. 따라서, 균일도는 기판 DC 바이어스를 조절함으로써 약 6% 개선된다.
필름 스트레스
텅스텐 증착 스트레스는 조사되었다. 증착 조건에 의해 유발된 필름상 스트레스는 오목 방식으로 필름을 구부리는 경향의 장력일 수 있고, 즉 필름 에지는 필름이 증착되는 하부 표면 또는 층으로부터 멀어지게 구부러지고 하부 층으로부터 필름의 박편화를 유발할 수 있다. 상기 스트레스는 볼록 방식으로 필름을 구부리는 경향을 가지는 압축일 수 있다. 즉, 필름의 내부 표면은 하부 표면 또는 층으로부터 멀어지게 구부러지고 하부 표면 또는 층으로부터 필름 층의 내부 표면의 박편화를 유도할 수 있다.
도 5는 약 100 와트 내지 약 200 와트 사이의 코일 바이어스, 약 35sccm 내지 약 85sccm 사이의 Ar 흐름, 및 약 0 와트 내지 약 500와트 사이의 기판 바이어스 같은 다른 처리 파라미터에 관련된 필름 스트레스의 그래프이다. y축은 텅스텐 필름 스트레스가 x축에 도시된 파라미터를 가변함으로써 제어될 수 있는 것을 가리킨다. 존(200)에서 라인의 하부 세트는 존(204)에서 IMP 코일에 전달되는 RF 전력 레벨의 변화, 존(206)에서 처리 가스 같은 아르곤 흐름의 변화, 및 존(208)에서 기판 바이어스의 변화로 증착된 IMP 텅스텐 층의 스트레스 결과를 나타낸다.
본 발명자는 필름 스트레스 레벨이 조절될 수 있고 종래 PVD 처리와 비교하여 상당히 낮다는 것을 발견하였다. 여기에 개시된 텅스텐에 대한 IMP 처리는 장력으로부터 압축 레벨로 스트레스를 리버스할 수 있다.
코일에 대한 RF 전력 증가, 아르곤 흐름 홀딩 및 일정한 기판 바이어스는 압축 스트레스를 증가시키고 필름의 장력 스트레스를 감소시킨다. 아르곤 흐름의 증가, RF 전력 홀딩 및 일정한 기판 바이어스는 필름의 장력 스트레스를 증가시킨다. 기판 바이어스의 증가, RF 전력 홀딩 및 일정한 아르곤 흐름은 장력 스트레스를 감소시키고, 압축 스트레스로 스트레스를 리버스하고, 압축 스트레스를 증가시킨다. 예를들어, 기판상 스트레스는 약 0 와트의 기판 바이어스가 기판에 인가되고 약 1000 와트의 코일 바이어스가 IMP 코일에 인가될 때 측정된다. 아르곤은 약 65sccm의 흐름 비율로 처리 챔버로 흐른다. 상기 파라미터는 약 3.3×1010dyne/cm2장력의 스트레스 레벨을 유발한다. 약 2000 와트의 코일 바이어스 및 거의 동일 값으로 아르곤 흐름 비율 및 기판 바이어스를 유지하여, 스트레스는 약 2.6×1010dyne/cm2장력이다.
약 35sccm의 아르곤 흐름 비율 및 약 2000 와트의 RF 전력 유지 및 약 0와트의 기판 바이어스를 유지하여, 스트레스 레벨은 약 2.1×1010dyne/cm2압력이다. 약 65sccm으로 아르곤 흐름 비율을 변화시키고 RF 전력 및 기판 바이어스를 일정하게 유지하여, 스트레스는 약 2.6×1010dyne/cm2장력으로 변화된다.
본 발명자는 기판 바이어스 전력이 필름 스트레스를 제어하는데 중요한 요소라는 것을 발견하였다. 예를들어, 약 0 와트의 기판 바이어스를 기판에 인가하고 약 2000 와트 RF를 코일에 인가하고 약 85sccm의 흐름 비율로 아르곤을 흘림으로써, 필름 스트레스는 약 3.0×1010dyne/cm2장력이다. 약 500 와트로 기판 바이어스를 변화하고 RF 전력 및 아르곤 흐름 비율을 일정하게 유지함으로써, 필름 스트레스는 약 1.5×1010dyne/cm2압축력으로 변화된다.
상기 결과는 본 발명이 여러 층 증착에 의해 유발된 다중 레벨 적층 스트레스의 평형을 맞추기 위하여 장력 또는 압축력인 적당한 오프셋 스트레스로 IMP 텅스텐 층을 동조시킴으로써 적층부의 전체 스트레스 레벨을 낮추도록 바람직하게 사용될수있다는 것이다. 기판 바이어스의 양은 장력 스트레스로부터 압축 스트레스 및 그 반대로 스트레스 레벨을 변경시킬 수 있다. 전체적으로 낮은 스트레스 레벨은 필름 적층부의 분열 및 박편화를 방지하고 전체 바이어스 신뢰성을 개선하기 위하여 목표된다.
스텝 커버리지
본 발명은 IMP 텅스텐의 측벽 커버리지가 Ti 및 TiN 보다 상당히 높다, 즉 Ti 및 TiN의 측벽 커버리지보다 두배이다 라는 것을 개시한다. 보다 두꺼운 측벽 커버리지는 IMP 텅스텐이 추후 CVD 텅스텐 성장 동안 하부 Ti 층을 WF6공격으로부터 보호하기 위한 효과적인 장벽이도록 한다. 모서리 및 심지어 4:1 종횡비를 가지는 쿼터 미크론 페쳐의 하부 커버리지는 텅스텐에 대한 통상적인 PVD 처리의 하부 커버리지보다 3배인 적어도 약 20% 및 통상적으로 약 40% 내지 약 52%이다. 본 발명은 TiN의 증착보다 4배인 텅스텐에 대한 보다 높은 증착 비율을 제공한다.
일반적으로, 이온 에너지를 증가시키기 위한 기판 바이어스를 인가하는 것은 IMP 기판층의 하부 스텝 커버리지 프로파일을 평탄화했다. 많은 에너지 이온이 페쳐의 하부 중앙상 스퍼터 재료를 다시 스퍼터하고 보다 편평한 프로파일을 얻기 위하여 하부 모서리 재료를 다시 증착시킨다는 것이 믿어진다. 따라서, IMP 처리를 사용시, 기판 바이어스는 기판 상부 및 하부 모서리상에 증착을 형성하고 페쳐의 개구부에 돌출부를 최소화한다. 추후 선택적인 CVd 증착으로부터 텅스텐 성장이 IMP 텅스텐 처리시 증착된 텅스텐 표면에서 발생하기 때문에, 페쳐의 개구부에서 돌출부는 페쳐가 완전히 충전되기 전에 CVD 텅스텐이 개구부를 좁게 만들어 페쳐에 보이드를 유발한다. 또한, 상부 모서리에서 돌출부가 하부 커버리지 균일도를 간섭할 수 있다. 상부 모서리는 기판 바이어스가 돌출부를 감소시키기 위하여 증가할 때 보다 많은 에너지의 이온으로 다시 스퍼터된다.
필름 두께에 대한 필름 저항 비교
필름 저항은 조사되었다. 도 6은 기판 바이어스를 가지는 및 가지지 않는 필름 두께에 대한 필름 저항의 그래프이다. 사용된 기판 바이어스는 50% 듀티 사이클을 가지는 약 350와트의 DC 바이어스 전력이고, 타켓 바이어스는 약 1000 와트의 DC 전력이고, 코일 바이어스는 약 1500 와트의 RF 전력이고, 처리 압력은 약 16mTorr이다. 도 6은 필름 저항이 얇은 필름에서 보다 높고 필름 두께가 증가할 때 감소되며 기판 바이어스를 인가하는 것이 기판 저항을 감소시키는 것을 도시한다.
PVD-IMP/CVD 텅스텐 적층부가 PVD-IMP TiN/CVD 텅스텐 적층보다 낮은 가진다는 것이 저항의 다른 검사에서 나타난다. 하부 PVD-IMP 텅스텐 층은 보다 낮고 많은 기판의 바람직한 전체 저항을 제공하고 심지어 PVD-IMP TiN 층상 CVD 텅스텐보다 낮은 CVD 텅스텐 저항을 제공한다. 테이블 1은 PVD-IMP 텅스텐/CVD 텅스텐 적층과 비교하여 PVD-IMP TiN/CVD 텅스텐 적층부상에서 검사를 도시한다.
테이블 1
| 적층부 | 총(Å) | Rs전체(Ω-sq) | CVD W(Å) | 하부층(Å) | 하부층 Rs(Ω-sq) | CVD W Rs(Ω-sq) | CVD W 저항(Ω-sq) | CVD W 그레인 방향 |
| CVD W/PVD-IMP TiN | 5347 | 0.2173 | 4747 | 600 | 14 | 0.2207 | 10.5 | 200 |
| CVD W/PVD-IMP W | 4737 | 0.1951 | 4237 | 500 | 2 | 0.2162 | 9.16 | 110 |
약 5347Å의 총 두께에 대해 600Å 두께 PVD-IMP TiN 층상에 증착된 약 4747Å 두께의 CVD 텅스텐 층을 가지는 제 1 적층부의 전체 저항은 약 0.2173Ω-sq이다. 총 4737Å의 두께에 대해 500Å 두께 PVD-IMP 텅스텐 층상에 증착된 약 4237Å의 CVD 텅스텐 층을 가지는 제 2 적층부의 전체 저항은 약 0.1951Ω-sq이다. 600Å PVD-IMP TiN 층의 시트 저항은 약 14Ω-sq이고, 500Å PVD-IMP 텅스텐 층의 시트 저항은 약 2Ω-sq이다. PVD-IMP TiN상 CVD 텅스텐 층의 시트 저항은 0.2207Ω-sq로 측정된다. PVD-IMP 텅스텐상 CVD 텅스텐 층의 시트 저항은 0.2162Ω-sq로 측정된다. 이들 도면을 사용하여, IMP TiN 층상 CVD 텅스텐의 저항은 약 10.5μΩ-cm이다. 대조하여, PVD-IMP 텅스텐 층상 CVD 텅스텐의 저항은 약 9.16μΩ-cm이다. 상기 결과는 IMP 텅스텐상 CVD 텅스텐 에피텍셜 그레인 성장 및 PVD-IMP 텅스텐과 비교하여 PVD-IMP TiN상에 증착된 CVD 텅스텐 사이의 보다 큰 그레인 크기로 인한 것으로 믿어진다. 텅스텐의 저항은 그레인 크기 증가와 함께 감소한다. PVD-IMP 텅스텐 씨드층상 CVD 텅스텐의 그레인 크기는 약 0.3㎛이다. 비교하여, PVD-IMP TiN 씨드층상 CVD 텅스텐의 그레인 크기는 통상적으로 약 0.1㎛이다.
IMP 텅스텐의 그레인 크기
도 7-10은 기판 바이어스 효과 및 그레인 크기상 바이어스 듀티 사이클을 나타내는 전자 주사 현미경(SEM) 포토그래프의 단면도이다. 그레인 크기가 커질수록, 전자가 이동하기에 보다 작은 그레인 경계 층으로 인해 층의 저항이 감소한다. 도 7은 기판 바이어스를 사용하지 않고 IMP 텅스텐 그레인 크기를 나타낸다. 도 8은 약 350와트의 기판 바이어스 및 50% 듀티 사이클을 가지는 IMP 텅스텐 그레인 크기를 나타내고 도 7에 도시된 바와같이 기판 바이어스를 사용하지 않고 증착된 그레인 크기보다 크다. 도 9는 약 500 와트의 기판 바이어스 및 50% 듀티 사이클을 사용하여 IMP 텅스텐 그레인 크기를 나타내고 도 8에 도시된 바와같이 350 와트 및 50% 듀티 사이클을 사용하여 증착된 그레인 크기보다 크다. 도 10은 약 350 와트의 기판 바이어스 및 100% 듀티 사이클을 사용하여 증착된 IMP 텅스텐 그레인 크기를 나타내고, 여기서 그레인 크기는 350 와트의 기판 바이어스 및 도 8에 도시된 바와같은 50% 듀티 사이클을 사용하여 증착된 그레인 크기보다 크다. 도 10에 도시된 바와같이 약 350 와트의 기판 바이어스 및 100% 듀티 사이클을 사용하는 그레인 크기는 도 9에 도시된 바와같이 약 500 와트의 기판 바이어스 및 50% 듀티 사이클을 사용하여 증착된 그레인 크기에 비해 크다. 증가된 기판 바이어스 및/또는 보다 높은 듀티 사이크로부터의 보다 높은 세기가 보다 큰 그레인 크기를 유발하고 경계 층 형성에 영향을 주는 보다 작은 결함을 가지는 보다 밀집된 그레인 구조에 공헌하는 것이 믿어진다.
CVD 텅스텐 층의 공기 노출
IMP TiN 및 IMP 텅스텐 처리후 텅스텐상 공기 노출 효과는 도 11 및 12의 XRD 분석 그래에 도시된다. XRD 분석은 일정 시간 주기동안 IMP 층이 공기에 노출된후 CVD 텅스텐의 그레인 방향을 가리킨다. 공기 노출은 IMP 층을 증착하는중 및 CVD 층을 증착하기전 지연으로 인해 발생할 수 있다. 바람직하게, 기판은 보다 우수한 제조를 위해 공기 노출에 민감하지 않다.
도 11은 CVD 텅스텐 증착전에 공기에 노출된 하부 IMP TiN 층을 가지는 CVD 텅스텐 층에 대한 XRD 분석 그래프이다. IMP TiN 층은 추후 CVD 텅스텐 층이 IMP 층상에 증착되고 CVD 층의 그레인 구조가 분석되기전 약 2 시간 동안 공기에 노출된다. 두시간 공기 노출의 결과는 빗금선에 의해 표현된다. 유사하게, 하부 IMP TiN 층이 약 24 시간 공기에 노출된후 CVD 텅스텐 층의 그레인 구조에 대한 영향은 굵은선으로 표현된다. 굵은선은 동일 그래프상에 양쪽 선을 도시하기 위하여 빗금선과 500 카운트 만큼 오프셋된다. 두 시간 노출을 가지는 IMP TiN/CVD 텅스텐 구조는 110의 그레인 방향에 대해 카운트가 없고, 200의 그레인 방향에 대해 약 6300 카운트, 및 211 또는 220의 그레인 방향에 대해 카운트를 가지지 않는 구조를 가진다. 24 시간 노출은 구조를 상당히 변화시키고 IMP TiN의 공기 노출이 추후 CVD 텅스텐 층의 그레인 구조 변화를 유발하는데 있어서 상기 처리가 공기에 민감하다는 것을 나타낸다. 상기 결과는 110의 그레인 방향의 약 500 카운트, 200의 그레인 방향의 약 1750, 211의 그레인 방향의 약 150 카운트, 및 220의 그레인 방향의 약 50 카운트의 그레인 방향을 도시한다.
도 12는 CVD 텅스텐 층을 증착하기 전에 약 2시간 및 약 24 시간 동안 공기에 노출된 IMP 텅스텐 층에 대한 XRD 결과를 나타낸다. 빗금선은 두시간 노출을 가지는 그레인 구조 결과를 나타내고 굵은 선은 24 시간 노출을 가지는 그레인 구조 결과를 나타내고, 여기서 굵은 선은 빗금선과 500 카운트 오프셋된다. IMP 층에 대해 두시간 노출을 가지는 CVD 층의 그레인 구조는 110의 그레인 방향의 4500 카운트, 200의 그레인 방향의 약 500 카운트, 211의 그레인 방향의 약 200 카운트, 및 220의 그레인 방향의 약 100 카운트를 유발한다. 도 11의 IMP TiN 결과와 대조하여, 24 시간은 그레인 방향을 크게 변화시키지 않고, 목표된 처리 조건이 공기 노출에 무관하게 유지되도록 처리가 안정하다는 것을 나타낸다.
IMP/CVD 텅스텐을 통한 플루오르 확산
IMP TiN과 비교하여 IMP 텅스텐의 플루오르 확산 장벽 특성의 차이가 조사되었다. 여기에 기술된 바와같이, 플루오르 확산은 장벽 필름을 분열시키는 "벌케이노"를 형성하는 성분을 형성할수있다.
도 13은 Ti/TiN 적층을 통한 플루오르 확산 그래를 나타낸다. 도 13은 약 425℃에서 여기에 기술된 WF6를 사용하여 산화 실리콘 층, 그 위에 증착된 약 1000 Å 두께의 IMP Ti층, IMP Ti 층상에 증착된 약 100Å 두께의 IMP TiN층, 및 TiN 층상에 증착된 CVD 텅스텐을 가지는 기판 적층부를 통하여 플루오르 확산을 나타내기 위하여 원자/㎤의 플루오르 농도를 도시한다. 적층부는 깊이 프로파일 정확도를 개선하기 위하여 CMP 처리에 의해 폴리싱된다. CVD 텅스텐에서 도 13에 도시된 플루오르 레벨은 4×1019원자/㎤이고 텅스텐/TiN 인터페이스 근처에서 감소하기 시작한다. TiN 필름은 장벽으로서 작용하고 플루오르 확산을 느리게 한다. TiN의 플루오르 용해도는 텅스텐 또는 Ti 보다 낮고 농도 하강을 도시한다. 플루오르가 Ti로 확산할때, 농도는 표면으로부터 약 2000Å의 깊이 TiN/Ti 지역에서 3×1020원자/㎤로 증가하고 Ti/SiO2근처에서 약 1×1018원자/㎤의 레벨로 대수적으로 감소한다. 텅스텐/TiN 인터페이스 및 Ti/SiO2사이 지역에서 곡선 아래 영역은 상기 지역에서 "도핑 레벨"을 결정하기 위하여 적분될수있다. 상기 지역에 대한 도 13의 도핑 레벨은 약 5×1014원자/㎤이다.
대조하여, 도 14는 산화 실리콘 유전층, 그 위에 증착된 약 1000Å 두께의 IMP Ti층, Ti 층상에 증착된 약 100Å 두께의 IMP 텅스텐 장벽층, 및 IMP 텅스텐 장벽 층상에 증착된 CVD 텅스텐 층을 가지는 본 발명에 따라 제조된 구조의 플루오르 농도 그래프이다. IMP/CVD 텅스텐 필름의 플루오르 농도는 도 13에 도시된 시작 레벨과 유사한 약 3×1019원자/㎤이지만, 도 13의 레벨과 유사한 Ti 필름으로 크게 하지 않고 도 13에 도시된 농도 처럼 플루오르 농도가 깊이 확장하지 않는다. 농도는 적층 표면에서 약 2200Å의 깊이 Ti/SiO2인터페이스 근처에서 약 1×1017원자/㎤으로 감소한다. Ti 필름의 도핑 레벨을 얻기 위하여 곡선 하부 영역을 적분하는 약 3×1014원자/㎤를 형성하고, 이 레벨은 도 13에 도시된 TiN/Ti 결합물을 가지는 샘플 보다 작은 크기이다. 따라서, IMP 텅스텐 필름은 IMP TiN 필름보다 추후 CVD 텅스텐 처리로부터 플루오르 확산에 대해 우수한 장벽이다.
상기된 바가 본 발명의 바람직한 실시예에 관한 것이지만, 본 발명의 다른 실시예는 본 발명의 기본 범위로부터 벗어나지 않고 고안될수있고, 상기 범위는 이후 청구범위에 의해 결정된다.
본 발명은 개선된 라이너, 장벽, 및/또는 씨드 층을 제공함으로써 추후 선구 반응물의 공격을 감소시키고 추후 층의 보다 우수한 등각 커버리지를 제공한다.
Claims (40)
- 기판상에 텅스텐을 증착하는 방법에 있어서,a) 타켓으로부터 텅스텐을 스퍼터링하는 단계;b) 타켓 및 기판 사이에 배치된 전자기 필드를 통하여 스퍼터된 텅스텐의 적어도 일부를 통과시키는 단계; 및c) 제 1 텅스텐 층을 형성하기 위하여 기판쪽으로 텅스텐을 끌어당기는 단계를 포함하는 것을 특징으로 하는 방법.
- 제 1 항에 있어서, 상기 전자기 필드를 통하여 적어도 일부의 스퍼터된 텅스텐을 통과시키는 단계는 이온화 금속 플라즈마(IMP) 처리를 사용하는 단계를 포함하는 것을 특징으로 하는 방법.
- 제 1 항에 있어서, 제 1 텅스텐층상에 화학 기상 증착(CVD) 처리에 의해 제 2 텅스텐 층을 증착하는 단계를 더 포함하는 것을 특징으로 하는 방법.
- 제 1 항에 있어서, 제 2 텅스텐 층의 화학 기상 증착 처리는 텅스텐 헥사플루오르의 수소가 감소되는 것을 특징으로 하는 방법.
- 제 1 항에 있어서, 제 1 텅스텐 층을 형성하기 전에 티타늄 재료의 라이너 층을 증착하는 단계를 더 포함하는 것을 특징으로 하는 방법.
- 제 1 항에 있어서, 질화 텅스텐 층을 증착하기 위하여 질소에 텅스텐을 노출시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
- 제 1 항에 있어서, 기판에 인가된 기판 바이어스를 조절함으로써 제 1 텅스텐 층의 스트레스 레벨을 조절하는 단계를 더 포함하는 것을 특징으로 하는 방법.
- 제 7 항에 있어서, 스트레스 레벨을 조절하는 단계는 제 1 텅스텐 층 스트레스 레벨을 조절함으로써 전체 기판 스트레스를 낮추는 단계를 포함하는 것을 특징으로 하는 방법.
- 제 1 항에 있어서, 기판에 인가된 기판 바이어스를 증가시킴으로써 제 1 텅스텐의 필름 두께 균일도를 증가시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
- 제 1 항에 있어서, 기판에 인가된 기판 바이어스를 조절함으로써 기판상 페쳐의 하부에 기판상 필드 커버리지의 적어도 약 20%를 증착하는 단계를 더 포함하는 것을 특징으로 하는 방법.
- 제 1 항에 있어서, 기판에 인가된 기판 바이어스를 증가시킴으로써 기판 저항을 감소시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
- 제 1 항에 있어서, 제 1 텅스텐 층상에 전도 재료를 증착하는 단계를 더 포함하고, 상기 전도 층은 구리, 알루미늄, 텅스텐 또는 그것의 결합물을 포함하는 것을 특징으로 하는 방법.
- 스퍼터된 텅스텐 재료의 이온화에 의해 형성된 기판상에 증착된 제 1 텅스텐 층을 포함하는 것을 특징으로 하는 기판.
- 제 13 항에 있어서, CVD 처리에 의해 제 1 텅스텐 층상에 증착된 제 2 텅스텐 층을 더 포함하는 것을 특징으로 하는 기판.
- 제 13 항에 있어서, 제 1 텅스텐 층전에 기판상에 증착된 티타늄 재료층을 더 포함하는 것을 특징으로 하는 기판.
- 제 14 항에 있어서, 상기 제 2 텅스텐 층은 텅스텐 헥사플루오르의 수소가 감소된 것을 특징으로 하는 기판.
- 제 13 항에 있어서, 상기 제 1 텅스텐 층은 질화 텅스텐을 포함하는 것을 특징으로 하는 기판.
- 제 13 항에 있어서, 상기 기판은 적어도 하나의 텅스텐 층상에 증착된 적어도 하나의 전도 금속 또는 합금층을 포함하는 것을 특징으로 하는 기판.
- 제 13 항에 있어서, 제 1 텅스텐 층 및 제 2 텅스텐 층은 기판상 페쳐에 증착되는 것을 특징으로 하는 기판.
- 제 19 항에 있어서, 상기 페쳐는 기판상 플러그를 포함하는 것을 특징으로 하는 기판.
- 제 13 항에 있어서, 페쳐의 하부에 증착된 제 1 텅스텐 층의 필름 두께 균일도는 8% 또는 그 이하인 것을 특징으로 하는 기판.
- 제 13 항에 있어서, 제 1 텅스텐 층의 증착 전에 측정된 기판 적층부의 스트레스 레벨은 제 1 텅스텐 층의 증착후 측정된 제 1 텅스텐 층의 스트레스 레벨에 비해 오프셋만큼 낮아지는 것을 특징으로 하는 기판.
- 제 13 항에 있어서, 페쳐에 증착된 상기 제 1 텅스텐 층의 하부 커버리지는 필드 영역의 기판 커버리지에 비해 약 20% 또는 그 이상인 것을 특징으로 하는 기판.
- 제 13 항에 있어서, 상기 제 2 텅스텐 층은 제 1 텅스텐 층이 적어도 약 24 시간 동안 공기에 노출될때 그레인 방향 변화를 가지지 않는 것을 특징으로 하는 기판.
- 제 13 항에 있어서, 상기 텅스텐 층은 하부 층으로 플루오르 확산을 감소시키는 것을 특징으로 하는 기판.
- 제 13 항에 있어서, 전기화학 증착 처리에 의해 제 1 텅스텐 층상에 증착된 제 2 텅스텐 층을 더 포함하는 것을 특징으로 하는 기판.
- 다중 레벨 기판상에 텅스텐을 증착하는 방법에 있어서,a) 기판을 제공하는 단계;b) 기판을 바이어싱하는 단계;c) 제 1 텅스테 층을 증착하는 단계; 및d)제 1 텅스텐 층으로 다중 레벨 기판의 필름 스트레스 레벨을 변경하는 단계를 포함하는 것을 특징으로 하는 방법.
- 기판상에 텅스텐 층을 증착하는 방법에 있어서,a) 타켓으로부터 텅스텐을 스퍼터링하는 단계;b) 질소에 텅스텐을 노출시키는 단계; 및c) 질화 텅스텐을 형성하기 위하여 기판상에 텅스텐 및 질소를 증착하는 단계를 포함하는 것을 특징으로 하는 방법.
- 제 28 항에 있어서, 플라즈마로 텅스텐 원자를 이온화하는 단계를 더 포함하는 것을 특징으로 하는 방법.
- 제 28 항에 있어서, 질화 텅스텐 층상에 전도층을 증착하는 단계를 더 포함하고, 상기 전도층은 구리, 알루미늄, 텅스텐 또는 그것의 결합물을 포함하는 것을 특징으로 하는 방법.
- 기판상에 스퍼터된 질화 텅스텐의 장벽층을 포함하는 것을 특징으로 하는 기판.
- 제 31 항에 있어서, 상기 스퍼터된 질화 텅스텐은 적어도 약 250Å의 두께를 가지는 것을 특징으로 하는 기판.
- 제 31 항에 있어서, 질화 텅스텐 장벽층상에 구리, 알루미늄, 텅스텐 또는 그것의 결합물 층을 더 포함하는 것을 특징으로 하는 기판.
- 기판상에 텅스텐을 증착하는 방법에 있어서,a) 제 1 텅스텐 층을 형성하기 위하여 타켓으로부터 텅스텐을 스퍼터링하는 단계; 및b) 제 1 텅스텐 층상에 화학 기상 증착(CVD) 처리에 의해 제 2 텅스텐 층을 증착하는 단계를 포함하는 것을 특징으로 하는 방법.
- 제 34 항에 있어서, 상기 CVD 처리는 텅스텐의 수소 감소 처리인 것을 특징으로 하는 방법.
- 기판 처리 시스템에 있어서,a) 제 1 전력 공급기에 접속된 챔버에 배치된 텅스텐 타켓 및 챔버에 배치된 기판 지지부를 가지는 스퍼터링 챔버;b) 타켓 및 제 2 전력 공급기에 접속된 기판 지지부 사이에 배치된 코일; 및c) 텅스텐 타켓으로부터 재료를 스퍼터하기 위하여 제 1 전력 공급기로부터의 제 1 전력 출력을 제어하는 제어기를 포함하는 것을 특징으로 하는 기판 처리 시스템.
- 제 36 항에 있어서, 상기 제어기는 스퍼터된 재료를 이온화하기 위하여 제 2 전력 공급기로부터 제 2 전력 출력을 추가로 제어하는 것을 특징으로 하는 기판 처리 시스템.
- 제 37 항에 있어서, 상기 제어기는 이온화된 스퍼터 재료의 지향성 인력을 제공하기 위하여 기판 지지부를 바이어스하는 제 3 전력 공급기로부터의 제 3 전력 출력을 추가로 제어하는 것을 특징으로 하는 기판 처리 시스템.
- 제 36 항에 있어서, 상기 챔버에 기판을 전달하는 챔버에 인접하게 배치된 로보트를 더 포함하는 것을 특징으로 하는 기판 처리 시스템.
- 제 36 항에 있어서, 스퍼터링 챔버에 인접하여 배치된 화학 기상 증착 챔버를 더 포함하는 것을 특징으로 하는 기판 처리 시스템.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15998699P | 1999-10-18 | 1999-10-18 | |
| US60/159,986 | 1999-10-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010051101A true KR20010051101A (ko) | 2001-06-25 |
Family
ID=22574985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000061247A KR20010051101A (ko) | 1999-10-18 | 2000-10-18 | 텅스텐, 알루미늄 및 구리 제공을 위한 라이너, 장벽,및/또는 씨드 층으로서의 ｐｖｄ－ｉｍｐ 텅스텐 및 질화텅스텐 |
Country Status (5)
| Country | Link |
|---|---|
| EP (1) | EP1094504A3 (ko) |
| JP (1) | JP2001200358A (ko) |
| KR (1) | KR20010051101A (ko) |
| SG (1) | SG87187A1 (ko) |
| TW (1) | TW546393B (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100440261B1 (ko) * | 2001-12-22 | 2004-07-15 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
| KR100739244B1 (ko) * | 2000-12-28 | 2007-07-12 | 주식회사 하이닉스반도체 | 반도체 장치의 제조방법 |
| KR101051950B1 (ko) * | 2003-12-15 | 2011-07-26 | 매그나칩 반도체 유한회사 | 반도체소자의 제조방법 |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10047430B2 (en) | 1999-10-08 | 2018-08-14 | Applied Materials, Inc. | Self-ionized and inductively-coupled plasma for sputtering and resputtering |
| JP2002217292A (ja) | 2001-01-23 | 2002-08-02 | Hitachi Ltd | 半導体集積回路装置および半導体集積回路装置の製造方法 |
| DE10135927A1 (de) * | 2001-07-24 | 2003-02-20 | Infineon Technologies Ag | Verfahren zur Herstellung einer Wortleitung in Speichertechnologien mit Shallow Trench Isolation |
| KR101179726B1 (ko) * | 2001-11-14 | 2012-09-04 | 어플라이드 머티어리얼스, 인코포레이티드 | 스퍼터링 및 재스퍼터링을 위한 자기-이온화 및 유도 결합 플라즈마 |
| US7504006B2 (en) | 2002-08-01 | 2009-03-17 | Applied Materials, Inc. | Self-ionized and capacitively-coupled plasma for sputtering and resputtering |
| US7176128B2 (en) | 2004-01-12 | 2007-02-13 | Infineon Technologies Ag | Method for fabrication of a contact structure |
| US7686926B2 (en) | 2004-05-26 | 2010-03-30 | Applied Materials, Inc. | Multi-step process for forming a metal barrier in a sputter reactor |
| WO2008027386A2 (en) * | 2006-08-30 | 2008-03-06 | Lam Research Corporation | Controlled ambient system for interface engineering |
| JP4648284B2 (ja) * | 2006-10-16 | 2011-03-09 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
| US20080254617A1 (en) * | 2007-04-10 | 2008-10-16 | Adetutu Olubunmi O | Void-free contact plug |
| DE102007020266B3 (de) * | 2007-04-30 | 2008-11-13 | Advanced Micro Devices, Inc., Sunnyvale | Halbleiterstruktur mit einem elektrisch leitfähigen Strukturelement und Verfahren zu ihrer Herstellung |
| JP5521136B2 (ja) * | 2007-10-26 | 2014-06-11 | エリコン・アドヴァンスド・テクノロジーズ・アーゲー | ３次元半導体パッケージングにおけるＳｉ貫通ビアのメタライゼーションへのＨＩＰＩＭＳの適用 |
| JP5612830B2 (ja) * | 2009-05-18 | 2014-10-22 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US9653352B2 (en) | 2014-04-11 | 2017-05-16 | Applied Materials, Inc. | Methods for forming metal organic tungsten for middle of the line (MOL) applications |
| US10079174B2 (en) | 2014-04-30 | 2018-09-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Composite contact plug structure and method of making same |
| DE102014109352B4 (de) * | 2014-04-30 | 2019-12-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Zusammengesetzte kontaktstöpsel-struktur und verfahren zur herstellung |
| US9960078B1 (en) | 2017-03-23 | 2018-05-01 | International Business Machines Corporation | Reflow interconnect using Ru |
| US10354871B2 (en) * | 2017-09-11 | 2019-07-16 | General Electric Company | Sputtering system and method for forming a metal layer on a semiconductor device |
| JP7023150B2 (ja) * | 2018-03-26 | 2022-02-21 | 東京エレクトロン株式会社 | タングステン膜の成膜方法及び制御装置 |
| KR20200141522A (ko) | 2018-05-04 | 2020-12-18 | 어플라이드 머티어리얼스, 인코포레이티드 | 금속 필름들의 증착 |
| US10847367B2 (en) | 2018-12-28 | 2020-11-24 | Micron Technology, Inc. | Methods of forming tungsten structures |
| JP2021040092A (ja) | 2019-09-05 | 2021-03-11 | キオクシア株式会社 | 半導体装置およびその製造方法 |
| US11244903B2 (en) | 2019-12-30 | 2022-02-08 | Micron Technology, Inc. | Tungsten structures and methods of forming the structures |
| US11798845B2 (en) | 2020-10-28 | 2023-10-24 | Applied Materials, Inc. | Methods and apparatus for low resistivity and stress tungsten gap fill |
| CN113035777B (zh) * | 2021-04-28 | 2023-04-28 | 上海华虹宏力半导体制造有限公司 | 一种tsv孔的cvd填充方法 |
| CN114250444A (zh) * | 2021-12-01 | 2022-03-29 | 安徽光智科技有限公司 | 一种等离子体辅助化学气相沉积高纯钨溅射靶材的方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63140078A (ja) * | 1986-11-29 | 1988-06-11 | Tokyo Electron Ltd | スパツタリングによる成膜方法 |
| US4994410A (en) * | 1988-04-04 | 1991-02-19 | Motorola, Inc. | Method for device metallization by forming a contact plug and interconnect using a silicide/nitride process |
| JPH01268025A (ja) * | 1988-04-19 | 1989-10-25 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5633200A (en) * | 1996-05-24 | 1997-05-27 | Micron Technology, Inc. | Process for manufacturing a large grain tungsten nitride film and process for manufacturing a lightly nitrided titanium salicide diffusion barrier with a large grain tungsten nitride cover layer |
| TW402778B (en) * | 1996-07-12 | 2000-08-21 | Applied Materials Inc | Aluminum hole filling using ionized metal adhesion layer |
| US6139699A (en) * | 1997-05-27 | 2000-10-31 | Applied Materials, Inc. | Sputtering methods for depositing stress tunable tantalum and tantalum nitride films |
| US6313033B1 (en) * | 1999-07-27 | 2001-11-06 | Applied Materials, Inc. | Ionized metal plasma Ta, TaNx, W, and WNx liners for gate electrode applications |
-
2000
- 2000-10-17 SG SG200005976A patent/SG87187A1/en unknown
- 2000-10-17 EP EP00309118A patent/EP1094504A3/en not_active Withdrawn
- 2000-10-18 JP JP2000318054A patent/JP2001200358A/ja not_active Withdrawn
- 2000-10-18 KR KR1020000061247A patent/KR20010051101A/ko not_active Application Discontinuation
- 2000-10-18 TW TW089121873A patent/TW546393B/zh active
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100739244B1 (ko) * | 2000-12-28 | 2007-07-12 | 주식회사 하이닉스반도체 | 반도체 장치의 제조방법 |
| KR100440261B1 (ko) * | 2001-12-22 | 2004-07-15 | 주식회사 하이닉스반도체 | 반도체 소자의 금속 배선 형성 방법 |
| KR101051950B1 (ko) * | 2003-12-15 | 2011-07-26 | 매그나칩 반도체 유한회사 | 반도체소자의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| SG87187A1 (en) | 2002-03-19 |
| JP2001200358A (ja) | 2001-07-24 |
| EP1094504A2 (en) | 2001-04-25 |
| EP1094504A3 (en) | 2001-08-22 |
| TW546393B (en) | 2003-08-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20010051101A (ko) | 텅스텐, 알루미늄 및 구리 제공을 위한 라이너, 장벽,및/또는 씨드 층으로서의 ｐｖｄ－ｉｍｐ 텅스텐 및 질화텅스텐 | |
| US6562715B1 (en) | Barrier layer structure for copper metallization and method of forming the structure | |
| KR100743330B1 (ko) | 알루미늄 평탄화를 위한 배리어 증착 | |
| US7115516B2 (en) | Method of depositing a material layer | |
| US6432819B1 (en) | Method and apparatus of forming a sputtered doped seed layer | |
| US6660622B2 (en) | Process for removing an underlying layer and depositing a barrier layer in one reactor | |
| US6238533B1 (en) | Integrated PVD system for aluminum hole filling using ionized metal adhesion layer | |
| US9062372B2 (en) | Self-ionized and capacitively-coupled plasma for sputtering and resputtering | |
| US6797620B2 (en) | Method and apparatus for improved electroplating fill of an aperture | |
| US20040031680A1 (en) | One or more shields for use in a sputter reactor | |
| US7897516B1 (en) | Use of ultra-high magnetic fields in resputter and plasma etching | |
| US6200433B1 (en) | IMP technology with heavy gas sputtering | |
| US20020132473A1 (en) | Integrated barrier layer structure for copper contact level metallization | |
| US6528180B1 (en) | Liner materials | |
| EP0818817A2 (en) | Aluminium hole filling using ionized metal adhesion layer | |
| US20020093101A1 (en) | Method of metallization using a nickel-vanadium layer | |
| EP0867941A2 (en) | An interconnect structure for use in an intergrated circuit | |
| KR100365061B1 (ko) | 반도체소자및반도체소자제조방법 | |
| US20020192948A1 (en) | Integrated barrier layer structure for copper contact level metallization | |
| US6268284B1 (en) | In situ titanium aluminide deposit in high aspect ratio features | |
| D’Couto et al. | In situ physical vapor deposition of ionized Ti and TiN thin films using hollow cathode magnetron plasma source | |
| Skelly et al. | Metallization techniques | |
| Tolia et al. | Integrated IMP Ti and MOCVD TiN for 300-mm W barrier and liner for sub-0.18-um IC processing | |
| Khurana et al. | Ultrathin integrated ion metal plasma titanium and metallorganic titanium nitride liners for sub 0.18 um W based metallization schemes for> 500 MHz microprocessors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |