KR970053372A - 반도체소자의 소자분리막 제조방법 - Google Patents
반도체소자의 소자분리막 제조방법 Download PDFInfo
- Publication number
- KR970053372A KR970053372A KR1019950046995A KR19950046995A KR970053372A KR 970053372 A KR970053372 A KR 970053372A KR 1019950046995 A KR1019950046995 A KR 1019950046995A KR 19950046995 A KR19950046995 A KR 19950046995A KR 970053372 A KR970053372 A KR 970053372A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- forming
- amorphous silicon
- layer
- film
- Prior art date
Links
Landscapes
- Element Separation (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
본 발명은 반도체소자의 소자분리막 제조방법에 관한 것으로, 본 발명은 LOCOS를 응용한 공정 중 질화막스페이서를 이용하여 홈을 형성하는 소자분리막 제조방법에 있어서, 반도체기판 상부에 패드산화막과, 제1질화막을 중착하고, 상기 제1질화막의 상부에 비정질실리콘층를 형성하고, 상기 비정질실리콘층의 상부에 소자분리영역을 형성하기 위한 감광막패턴을 형성하고, 상기 감광막패턴을 사용하여 비정질실리콘패턴과, 제1질화막 패턴 및 패드산화막패턴을 형성하고, 상기 구조의 전 표면에 제2질화막을 형성하고, 상기 제2질화막을 식각하영스페이서를 형성하고, 상기 스페이서를 마스크로 상기 반도체기판을 식각하여 홈을 형성하고, 상기 비정질 실리콘패턴을 제거하고, 상기 홈 부위의 반도체기판을 열산화하여 소자분리막을 형성하고, 상기 제1질화막패턴, 스페이서 및 패드산화막패턴을 제거하므로써, 상기 비정질실리콘층이 질화막패턴과 스페이서 형성시에 식각장벽으로 작용하여 버즈빅의 발생을 방지하고, 중합체류 물질의 제거가 쉽다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2D도는 본 발명의 실시예에 따른 반도체소자의 소자분리막 제조 공정도.
Claims (10)
- 반도체기판 상부레 패드산화막과, 제1질화막을 중착하는 단계와, 상기 제1질화막의 상부에 비정질실리콘층을 형성하는 단계와, 상기 비정질실리콘층의 상부에 소자분리영역을 형성하기 위한 감광막패턴을 형성하는 단계와, 상기 감광막패턴을 사용하여 비정질실리콘패턴과, 제1질화막패턴 및 패드산화막패턴을 형성하는 단계와, 상기 감광막패턴을 제거하는 단계와, 상기 구조의 전 표면에 제2질화막을 형성하는 단계와, 상기 제2질화막을 식각하여 스페이서를 형성하는 단계와, 상기 스페이서를 마스크로 상기 반도체기판을 식각하여 홈을 형성하는 단계와, 상기 비정질실리콘패턴을 제거하는 단계와, 상기 홈 부위의 반도체기판을 열산화하여 소자분리막을 형성하는 단계와, 상기 제1질화막패턴, 스페이서 및 패드산화막패턴을 제거하는 단계를 포함하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
- 제1항에 있어서, 상기 패드산화막은 50 내지 150Å으로 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
- 제1항에 있어서, 상기 제1질화막은 1500 내지 2500Å으로 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
- 제1항에 있어서,상기 비정질실리콘층은 200 내지 700Å으로 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
- 제1항에 있어서, 상기 비정질실리콘패턴과, 제1질화막패턴을 형성할 때, 플라즈마 건식식각을 이용하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
- 제1항에 있어서, 상기 제2질화막은 100 내지 700Å으로 형성하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
- 제1항에 있어서, 상기 스페이서를 형성할 때, 플라즈마 건식식각을 이용하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
- 제1항에 있어서, 상기 홈을 형성할 때 반도체기판을 200 내지 1000Å 식각하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
- 제1항에 있어서, 비정질실리콘층이 충분히 얇게 중착될 경우 상기 홈을 형성하는 공정이 생략되는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.
- 제1항에 있어서, 상기 비정질실리콘층의 상부에 ARC막 또는 산화질화막을 형성하는 단계와, 상기 비정질실리콘층의 상부에 ARC막패턴 또는 산화질화막패턴을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 반도체소자의 소자분리막 제조방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950046995A KR970053372A (ko) | 1995-12-06 | 1995-12-06 | 반도체소자의 소자분리막 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950046995A KR970053372A (ko) | 1995-12-06 | 1995-12-06 | 반도체소자의 소자분리막 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970053372A true KR970053372A (ko) | 1997-07-31 |
Family
ID=66593143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950046995A KR970053372A (ko) | 1995-12-06 | 1995-12-06 | 반도체소자의 소자분리막 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970053372A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100459693B1 (ko) * | 1998-03-09 | 2005-01-15 | 삼성전자주식회사 | 반도체 장치의 트렌치 소자분리방법 |
-
1995
- 1995-12-06 KR KR1019950046995A patent/KR970053372A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100459693B1 (ko) * | 1998-03-09 | 2005-01-15 | 삼성전자주식회사 | 반도체 장치의 트렌치 소자분리방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970072380A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR970053372A (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR980006032A (ko) | 반도체 소자의 격리영역 형성방법 | |
| KR960026585A (ko) | 반도체소자의 소자분리 산화막의 제조방법 | |
| KR940018710A (ko) | 홀로그램 광학 소자의 제조 방법 | |
| KR960030327A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR960002744A (ko) | 반도체 소자의 소자분리막 형성방법 | |
| KR950021401A (ko) | 트렌치형 소자분리막 제조방법 | |
| KR970052317A (ko) | 반도체 장치의 미세 접촉창 형성 방법 | |
| KR970003520A (ko) | 미세 반도체 소자의 콘택홀 형성방법 | |
| KR970054532A (ko) | 반도체소자의 소자분리막 제조방법 | |
| KR940001435A (ko) | 반도체소자의 격리방법 | |
| KR970053462A (ko) | 반도체 소자의 필드 산화막 형성 방법 | |
| KR940022854A (ko) | 반도체장치의 접촉창 형성방법 | |
| KR900015320A (ko) | 트렌치 미세패턴 형성방법 | |
| KR970053894A (ko) | 반도체 소자의 웰 제조방법 | |
| KR950001945A (ko) | 필드산화막 형성방법 | |
| KR950021096A (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR970077456A (ko) | 반도체 소자의 콘택 홀 형성 방법 | |
| KR940016589A (ko) | 필드산화막 제조방법 | |
| KR930003366A (ko) | 반도체 장치의 소자 분리방법 | |
| KR980006060A (ko) | 반도체 소자의 소자분리막 제조방법 | |
| KR970053396A (ko) | 고집적 반도체 소자의 소자분리 산화막 제조방법 | |
| KR940016629A (ko) | 삼층감광막 패턴 형성방법 | |
| KR970030643A (ko) | 반도체소자의 소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |