KR980005630A - 반도체 장치의 백금전극 제조방법 - Google Patents

반도체 장치의 백금전극 제조방법 Download PDF

Info

Publication number
KR980005630A
KR980005630A KR1019960025938A KR19960025938A KR980005630A KR 980005630 A KR980005630 A KR 980005630A KR 1019960025938 A KR1019960025938 A KR 1019960025938A KR 19960025938 A KR19960025938 A KR 19960025938A KR 980005630 A KR980005630 A KR 980005630A
Authority
KR
South Korea
Prior art keywords
layer
etching
mask pattern
platinum
platinum electrode
Prior art date
Application number
KR1019960025938A
Other languages
English (en)
Other versions
KR100190055B1 (ko
Inventor
남병윤
유원종
함진환
김현우
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019960025938A priority Critical patent/KR100190055B1/ko
Publication of KR980005630A publication Critical patent/KR980005630A/ko
Application granted granted Critical
Publication of KR100190055B1 publication Critical patent/KR100190055B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/65—Electrodes comprising a noble metal or a noble metal oxide, e.g. platinum (Pt), ruthenium (Ru), ruthenium dioxide (RuO2), iridium (Ir), iridium dioxide (IrO2)

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

반도체 장치의 백금전극 제조방법에 관하여 기재하고 있다. 트랜지스터 등과 같은 하부구조물이 형성된 반도체기판 상에 베리어층을 얇게 형성하고, 상기 베리어층 상에 백금층 및 접착층을 적층한 다음, 상기 접착층 상에 마스크 패턴을 형성한 다음, 상기 마스크 패턴을 식각마스크로 사용하고 제1 식각가스를 사용하여 상기 베리어층을 식각하고 상기 백금층을 제2 식각가스를 사용하여 식각한다. 하부절연막의 손상을 방지하면서, 마스크 패턴 측벽에 폴리머 발생을 감소시킬 수 있으며, 보다 양호한 경사를 갖는 백금전극을 형성할 수 있다.

Description

반도체 장치의 백금전극 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도 및 제4도는 본 발명의 일 실시예에 따른 백금전극 제조방법을 설명하기 위하여 도시한 단면도들이다.

Claims (8)

  1. 트랜지스터 등과 같은 하부구조물이 형성된 반도체 기판 상에 베리어층(barier layer)을 형성하는 제1단계; 상기 베어리층 상에 백금층 및 접착층을 적층하는 제2단계; 상기 접착층(adhesion layer) 상에 백금전극 형성을 위한 마스크 패턴을 형성하는 제3단계; 상기 마스크 패턴을 식각마스크로 사용하고 제1 식각가스를 사용하여 상기 베리어층을 식각하는 제 4단계; 및 상기 백금층을 염소(CI2)와 산소(O2)를 일정비율로 함유하는 제2 식각가스를 사용하여 식각하는 제5단계를 구비하는 것을 특징으로 하는 백금전극 제조방법.
  2. 제1항에 있어서, 상기 베리어층은 질화타이타늄(TiN)으로, 접착층은 타이타늄(TiN) 또는 질화타이타늄으로 형성하는 것을 특징으로 하는 백금전극 제조방법.
  3. 제2항에 있어서, 상기 제1 식각가스는 염소(CI2)계 화합물 가스를 사용하는 것을 특징으로 하는 백금전극 제조방법.
  4. 제1항에 있어서, 상기 백금전극 식각시 오버 에치를 실시하는 것을 특징으로 하는 백금전극 제조방법.
  5. 제1항에 있어서 상기 제2 식각가스는 O2 비율이 40% 이상인 CI2/O2 가스를 사용하는 것을 특징으로 하는 백금전극 제조방법.
  6. 제1항에 있어서, 상기 마스크 패턴은 산화물로 형성하는 것을 특징으로 하는 백금전극 제조방법.
  7. 제1항에 있어서, 상기 제5단계 후, 상기 베리어층을 제3 식각가스를 사용하여 식각하는 제6단계; 상기 마스크 패턴 및 상기 마스크 패턴 아래에 잔존하는 접착층을 제거하는 제7단계; 상기 백금전극을 둘러싸는 유전체막을 형성하는 제8단계; 및 유전체막이 형성된 결과물 상에 플레이트 전극을 형성하는 제9단계를 더 구비하는 것을 특징으로 하는 백금전극 제조방법.
  8. 제7항에 있어서, 상기 제3 식각가스는 염소(CI2)계 화합물 가스를 사용하는 것을 특징으로 하는 백금전극 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960025938A 1996-06-29 1996-06-29 반도체 장치의 백금전극 제조방법 KR100190055B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960025938A KR100190055B1 (ko) 1996-06-29 1996-06-29 반도체 장치의 백금전극 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960025938A KR100190055B1 (ko) 1996-06-29 1996-06-29 반도체 장치의 백금전극 제조방법

Publications (2)

Publication Number Publication Date
KR980005630A true KR980005630A (ko) 1998-03-30
KR100190055B1 KR100190055B1 (ko) 1999-06-01

Family

ID=19464823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960025938A KR100190055B1 (ko) 1996-06-29 1996-06-29 반도체 장치의 백금전극 제조방법

Country Status (1)

Country Link
KR (1) KR100190055B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100407983B1 (ko) * 1997-12-29 2004-03-20 주식회사 하이닉스반도체 백금식각방법
KR100499429B1 (ko) * 1998-08-31 2005-07-07 인피니언 테크놀로지스 아게 마이크로일렉트로닉 구조물과 그의 제조 방법 및 용도
KR100546273B1 (ko) * 1998-04-21 2006-04-21 삼성전자주식회사 듀얼 알.에프 전력을 갖는 반응성 이온 식각장치를 이용한 백금막 식각방법
KR100691927B1 (ko) * 1998-12-30 2007-12-07 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100407983B1 (ko) * 1997-12-29 2004-03-20 주식회사 하이닉스반도체 백금식각방법
KR100546273B1 (ko) * 1998-04-21 2006-04-21 삼성전자주식회사 듀얼 알.에프 전력을 갖는 반응성 이온 식각장치를 이용한 백금막 식각방법
KR100499429B1 (ko) * 1998-08-31 2005-07-07 인피니언 테크놀로지스 아게 마이크로일렉트로닉 구조물과 그의 제조 방법 및 용도
KR100691927B1 (ko) * 1998-12-30 2007-12-07 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법

Also Published As

Publication number Publication date
KR100190055B1 (ko) 1999-06-01

Similar Documents

Publication Publication Date Title
KR970030682A (ko) 반도체장치 및 그 제조방법
KR980005630A (ko) 반도체 장치의 백금전극 제조방법
KR980005778A (ko) 백금막의 식가방법 및 이를 이용한 백금-폴리실리콘 게이트 형성방법
KR970063733A (ko) 반도체 장치의 커패시터 제조방법
KR970077353A (ko) 반도체 디바이스의 제조 방법
KR980005626A (ko) 반도체 소자의 콘택 형성방법
KR980005619A (ko) 반도체 소자의 콘택홀 형성방법
KR970077523A (ko) 다중금속막 형성방법
KR970003488A (ko) 반도체 소자의 금속배선 형성방법
KR970052731A (ko) 반도체 소자의 전도층을 경사식각하는 방법
KR960043176A (ko) 캐패시터 제조방법
KR980005524A (ko) 반도체 소자의 콘택 플러그 형성방법
KR980005474A (ko) 반도체 소자 제조방법
KR980005596A (ko) 반도체 장치의 금속콘택 형성방법
KR940004745A (ko) 층간절연층의 평탄화법
KR950021127A (ko) 반도체 소자의 콘택홀 제조방법
KR970072093A (ko) 반도체장치의 콘택홀 형성방법
KR970072203A (ko) 폴리사이드 게이트 형성방법
KR970072094A (ko) 반도체 장치의 콘택 식각 방법
KR980005651A (ko) 반도체 장치의 콘택홀 형성방법
KR970071128A (ko) 반도체 장치의 고전도성막 패턴형성방법
KR970052372A (ko) 반도체 장치의 금속배선 형성방법
KR940016629A (ko) 삼층감광막 패턴 형성방법
KR970077192A (ko) 반도체장치의 비트라인 형성방법
KR970077647A (ko) 반도체장치의 커패시터 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20061221

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee