KR970071286A - 고성능 데이터 처리 시스템에서 4-웨이 최소 최근 사용 메카니즘의 구현 방법과 이를 포함한 캐시 메모리 - Google Patents
고성능 데이터 처리 시스템에서 4-웨이 최소 최근 사용 메카니즘의 구현 방법과 이를 포함한 캐시 메모리 Download PDFInfo
- Publication number
- KR970071286A KR970071286A KR1019970004597A KR19970004597A KR970071286A KR 970071286 A KR970071286 A KR 970071286A KR 1019970004597 A KR1019970004597 A KR 1019970004597A KR 19970004597 A KR19970004597 A KR 19970004597A KR 970071286 A KR970071286 A KR 970071286A
- Authority
- KR
- South Korea
- Prior art keywords
- cache
- recently used
- cache memory
- set number
- bits
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/12—Replacement control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/12—Replacement control
- G06F12/121—Replacement control using replacement algorithms
- G06F12/123—Replacement control using replacement algorithms with age lists, e.g. queue, most recently used [MRU] list or least recently used [LRU] list
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Abstract
본 발명은 4-웨이(four-way) 캐시 메모리에서 4-웨이(four-way) 최소 최근 사용 캐시 라인의 교체 방안을 구현하는 방법에 관한 것이다. 캐시 메모리는 복수의 캐시 라인을 포함하고, 각 캐시 라인은 네개의 합동 세트(congruence set)를 포함한다. 본 발명에 따르면 5비트 최소 최근 사용(LRU) 필드(field)는 캐시 메모리내의 각각의 캐시 라인과 연관되어 있다. 특정한 캐시 라인에 대하여, 네개의 합동 세트 중 최소 최근 사용 세트의 세트 번호가 해당 캐시 라인과 연관된 LRU 필드의 임의의 두 비트에 저장된다. 다음으로, 네개의 합동 세트 가운데 제2최소 최근 사용 세트의 세트 번호가 동일한 캐시 라인과 연관된 LRU 필드의 다른 두 비트에 저장된다. 마지막으로, 5비트 LRU 필드의 최종 비트가 남은 두 세트 중 어떤 것을 제2최대 최근 사용 세트로 결정하는지에 따라 특정한 상태로 놓여진다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 방법을 사용하는 프로세서의 실시예를 도시한 블록도, 제2도는 본 발명의 실시예에 따르는, 제1도의 프로세서 내에 있는 캐시 메모리의 블록도, 제3도는 실제 LRU 방안의 예를 도시한 도면.
Claims (9)
- 정보 단위를 구비하는 캐시 메모리에서 최소 최근 사용 캐시 라인 교체 방안을 구현하는 방법에 있어서, (N-1)log2N보다 적은 수의 비트를 이용하여 상기 N개 단위의 순서를 나타내는 정보를 엔코딩(encoding)하는 단계를 포함하는 캐시라인 교체 방안의 구현 방법.
- 제1항에 있어서, 상기 엔코딩 단계는, x가 (log2N)의 정수값일 때,비트를 사용하여 N개 단위의 순서를 나타내는 캐시 라인 교체 방안의 구현 방법.
- 캐시 메모리에서 최소 최근 사용 캐시 라인 교체 방안을 구현하는 방법에 있어서, 상기 캐시 메모리가 다수의 캐시 라인을 구비하며, 각 캐시 라인은 네개의 합동 세트를 포함하고, 상기 방법은, ① 최소 최근 사용(LRU) 필드를 상기 캐시 메모리 내에 있는 상기 다수의 캐시 라인들과 각각 연관시키는 단계-상기 각각의 LRU 필드는 5비트를 포함함-와, ② 상기 다수의 캐시 라인 중 해당하는 하나와 연관된 상기 LRU 필드의 두비트에, 상기 네개의 합동 세트 중 최소 최근 사용 세트의 세트 번호를 저장하는 단계와, ③ 상기 다수의 캐시 라인 중 상기 해당하는 하나와 연관된 상기 LRU 필드의 다른 두 비트에, 상기 네개의 합동 세트 중 제2최소 최근 사용 세트의 세트 번호를 저장하는 단계와, ④ 상기 네개의 합동 세트 중 제2최대 최근 사용 세트의 세트 번호의 결정에 따라, 상기 LRU 필드의 최종 비트를 소정의 상태(a state)로 설정하는 (setting) 단계- 상기 최소 최근 사용 세트를 추적하기 위한 핵심적인 정보는 최소한의 메모리에 저장됨- 를 포함하는 캐시 라인 교체 방안의 구현 방법.
- 제3항에 있어서, 상기 설정단계는, 상기 제2최대 최근 사용 세트의 상기 세트 번호가 상기 4개의 합동 세트 중 최대 최근 사용 세트의 세트 번호보다 높다는 판단에 따라, 상기 LRU 필드의 상기 최종 비트를 논리 1로 설정하는 단계를 포함하는 캐시라인 교체 방안의 구현 방법.
- 제3항에 있어서, 상기 설정 단계는, 상기 제2최대 최근 사용 세트의 상기 세트 번호가 상기 4개의 합동 세트중 최대 최근 사용 세트의 세트 번호보다 낮다는 판단에 따라, 상기 LRU 필드의 상기 최종 비트를 논리 0으로 설정하는 단계를 포함하는 캐시라인 교체 방안의 구현 방법.
- 4-웨이 최소 최근 사용 캐시 라인 교체 방안을 구비하는 캐시 메모리에 있어서, 상기 캐시 메모리는 다수의 캐시 라인을 구비하며, 각 캐시 라인은 네개의 합동 세트를 포함하고, 상기 캐시 메모리는, ① 최소 최근 사용(LRU) 필드를 상기 캐시 메모리 내에 있는 상기 다수의 캐시 라인들과 각각 연관시키는 수단- 상기 각각의 LRU 필드는 5비트를 포함함-과, ② 상기 다수의 캐시 라인 중 해당하는 하나와 연관된 상기 LRU 필드의 두비트에, 상기 네개의 합동 세트 중 최소 최근 사용 세트의 세트 번호를 저장하는 수단과, ③ 상기 다수의 캐시 라인 중 상기 해당하는 하나와 연관된 상기 LRU 필드의 다른 두 비트에, 상기 네개의 합동 세트 중 제2최소 최근 사용 세트의 세트 번호를 저장하는 수단과, ④ 상기 네개의 합동 세트 중 제2최대 최근 사용 세트의 세트 번호의 결정에 따라, 상기 LRU 필드의 최종 비트를 소정의 상태로 설정하는 수단- 상기 최소 최근 사용 세트를 추적하기 위한 핵심적인 정보를 저장하기 위해 최소한의 메모리가 요구됨- 을 포함하는 캐시 메모리.
- 제6항에 있어서, 상기 설정 수단은, 상기 제2최대 최근 사용 세트의 상기 세트 번호가 상기 4개의 합동 세트 중 최대 최근 사용 세트의 세트 번호보다 높다는 판단에 따라, 상기 LRU 필드의 상기 최종 비트를 논리 “1”로 설정하는 수단을 포함하는 캐시 메모리.
- 제6항에 있어서, 상기 설정 수단은, 상기 제2최대 최근 사용 세트의 상기 세트 번호가 상기 4개의 합동 세트중 최대 최근 사용 세트의 세트 번호보다 낮다는 판단에 따라, 상기 LRU 필드의 상기 최종 비트를 논리 “0”으로 설정하는 수단을 포함하는 캐시 메모리.
- 제6항에 있어서, 상기 캐시 메모리는 프로세서 내에 있는 캐시 메모리.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US08/641,060 US5765191A (en) | 1996-04-29 | 1996-04-29 | Method for implementing a four-way least recently used (LRU) mechanism in high-performance |
US08/641,060 | 1996-04-29 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR970071286A true KR970071286A (ko) | 1997-11-07 |
Family
ID=24570789
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970004597A KR970071286A (ko) | 1996-04-29 | 1997-02-15 | 고성능 데이터 처리 시스템에서 4-웨이 최소 최근 사용 메카니즘의 구현 방법과 이를 포함한 캐시 메모리 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5765191A (ko) |
JP (1) | JP3239333B2 (ko) |
KR (1) | KR970071286A (ko) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6240489B1 (en) * | 1999-02-24 | 2001-05-29 | International Business Machines Corporation | Method for implementing a pseudo least recent used (LRU) mechanism in a four-way cache memory within a data processing system |
US6338120B1 (en) | 1999-02-26 | 2002-01-08 | International Business Machines Corporation | Apparatus for cache use history encoding and decoding including next lru and next mru and method therefor |
US6397298B1 (en) * | 1999-07-30 | 2002-05-28 | International Business Machines Corporation | Cache memory having a programmable cache replacement scheme |
US6446171B1 (en) | 2000-03-02 | 2002-09-03 | Mips Technologies, Inc. | Method and apparatus for tracking and update of LRU algorithm using vectors |
US8533398B2 (en) | 2010-11-09 | 2013-09-10 | Microsoft Corporation | Combination based LRU caching |
US9298631B2 (en) | 2012-06-15 | 2016-03-29 | International Business Machines Corporation | Managing transactional and non-transactional store observability |
US9262320B2 (en) | 2012-06-15 | 2016-02-16 | International Business Machines Corporation | Tracking transactional execution footprint |
US9015419B2 (en) * | 2012-06-15 | 2015-04-21 | International Business Machines Corporation | Avoiding aborts due to associativity conflicts in a transactional environment |
US9311101B2 (en) | 2012-06-15 | 2016-04-12 | International Business Machines Corporation | Intra-instructional transaction abort handling |
US9298469B2 (en) | 2012-06-15 | 2016-03-29 | International Business Machines Corporation | Management of multiple nested transactions |
US9223687B2 (en) | 2012-06-15 | 2015-12-29 | International Business Machines Corporation | Determining the logical address of a transaction abort |
US9244724B2 (en) * | 2013-08-15 | 2016-01-26 | Globalfoundries Inc. | Management of transactional memory access requests by a cache memory |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4607331A (en) * | 1983-05-13 | 1986-08-19 | Motorola, Inc. | Method and apparatus for implementing an algorithm associated with stored information |
US5638531A (en) * | 1995-06-07 | 1997-06-10 | International Business Machines Corporation | Multiprocessor integrated circuit with video refresh logic employing instruction/data caching and associated timing synchronization |
-
1996
- 1996-04-29 US US08/641,060 patent/US5765191A/en not_active Expired - Fee Related
-
1997
- 1997-02-15 KR KR1019970004597A patent/KR970071286A/ko active IP Right Grant
- 1997-04-23 JP JP10630797A patent/JP3239333B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US5765191A (en) | 1998-06-09 |
JPH1091528A (ja) | 1998-04-10 |
JP3239333B2 (ja) | 2001-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6205530B1 (en) | Address translation unit supporting variable page sizes | |
US6845024B1 (en) | Result compare circuit and method for content addressable memory (CAM) device | |
US8085172B2 (en) | Bus encoding/decoding method and bus encoder/decoder | |
US5845309A (en) | Cache memory system with reduced tag memory power consumption | |
US5329405A (en) | Associative cam apparatus and method for variable length string matching | |
US4493026A (en) | Set associative sector cache | |
CN1126037C (zh) | 用于具有限制删除频率的存储器的存取控制的方法 | |
EP0492859A2 (en) | Translation lookaside buffer | |
US20080229056A1 (en) | Method and apparatus for dual-hashing tables | |
US6446171B1 (en) | Method and apparatus for tracking and update of LRU algorithm using vectors | |
KR970071286A (ko) | 고성능 데이터 처리 시스템에서 4-웨이 최소 최근 사용 메카니즘의 구현 방법과 이를 포함한 캐시 메모리 | |
US5802571A (en) | Apparatus and method for enforcing data coherency in an information handling system having multiple hierarchical levels of cache memory | |
EP0952524A1 (en) | Multi-way cache apparatus and method | |
CN101692651A (zh) | 一种哈希查找表的方法和装置 | |
KR960008546A (ko) | 2-웨이 세트연관 캐시메모리 | |
US20020138648A1 (en) | Hash compensation architecture and method for network address lookup | |
EP1451826A1 (en) | Circuit and method for performing variable width searches in a content addressable memory | |
KR950015083A (ko) | 데이타 처리 시스템, 및 메모리 액세스 제어를 제공하는 방법 | |
US4059850A (en) | Memory system word group priority device with least-recently used criterion | |
GB1484235A (en) | Memory control logic systems | |
US6226763B1 (en) | Method and apparatus for performing cache accesses | |
EP1849082B1 (en) | Data processing system and method of cache replacement | |
US6240489B1 (en) | Method for implementing a pseudo least recent used (LRU) mechanism in a four-way cache memory within a data processing system | |
US5710905A (en) | Cache controller for a non-symetric cache system | |
EP0528584A1 (en) | Directory look-aside table for a virtual data storage system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
NORF | Unpaid initial registration fee |