KR960008546A - 2-웨이 세트연관 캐시메모리 - Google Patents

2-웨이 세트연관 캐시메모리 Download PDF

Info

Publication number
KR960008546A
KR960008546A KR1019950015723A KR19950015723A KR960008546A KR 960008546 A KR960008546 A KR 960008546A KR 1019950015723 A KR1019950015723 A KR 1019950015723A KR 19950015723 A KR19950015723 A KR 19950015723A KR 960008546 A KR960008546 A KR 960008546A
Authority
KR
South Korea
Prior art keywords
cache
state
line
cpu
data
Prior art date
Application number
KR1019950015723A
Other languages
English (en)
Other versions
KR100382821B1 (ko
Inventor
웬한 왕
케이. 라이 콘라드
Original Assignee
카알 실버맨
인텔 코퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 카알 실버맨, 인텔 코퍼레이션 filed Critical 카알 실버맨
Publication of KR960008546A publication Critical patent/KR960008546A/ko
Application granted granted Critical
Publication of KR100382821B1 publication Critical patent/KR100382821B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0864—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using pseudo-associative means, e.g. set-associative or hashing

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

2-웨이 세트연관 캐시메모리는 일 실시예에서 세트어레이와 데이타어레이를 포함한다. 데이타어레이는 다수의 요소로 구성되며, 그 각각은 캐시라인을 포함할 수 있다.
세트어레이는 다수의 세트로 구성되며, 세트어레이의 각각의 세트는 데이타어레이의 요소와 대응한다. 세트어레이의 각각의 세트는 캐시메모리에 의해 수신된 주소가 데이타 어레이의 그 대응요소에 포함된 캐시라인과 매치하는지를 지시하는 정보를 포함한다.
각각의 세트에 저장된 정보는 태그와 상태를 포함한다. 태그는 데이타어레이의 캐시라인중 한 라인에 대한 참조를 포함한다. 특정세트의 태그가 캐시메모리에 의해 수신된 주소와 매치한다면, 그 특정세트와 연광된 캐시라인은 요구된 캐시라인이다. 특정세트의 상태는 그 특정세트로 매핑되는 캐시라인의 수를 지시한다.

Description

2-웨이 세트연관 캐시메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 일 실시예에 있어서 캐시메모리 서브시스템의 블록도.

Claims (32)

  1. 입력주소가 캐시메모리시스템의 다수의 요소로 구성되는 데이타어레이에 포함되는지를 지시하기 위한 캐시인덱스에 있어서, 상기 캐시인텍스는 상기 데이타어레이의 요소게 각각 대응하는 다수의 데이타세트; 및 제1태그와 제1상태를 가진 상기 다수의 데이타세트중 제1세트로 구성되어 있고, 상기 제1태그는 상기 데이타어레이의 상기 다수의 요소의 제1요소에 저장된 제1캐시라인의 식별을 지시하는 제1다수의 비트로 구성되고, 그리고 상기 제1상태는 상기 제1세트로 매핑되는 캐시라인의 수를 지시하는 제1상태지시기로 구성되고, 각각의 상기 캐시라인은 상기 데이타어레이의 요소에 대응하는 것을 특징으로 하는 캐시인덱스.
  2. 제1항에 있어서, 직접상태에 있는 상기 제1상태는 단일라인이 상기 제1세트로 매핑된다는 것을 지시하는것을 특징으로 하는 캐시인텍스.
  3. 제1항에 있어서, 쌍상태에 있는 상기 제1상태는 제1라인과 제2라인이 둘다 상기 제1세트로 매핑된다는것을 특징으로 하는 캐시인덱스.
  4. 제1항에 있어서, 빌림상태에 있는 상기 제1상태는 어떤 라인도 상기 제1세트로 매핑되지 않는다는 것을 지시하는 것을 특징으로 하는 캐시인덱스.
  5. 제1항에 있어서, 제2세트를 더 포함하며, 상기 제2세트는 상기 다수의 세트중 한 세트이며, 상기 제2세트는 제2다수의 비트로 구성되는 제2태그와 제2상태를 포함하는 것을 특징으로 하는 캐시인덱스.
  6. 제5항에 있어서, 제1라인과 제2라인이 둘다 상기 제1세트로 매핑된다면, 상기 제1다수의 비트는 상기 제1라인을 참조하고 상기 제2다수의 비트는 상기 제2라인을 참조하는 것을 특징으로 하는 캐시인덱스.
  7. 제1항에 있어서, 상기 캐시인덱스는 태그어레이와 상태어레이로 구성되는 것을 특징으로 하는 캐시인덱스.
  8. 중앙처리장치(CPU)를 가진 컴퓨터시스템에 사용되는 캐시메모리 서브시스템에 있어서, 다수의 요소를 가진 데이타어레이; 제1세트가 제1태그필드와 제1상태필드를 포함하고, 제2세트가 제2태그필드와 제2상태필드를 포함하고, 상기 데이타어레이의 단일요소에 각각 대응하는 다수의 세트를 포함한 세트어레이; 및 상기 제1세트가 상기 제2세트보다 더 최근에 상기 CPU에 의해 액세싱되었는지를 지시하는 상기 제1세트에 대응하는 최고 최근 사용(MRU) 세트지시기로 구성되는 것을 특징으로 하는 캐시메모리 서부시스템.
  9. 제8항에 있어서, 상기 MRU지시기는 비트맵인 것을 특징으로 하는 서브시스템.
  10. 제9항에 있어서, 상기 비트맵은 상기 CPU로 부터의 입력으로서 상기 세트어레이의 제3세트를 유일하게 식별하는 제2다수의 비트를 수신하고, 그리고 상기 제1세트 또는 상기 제2세트가 최고 최근 사용 세트인지를 지시하는 MRU비트를 출력하는 것을 특징으로 하는 서브시스템.
  11. 제9항에 있어서, 배타적-논리합 게이트를 더 포함하며, 상기 비트맵은 상기 CPU로 부터의 입력으로서 제2다수의 비트를 수신하고, 상기 제2다수의 비트는 제3다수의 비트의 최상위비트를 제외하고 상기 제3다수의 비트의 모든 비트와 동일하며, 상기 제3다수의 비트는 상기 세트어레이의 제3세트를 유일하게 식별하고, 그리고 상기 비트맵은 단일비트를 출력하고, 상기 단일비트와 상기 최상위비트는 상기 배타적-논리합 게이트로 입력되고, 상기 배타적-논리합 게이트는 상기 제1세트 또는 제2세트가 최고 최근 사용 세트인지를 지시하는 MRU비트를 출력하는 것을 특징으로 하는 서브시스템.
  12. 제8항에 있어서, 상기 제1상태필드와 상기 제2상태필드는 각각 3가지 가능한 상태중 한 상태에 있고, 상기 3가지 가능한 상태는 직접상태, 빌림상태, 및 쌍상태인 것을 특징으로 하는 서브시스템.
  13. 제12항에 있어서, 상기 MRU지시기는 상기 제1세트가 최고 최근 사용 세트라는 것을 초기에 지시하고, 그리고 상기 제1상태필드가 상기 쌍상태에 있는 경우, 상기 제2세트가 상기 CPU로 부터 상기 캐시서브시스템으로의 요구에 응답하여 최고 최근 사용 세트라는 것을 지시하도록 변경되는 것을 특징으로 하는 서브시스템.
  14. 제12항에 있어서, 상기 MRU지시기는 상기 제1세트가 최고 최근 사용 세트라는 것을 초기에 지시하고, 그리고 상기 제1상태필드가 상기 직접상태에 있고 상기 요구가 상기 제1세트로 지정되지 않는 경우, 상기 제2세트가 상기 캐시 서브 시스템으로의 요구에 응답하여 최고 최근 사용 세트라는 것을 지시하도록 변경되는 것을 특징으로 하는 서브시스템.
  15. 제8항에 있어서, 상기 MRU지시기 및 상기 CPU는 동일한 집적회로 패키지에 포함되는 것을 특징으로하는 서브시스템.
  16. 제15항에 있어서, 상기 제1상태필드와 상기 제2상태필드는 상기 집적회로 패키지에 포함되는 것을 특정으로 하는 서브시스템.
  17. 중앙처리장치(CPU)를 가진 컴퓨티시스템에 사용되는 캐시메모리 서브시스템에 있어서, 다수의 요소를 가진 데이타어레이; 제1세트가 제1태그필드와 제1상태필드를 포함하고, 그리고 제2세트가 제2태그필드와 제2상태필드를 포함하고, 상기 데이타어레이의 단일요소에 각각 대응하는 다수의 세트를 포함한 세트어레이; 및 제1캐시라인과 제2캐시라인을 스와핑하기 위한 스왑제어장치로 구성되며, 상기 스와핑은 상기 데이타어레이의 제1요소에 초기에 지정된 제1캐시라인을 상기 데이타어레이의 제2요소로 배치하고, 그러고 상기 제2요소에 초기에 지정된 제2캐시라인을 상기 제1요소로 배치하는 것을 포함하는 것을 특징으로 하는 캐시메모리 서브시스템.
  18. 제17항에 있어서, 상기 제1상태필드와 상기 제2상태필드는 각각 3가지 가능한 상태중 한 상태에 있고, 상기 3가지 가능한 상태는 직접상태, 빌림상태, 및 쌍상태인 것을 특징으로 하는 서브시스템.
  19. 제18항에 있어서, 상기 스왑제어장치는 상기 제1상태필드가 상기 쌍상태에 있는 경우, 상기 CPU로 부터상기 캐시서브시스템으로의 요구에 응답하여 상기 스와핑을 수행하는 것을 특징으로 하는 서브시스템.
  20. 제18항에 있어서, 상기 스왑제어장치는 상기 제1상태필드가 상기 직접상태에 있고 상기 요구가 상기 제1세트에 지정되지 않는 경우, 상기 CPU로부터 상기 캐시서브시스템으로의 요구에 응답하여 상기 스와핑을 수행하는 것을 특징으로 하는 서브시스템.
  21. 다수의 캐시라인을 가진 레벨-2(L2) 캐시와 레벨-1(L1) 캐시를 포함한 캐시메모리 서브시스템, 및 시스템메모리를 포함하고 있고, 상기 다수의 캐시라인의 각각의 캐시라인이 상기 다수의 캐시라인의 또다른 캐시라인에 대한 파트너 캐시라인의 컴퓨터시스템에서 컴퓨터시스템의 중앙처리장치(CPU)에 의해 요구된 데이타라인을 상기 CPU로 복귀시키는 방법에 있어서, (a)상기 데이타라인이 상기 L1 캐시에 저장되어 있는지를 결정하는 단계; (b)상기 캐시라인이 상기 L1 캐시에 저장되어 있다면, 상기 데이타라인을 상기 CPU로 복귀시키는 단계; (c)상기 데이타라인에 대응하는 상기 L2의 캐시의 캐시라인이 빌림상태에 있는지를 결정하는 단계; (d)상기 데이타라인을 상기 시스템메모리로부터 검색하고 상기 데이타라인을 상기 데이타라인에 대응하는 캐시라인의 상기 L2 캐시에 저장하는 단계; 및 (e)상기 캐시라인의 상태를 직접상대로 갱신하는 단계로 구성되는 것을 특징으로 하는 방법.
  22. 제21항에 있어서, 상기 L2캐시의 상기 캐시라인이 상기 CPU에 의해 요구된 데이타라인인지를 결정하는 단계; 및 상기 데이타라인에 대응하는 상기 L2 캐시의 상기 캐시라인이 직접상태에 있는지를 결정하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  23. 제22항에 있어서, 상기 L2 캐시로부터의 상기 캐시라인을 상기 CPU로 북귀시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  24. 제22항에 있어서, 상기 데이타라인을 상기 시스템메모리로부터 검색하고 상기 데이타라인을 상기 데이타 라인에 대응하는 캐시라인의 상기 L2 캐시에 저장하는 단계; 상기 데이타라인을 상기 CPU로 복귀시키는 단계; 상기 캐시라인의 상태를 쌍상태로 갱신하는 단계; 및 상기 파트너세트 캐시라인의 상태를 빌림상태로 갱신하는단계를 더 포함하는 것을 특징으로 하는 방법.
  25. 제22항에 있어서, 주세트와 파트너세트의 최소 최근 사용 세트의 캐시라인이 요구된 데이타라인인지를 결정하는 단계; 및 상기 취소 최근 사용 세트를 최고 최근 사용 세트로 갱신하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  26. 제25항에 있어서, 상기 L2캐시의 상기 최소 최근 사용 세트로부터의 상기 캐시라인을 상기 CPU로 복귀시키는 단계를 더 포함하는 것을 특징으로 하는 방법.
  27. 제25항에 있어서, 상기 데이타라인을 상기 시스템메모리로부터 검색하고 상기 데이타라인을 상기 데이타라인에 대응하는 캐시라인의 상기 L2캐시에 저장하는 단계를 더포함하는 것을 특징으로 하는 방법.
  28. 제25항에 있어서, 상기 최소 최근 사용 세트를 갱신하는 상기 단계는 상기 최소 최근 사용 세트와 상기 최고 최근 사용 세트를 스와핑하는 단계를 포함하는 것을 특징으로 하는 방법.
  29. 버스; 상기 버스에 결합된 중앙처리장치(CPU); 다수의 요소를 가진 데이타어레이, 및 제1세트가 제1태그필드와 제1상태필드를 포함하고, 제2세트가 제2태그필드와 제2상태필드를 포함하고, 상기 데이타 어레이의 단일요소에 각각 대응하는 다수의 세트를 포함한 세트어레이를 포함하는 캐시메모리 서브시스템; 및 상기 제1세트 또는 상기 제2세트인 최고 최근 사용(MRU) 세트를 유지시키는 수단으로 구성되는 것을 특징으로 하는 컴퓨터시스템.
  30. 제29항에 있어서, 상기 유지시키는 수단은 상기 제1세트가 상기 제2세트보다 더 최근에 상기 CPU에의해 액세싱되었는지를 지시하는 상기 제1세트에 대응하는 MUR지시기로 구성되는 것을 특징으로 하는 시스템.
  31. 제29항에 있어서, 상기 유지시키는 수단은 제1캐시라인과 제2캐시라인을 스와핑하는 스왑제어장치로 구성되며, 상기 스와핑은 상기 데이타어레이외 제l요소에 초기 지정된 제1캐시라인을 상기 데이타어레이의 제2요소로 배치하고, 그리고 상기 제2요소에 초기지정된 제2캐시라인을 상기 제1요소로 배치하는 것으로 포함하는 것을 특징으로 하는 시스템.
  32. 제29항에 있어서, 상기 제1상태필드와 상기 제2상태필드는 각각 3가지 가능한 상태중 한 상태에 있고, 상기 제3가지 가능한 상태는 직접상태, 빌림상태, 및 쌍상태인 것을 특징으로 하는 시스템.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950015723A 1994-08-11 1995-06-14 2-웨이세트연관캐시메모리 KR100382821B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/288,923 US5548742A (en) 1994-08-11 1994-08-11 Method and apparatus for combining a direct-mapped cache and a multiple-way cache in a cache memory
US08/288,923 1994-08-11

Publications (2)

Publication Number Publication Date
KR960008546A true KR960008546A (ko) 1996-03-22
KR100382821B1 KR100382821B1 (ko) 2003-07-18

Family

ID=23109244

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950015723A KR100382821B1 (ko) 1994-08-11 1995-06-14 2-웨이세트연관캐시메모리

Country Status (10)

Country Link
US (1) US5548742A (ko)
EP (1) EP0775345B1 (ko)
JP (1) JPH10504124A (ko)
KR (1) KR100382821B1 (ko)
AU (2) AU701467B2 (ko)
DE (1) DE69530776T2 (ko)
ES (1) ES2201114T3 (ko)
GB (1) GB2292237A (ko)
TW (1) TW275689B (ko)
WO (1) WO1996006390A2 (ko)

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07271672A (ja) * 1994-03-30 1995-10-20 Toshiba Corp マルチウェイセットアソシアティブキャッシュシステム
US6170047B1 (en) 1994-11-16 2001-01-02 Interactive Silicon, Inc. System and method for managing system memory and/or non-volatile memory using a memory controller with integrated compression and decompression capabilities
US6002411A (en) * 1994-11-16 1999-12-14 Interactive Silicon, Inc. Integrated video and memory controller with data processing and graphical processing capabilities
US7190284B1 (en) 1994-11-16 2007-03-13 Dye Thomas A Selective lossless, lossy, or no compression of data based on address range, data type, and/or requesting agent
US5893146A (en) * 1995-08-31 1999-04-06 Advanced Micro Design, Inc. Cache structure having a reduced tag comparison to enable data transfer from said cache
US5794243A (en) * 1995-12-11 1998-08-11 International Business Machines Corporation Method and apparatus for executing a binary search in a data cache
US5710905A (en) * 1995-12-21 1998-01-20 Cypress Semiconductor Corp. Cache controller for a non-symetric cache system
US5845308A (en) * 1995-12-27 1998-12-01 Vlsi Technology, Inc. Wrapped-line cache for microprocessor system
US5943691A (en) * 1995-12-27 1999-08-24 Sun Microsystems, Inc. Determination of array padding using collision vectors
US5918245A (en) * 1996-03-13 1999-06-29 Sun Microsystems, Inc. Microprocessor having a cache memory system using multi-level cache set prediction
ES2128938B1 (es) * 1996-07-01 2000-02-01 Univ Catalunya Politecnica Procedimiento para determinar en que via de una memoria rapida intermedia en la jerarquia de memoria de un computador (cache) asociativa por conjuntos de dos vias se encuentra un dato concreto.
US5974471A (en) * 1996-07-19 1999-10-26 Advanced Micro Devices, Inc. Computer system having distributed compression and decompression logic for compressed data movement
US5916314A (en) * 1996-09-11 1999-06-29 Sequent Computer Systems, Inc. Method and apparatus for cache tag mirroring
US6078995A (en) * 1996-12-26 2000-06-20 Micro Magic, Inc. Methods and apparatus for true least recently used (LRU) bit encoding for multi-way associative caches
US6879266B1 (en) 1997-08-08 2005-04-12 Quickshift, Inc. Memory module including scalable embedded parallel data compression and decompression engines
US5956746A (en) * 1997-08-13 1999-09-21 Intel Corporation Computer system having tag information in a processor and cache memory
US6247094B1 (en) 1997-12-22 2001-06-12 Intel Corporation Cache memory architecture with on-chip tag array and off-chip data array
JP3732637B2 (ja) 1997-12-26 2006-01-05 株式会社ルネサステクノロジ 記憶装置、記憶装置のアクセス方法及び半導体装置
US6321375B1 (en) * 1998-05-14 2001-11-20 International Business Machines Corporation Method and apparatus for determining most recently used method
US7219217B1 (en) 1998-10-16 2007-05-15 Intel Corporation Apparatus and method for branch prediction utilizing a predictor combination in parallel with a global predictor
US6425056B2 (en) * 1998-10-26 2002-07-23 Micron Technology, Inc. Method for controlling a direct mapped or two way set associative cache memory in a computer system
US6885319B2 (en) * 1999-01-29 2005-04-26 Quickshift, Inc. System and method for generating optimally compressed data from a plurality of data compression/decompression engines implementing different data compression algorithms
US6819271B2 (en) 1999-01-29 2004-11-16 Quickshift, Inc. Parallel compression and decompression system and method having multiple parallel compression and decompression engines
US7129860B2 (en) * 1999-01-29 2006-10-31 Quickshift, Inc. System and method for performing scalable embedded parallel data decompression
US6145069A (en) * 1999-01-29 2000-11-07 Interactive Silicon, Inc. Parallel decompression and compression system and method for improving storage density and access speed for non-volatile memory and embedded memory devices
US6822589B1 (en) 1999-01-29 2004-11-23 Quickshift, Inc. System and method for performing scalable embedded parallel data decompression
US6208273B1 (en) 1999-01-29 2001-03-27 Interactive Silicon, Inc. System and method for performing scalable embedded parallel data compression
US7538694B2 (en) * 1999-01-29 2009-05-26 Mossman Holdings Llc Network device with improved storage density and access speed using compression techniques
US6581139B1 (en) * 1999-06-24 2003-06-17 International Business Machines Corporation Set-associative cache memory having asymmetric latency among sets
KR100373849B1 (ko) * 2000-03-13 2003-02-26 삼성전자주식회사 어소시어티브 캐시 메모리
US6523102B1 (en) 2000-04-14 2003-02-18 Interactive Silicon, Inc. Parallel compression/decompression system and method for implementation of in-memory compressed cache improving storage density and access speed for industry standard memory subsystems and in-line memory modules
US6857049B1 (en) * 2000-08-30 2005-02-15 Unisys Corporation Method for managing flushes with the cache
US8347034B1 (en) * 2005-01-13 2013-01-01 Marvell International Ltd. Transparent level 2 cache that uses independent tag and valid random access memory arrays for cache access
US7685372B1 (en) 2005-01-13 2010-03-23 Marvell International Ltd. Transparent level 2 cache controller
US7475192B2 (en) * 2005-07-12 2009-01-06 International Business Machines Corporation Cache organization for power optimized memory access
CN103646009B (zh) 2006-04-12 2016-08-17 索夫特机械公司 对载明并行和依赖运算的指令矩阵进行处理的装置和方法
CN101627365B (zh) 2006-11-14 2017-03-29 索夫特机械公司 多线程架构
US20090157968A1 (en) * 2007-12-12 2009-06-18 International Business Machines Corporation Cache Memory with Extended Set-associativity of Partner Sets
US8327040B2 (en) 2009-01-26 2012-12-04 Micron Technology, Inc. Host controller
CN103250131B (zh) 2010-09-17 2015-12-16 索夫特机械公司 包括用于早期远分支预测的影子缓存的单周期多分支预测
WO2012135050A2 (en) 2011-03-25 2012-10-04 Soft Machines, Inc. Memory fragments for supporting code block execution by using virtual cores instantiated by partitionable engines
CN103547993B (zh) 2011-03-25 2018-06-26 英特尔公司 通过使用由可分割引擎实例化的虚拟核来执行指令序列代码块
TWI518504B (zh) 2011-03-25 2016-01-21 軟體機器公司 使用可分割引擎實體化的虛擬核心以支援程式碼區塊執行的暫存器檔案節段
TWI603198B (zh) 2011-05-20 2017-10-21 英特爾股份有限公司 以複數個引擎作資源與互連結構的分散式分配以支援指令序列的執行
CN103649931B (zh) 2011-05-20 2016-10-12 索夫特机械公司 用于支持由多个引擎执行指令序列的互连结构
WO2013077875A1 (en) 2011-11-22 2013-05-30 Soft Machines, Inc. An accelerated code optimizer for a multiengine microprocessor
EP2783281B1 (en) 2011-11-22 2020-05-13 Intel Corporation A microprocessor accelerated code optimizer
US8930674B2 (en) 2012-03-07 2015-01-06 Soft Machines, Inc. Systems and methods for accessing a unified translation lookaside buffer
US8966327B1 (en) * 2012-06-21 2015-02-24 Inphi Corporation Protocol checking logic circuit for memory system reliability
US9229873B2 (en) 2012-07-30 2016-01-05 Soft Machines, Inc. Systems and methods for supporting a plurality of load and store accesses of a cache
US9430410B2 (en) 2012-07-30 2016-08-30 Soft Machines, Inc. Systems and methods for supporting a plurality of load accesses of a cache in a single cycle
US9710399B2 (en) * 2012-07-30 2017-07-18 Intel Corporation Systems and methods for flushing a cache with modified data
US9916253B2 (en) 2012-07-30 2018-03-13 Intel Corporation Method and apparatus for supporting a plurality of load accesses of a cache in a single cycle to maintain throughput
US9740612B2 (en) 2012-07-30 2017-08-22 Intel Corporation Systems and methods for maintaining the coherency of a store coalescing cache and a load cache
US9678882B2 (en) 2012-10-11 2017-06-13 Intel Corporation Systems and methods for non-blocking implementation of cache flush instructions
EP2972836B1 (en) 2013-03-15 2022-11-09 Intel Corporation A method for emulating a guest centralized flag architecture by using a native distributed flag architecture
US9886279B2 (en) 2013-03-15 2018-02-06 Intel Corporation Method for populating and instruction view data structure by using register template snapshots
US10275255B2 (en) 2013-03-15 2019-04-30 Intel Corporation Method for dependency broadcasting through a source organized source view data structure
WO2014150991A1 (en) 2013-03-15 2014-09-25 Soft Machines, Inc. A method for implementing a reduced size register view data structure in a microprocessor
US10140138B2 (en) 2013-03-15 2018-11-27 Intel Corporation Methods, systems and apparatus for supporting wide and efficient front-end operation with guest-architecture emulation
WO2014150806A1 (en) 2013-03-15 2014-09-25 Soft Machines, Inc. A method for populating register view data structure by using register template snapshots
US9811342B2 (en) 2013-03-15 2017-11-07 Intel Corporation Method for performing dual dispatch of blocks and half blocks
US9569216B2 (en) 2013-03-15 2017-02-14 Soft Machines, Inc. Method for populating a source view data structure by using register template snapshots
KR101708591B1 (ko) 2013-03-15 2017-02-20 소프트 머신즈, 인크. 블록들로 그룹화된 멀티스레드 명령어들을 실행하기 위한 방법
US9891924B2 (en) 2013-03-15 2018-02-13 Intel Corporation Method for implementing a reduced size register view data structure in a microprocessor
WO2014150971A1 (en) 2013-03-15 2014-09-25 Soft Machines, Inc. A method for dependency broadcasting through a block organized source view data structure
US9904625B2 (en) 2013-03-15 2018-02-27 Intel Corporation Methods, systems and apparatus for predicting the way of a set associative cache
US9582430B2 (en) * 2015-03-27 2017-02-28 Intel Corporation Asymmetric set combined cache
KR102017135B1 (ko) * 2017-11-21 2019-09-02 주식회사 한화 멀티코어 캐시를 이용한 해싱 처리 장치 및 그 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4631660A (en) * 1983-08-30 1986-12-23 Amdahl Corporation Addressing system for an associative cache memory
EP0271187B1 (en) * 1986-10-17 1995-12-20 Amdahl Corporation Split instruction and operand cache management
US5257360A (en) * 1990-03-23 1993-10-26 Advanced Micro Devices,Inc. Re-configurable block length cache
DE69127773T2 (de) * 1990-06-15 1998-04-02 Compaq Computer Corp Vorrichtung zur echten LRU-Ersetzung
CA2044689A1 (en) * 1990-06-15 1991-12-16 Roger E. Tipley Multilevel inclusion in multilevel cache hierarchies
US5228134A (en) * 1991-06-04 1993-07-13 Intel Corporation Cache memory integrated circuit for use with a synchronous central processor bus and an asynchronous memory bus
GB2256512B (en) * 1991-06-04 1995-03-15 Intel Corp Second level cache controller unit and system
US5367659A (en) * 1991-09-30 1994-11-22 Intel Corporation Tag initialization in a controller for two-way set associative cache
US5353425A (en) * 1992-04-29 1994-10-04 Sun Microsystems, Inc. Methods and apparatus for implementing a pseudo-LRU cache memory replacement scheme with a locking feature
US5392414A (en) * 1992-06-30 1995-02-21 Sun Microsystems, Inc. Rapid data retrieval from data storage structures using prior access predictive annotations
WO1994003856A1 (en) * 1992-08-07 1994-02-17 Massachusetts Institute Of Technology Column-associative cache

Also Published As

Publication number Publication date
DE69530776D1 (de) 2003-06-18
AU3212795A (en) 1996-03-14
US5548742A (en) 1996-08-20
WO1996006390A3 (en) 1996-05-09
EP0775345B1 (en) 2003-05-14
TW275689B (ko) 1996-05-11
WO1996006390A2 (en) 1996-02-29
EP0775345A2 (en) 1997-05-28
KR100382821B1 (ko) 2003-07-18
GB2292237A (en) 1996-02-14
DE69530776T2 (de) 2004-03-25
GB9510677D0 (en) 1995-07-19
AU1799195A (en) 1996-02-22
ES2201114T3 (es) 2004-03-16
JPH10504124A (ja) 1998-04-14
AU701467B2 (en) 1999-01-28
EP0775345A4 (en) 1997-07-16

Similar Documents

Publication Publication Date Title
KR960008546A (ko) 2-웨이 세트연관 캐시메모리
US5594886A (en) Pseudo-LRU cache memory replacement method and apparatus utilizing nodes
US5091851A (en) Fast multiple-word accesses from a multi-way set-associative cache memory
US5752260A (en) High-speed, multiple-port, interleaved cache with arbitration of multiple access addresses
JP3718302B2 (ja) 命令取り出し方法および装置
US5136700A (en) Apparatus and method for reducing interference in two-level cache memories
US6192458B1 (en) High performance cache directory addressing scheme for variable cache sizes utilizing associativity
KR930022222A (ko) 캐시가 일관된 다중 처리기 컴퓨터 시스템에서 다중 미결동작을 제공하기 위한 장치 및 그 방법
JP4447580B2 (ja) 分散共有メモリマルチプロセッサシステムのための分割疎ディレクトリ
KR100620258B1 (ko) 멀티-웨이 캐시 장치 및 방법
US20020010839A1 (en) Multiple variable cache replacement policy
US20040260880A1 (en) Method, system, and apparatus for an hierarchical cache line replacement
JPS63195752A (ja) キヤツシユメモリ−
CA2057494A1 (en) Translation lookaside buffer
EP0708404A2 (en) Interleaved data cache array having multiple content addressable fields per cache line
KR20070104906A (ko) 캐시 메모리를 구비한 시스템 및 엑세스 방법
US5845317A (en) Multi-way cache expansion circuit architecture
US5761714A (en) Single-cycle multi-accessible interleaved cache
US20070130426A1 (en) Cache system and shared secondary cache with flags to indicate masters
US5522056A (en) Cache memory with plurality of congruence sets and sense amplifiers shared among the congruence sets
EP0675443A1 (en) Apparatus and method for accessing direct mapped cache
KR100395768B1 (ko) 멀티 레벨 캐쉬 시스템
US7302530B2 (en) Method of updating cache state information where stores only read the cache state information upon entering the queue
EP0535701A1 (en) Architecture and method for combining static cache memory and dynamic main memory on the same chip (CDRAM)
EP0474356A1 (en) Cache memory and operating method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment