KR970068175A - 오프셋 조정회로를 가지는 디지털/아날로그 변환 출력회로 - Google Patents
오프셋 조정회로를 가지는 디지털/아날로그 변환 출력회로 Download PDFInfo
- Publication number
- KR970068175A KR970068175A KR1019970008987A KR19970008987A KR970068175A KR 970068175 A KR970068175 A KR 970068175A KR 1019970008987 A KR1019970008987 A KR 1019970008987A KR 19970008987 A KR19970008987 A KR 19970008987A KR 970068175 A KR970068175 A KR 970068175A
- Authority
- KR
- South Korea
- Prior art keywords
- output
- digital
- circuit
- output signal
- signal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Abstract
D/A 변환기와, 이러한 D/A 변환기로부터의 출력신호를 받아 그것과 동상의 정전 출력신호를 형성하는 제1 증폭회로와, 상기 D/A 변환기로부터의 출력신호를 받아 그것과 역사의 반전 출력신호를 형성하는 제2 증폭회로를 구비한 D/A 변환 출력회로에 대해서, 상기 제1 및 제2증폭회로에서의 아날로그 중간전압에 대한 오프셋 전압을 각각 검출하고, 그 디지털화된 평균치를 상기 D/A 변환기의 입력 디지털 신호에 가산시키는 D/A 변환 출력회로.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 관한 오프셋 조정회로를 구비한 D/A변환 출력회로를 탑재한 휴대용 통신 단말장치의 일실시예를 나타내는 불럭도.
Claims (10)
- 디지털/아날로그 변환기와, 상기 디지털/아날로그 변환기로부터의 출력신호를 받아 그것과 동상의 정전 출력신호를 형성하는 제1증폭회로와, 상기 디지털/아날로그 변환기부터의 출력신호를 받아 그것과 역상의 반전 출력신호를 형성하는 제2증폭회로를 구비한 디지털/아날로그 변환 출력회로에 있어서, 상기 제1및 제2증폭회로의 아날로그 중간전압에 대한 디지털화된 오프셋 전압을 검출하고, 상기 2개의 오프셋 전압의 평균치를 구하여 상기 디지털/아날로그 변환기에 입력되어야 하는 디지털 신호에 상기 평균치를 가산하는 오프셋 조정회로를 구비하는 디지털/아날로그 변환 출력회로.
- 디지털/아날로그 변환기와, 상기 디지털/아날로그 변환기의 출력신호에 포함되는 고주파 성분을 제거하는 로우패스 필터와, 상기 필터의 출력신호를 받아 그것과 동상의 정전 출력신호를 형성하는 제1증폭회로와, 상기 디지털/아날로그 변환기로부터의 출력신호를 받아 그것과 역사의 반전 출력신호를 형성하는 제2증폭회로를 구비한 디지털/아날로그 변환 출력회로에 있어서, 상기 디지털/아날로그 변환기에 공급되어 디지털 신호를 형성하는 제1가산기와, 상기 제1및 제2증폭회로의 출력신호를 선택하는 아날로그 스위치와, 상기 아날로그 스위치를 통한 출력전압치와 상기 입력신호의 중간전압치에 대응한 기준전압치의 대소를 비교하는 전압비교기와, 상기 전압비교기의 대 또는 소 비교출력에 대응해서 업 또는 다운의 계수동작을 행하는 카운터와, 상기 카운터의 계수출력을 유지하는 제1 및 제2 레지스터와, 상기 제1 및 제2 레시스터의 출력신호를 가산하는 제2가산기와, 상기 제2가산기의 출력신호의 1/2의 신호를 유지하는 클립회로를 포함하는 오프셋 조정회로를 설치하고, 상기 디지털/아날로그 변환 출력회로의 디지털/아날로그 변환동작에 앞서는 제1기간에서는, 상기 제1가산기의 제1입력에 상기 중간전압에 대응한 디지털 신호를 입력하여, 그것에 대응한 출력신호를 출력시키고, 상기 아날로그 스위치에 의해 제1증폭회로의 출력신호와 상기 기준전압을 전압비교기에 의해 비교하여, 그것의 대 또는 소의 비교출력에 따라 카운터를 업 또는 다운하는 계수동작을 시키며, 제2기간에서는 , 상기 카운터의 출력신호를 제1가산기의 제2입력으로 공급하여 상기 제1 및 제2 입력의 가산신호를 출력시키고, 상기 아날로그 스위치를 통해서 제1 증폭회로의 출력신호와 상기 기준전압을 전압비교기에 의해 비교하여, 그것의 대 또는 소의 비교출력에 따라 카운터를 업 또는 다운하는 계수동작을 반복해서 시키며, 제3기간에서는, 상기 전압비교기의 대소 비교출력이 반전한 시점에서 상기 동작을 정지시키고, 그 때의 카운터 계수치를 상기 제1레지스터에 전송시키며, 제4기간에서는, 상기 제1가산기의 제1입력으로 상기 중간전압에 대응한 디지털신호를 입력하여, 그것에 대응한 출력신호를 출력시키고, 상기 아날로그 스위치에 의해 제2증폭회로의 출력신호와 상기 기준전압을 전압비교기에 의해 비교하여, 그것의 대 또는 소의 비교출력에 따라 카운터를 업 또는 다운하는 계수동작을 시키고, 제5기간에서는, 상기 카운터의 출력신호를 제1가산기의 제2입력으로 공급하여, 상기 제1 및 제2 입력의 가산신호를 출력시키고, 상기 아날로그 스위치를 통해서 제1 증폭회로의 출력신호와 상기 기준전압을 전압비교기에 의해 비교하여, 그것의 대 또는 소의 비교출력에 따라 카운터를 업 또는 다운하는 계수동작을 반복해서 시키며 제6기간에서는, 상기 전압비교기의 대소 비교출력이 반전한 시점에서 상기 동작을 정지시키고, 그 때의 카운터 계수치를 상기 제2레지스터로 전송시키고, 제7기간에서는 상기 제1및 제2레지스터의 출력신호를 제2가산기에 의해 가산하고, 그 가산출력의 1/2의 신호를 클립회로에 의해 유지하여, 상기 제1가산기에 의해 디지털 신호와 가산시키도록 하는 것을 특징으로 하는 디지털/아날로그 변환 출력회로.
- 제2항에 있어서, 상기 제1가산기의 입력에는, 셀렉터가 설치되어, 상기 제1기간에서는 중간전압에 대응한 디지털 신호만이 공급되며, 제2기간에서는 가산되는 신호로서 상기 카운터의 출력신호가 공급되고, 디지털/아날로그 변환동작에서는 클립회로의 출력신호와 상기 디지털 신호가 공급되는 것을 특징으로 하는 디지털/아날로그 변환회로.
- 제1항 내지 제3항의 어느 한 항에 있어서, 상기 전압비교기의 출력에는, 클럭신호에 동기해서 대소 비교출력 신호를 시계열적으로 순차로 받아 들이는 풀립플롭회로의 상기 풀립플롭회로의 출력신호를 받는 다수결 회로가 설치되고, 상기 다수결 회로의 출력신호가 상기 대 또는 소의 비교출력으로 되는 것을 특징으로 하는 디지털/아날로그 변환 출력회로.
- 제1항 내지 제4항의 어느 한 항에 있어서, 상기 제1가산기에는, 외부 오프셋 데이터를 선택적으로 입력하는 것을 가능하게 하는 셀렉터가 설치되는 것을 특징으로 하는 디지털/아날로그 변환 출력회로.
- 제2항에 있어서, 상기 디지털/아날로그 변환기와 제1 및 제2 증폭회로는, 2쌍 설치되는 것이고, 상기 2쌍의 디지털/아날로그 변환기와 제1 및 제2 증폭회로에 대해서, 상기 아날로그스위치, 전압비교기, 카운터 및 제2간산기를 공통으로 상용하고, 상기 제1가산기, 제1 및 제2 레지스터, 클립회로는 2쌍 설치되는 것을 특징으로 하는 디지털/아날로그 변환 출력회로.
- 제2항에 있어서, 상기 아날로그 스위치는, 오프셋 조정회로가 비동작상태인 경우 기준전압을 공급하여, 전압 비교기에 공급되는 2개의 입력전압을 같게 하는 접속스위치 경로가 설치되는 것을 특징으로 하는 디지털/아날로그 변환 출력회로.
- 제2항 내지 제5항의 어느 한 항에 있어서, 상기 아날로그 스위치는, 오프셋 조정회로가 비동작상태인 경우 기준전압을 공급하여, 전압비교기에 공급되는 2개의 입력전압을 같게 하는 접속스위치 경로가 설치되는 것을 특징으로 하는 디지털/아날로그 변환 출력회로.
- 송신해야할 제1디지털 데이터를 송신하기 위한 안테나와, 상기 제1디지털 데이터를 증폭해서 변조하기 위한 고주파부와, 상기 제1디지털 데이터를 제1아날로그 데이터로 변환하고, 상기 고주파부로 공급하는 변환회로를 가지는 모뎀부를 구비하고, 상기 변환회로는, 디지털 아날로그 변환기와, 상기 디지털/아날로그 변환기의 출력신호에 포함되는 고주파성분을 제거하는 로우패스 필터와, 상기 필터의 출력신호를 받아 그것과 동상의 정전 출력신호를 형성하는 제1증폭회로와, 상기 디지털/아날로그 변환기로부터의 출력신호를 받아 그것과 역상의 반전 출력신호를 형성하는 제2증폭회로와, 상기 정전 출력신호와 반전 출력신호 사이의 오프셋을 조정하는 오프셋 조정회로를 가지며, 상기 오프셋 조정회로는, 상기 디지털/아날로그 변환기로 공급되어 디지털 신호를 형성하는 제1가산기와, 상기 제1 및 제2증폭회로의 출력신호를 선택하는 아날로그 스위치와, 상기 아날로그 스위치를 통한 출력전압치와 상기 입력신호의 중간전압치에 대응한 기준전압치의 대소를 비교하는 전압비교기와, 상기 전압비교기의 대 또는 소의 비교출력에 따라 업 또는 다운의 계수동작을 행하는 카운터와, 상기 카운터의 계수출력을 유지하는 제1 및 제2레지스터의 상기 제1및 제2레지스터의 출력신호를 가산하는 제2가산기와, 상기 제2가산기의 출력신호의 1/2의 신호를 유지하는 클립회로를 더 포함하는 휴대용 통신 단말장치.
- 제9항에 있어서, 상기 모뎀부는, 상기 제1디지털 데이터에 대해서 위상변조를 행하는 파형 생성회로를 포함하는 것을 특징으로 하는 휴대용 통신 단말장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8088848A JPH09261053A (ja) | 1996-03-18 | 1996-03-18 | Ｄ／ａ変換出力回路 |
| JP96-88848 | 1996-03-18 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970068175A true KR970068175A (ko) | 1997-10-13 |
Family
ID=13954409
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970008987A KR970068175A (ko) | 1996-03-18 | 1997-03-17 | 오프셋 조정회로를 가지는 디지털/아날로그 변환 출력회로 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH09261053A (ko) |
| KR (1) | KR970068175A (ko) |
| SG (1) | SG100609A1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5894280A (en) * | 1997-02-05 | 1999-04-13 | Vlsi Technology, Inc. | Digital to analog converter offset autocalibration system in a digital synthesizer integrated circuit |
| US6262625B1 (en) * | 1999-10-29 | 2001-07-17 | Hewlett-Packard Co | Operational amplifier with digital offset calibration |
| US6154158A (en) * | 1998-06-30 | 2000-11-28 | Qualcomm Incorporated | Digital-to-analog converter D.C. offset correction comparing converter input and output signals |
| JP6357241B2 (ja) * | 2014-10-03 | 2018-07-11 | パイオニア株式会社 | オフセット電圧監視装置及びオフセット電圧監視方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3031592C2 (de) * | 1980-08-21 | 1987-01-22 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum Nullpunktabgleich des durch einen Operationsverstärker realisierten Analogwertvergleichers eines unter Verwendung eines Digital-Analog-Wandlers nach dem Iterativprinzip arbeitenden Analog-Digital-Wandlers, insbesondere bei dessen Zugehörigkeit zu einer Einrichtung zur Analog-Digital-Wandlung und umgekehrt zur Digital-Analog-Wandlung (Codec) |
| JPH0683068B2 (ja) * | 1986-04-23 | 1994-10-19 | 株式会社日立マイコンシステム | アナログ信号入出力回路 |
| JPH01185004A (ja) * | 1988-01-19 | 1989-07-24 | Fuji Facom Corp | 多段階オフセット補償方式 |
| JPH0417415A (ja) * | 1990-05-11 | 1992-01-22 | Toshiba Corp | デジタルアナログコンバータ |
-
1996
- 1996-03-18 JP JP8088848A patent/JPH09261053A/ja not_active Withdrawn
-
1997
- 1997-03-12 SG SG9700707A patent/SG100609A1/en unknown
- 1997-03-17 KR KR1019970008987A patent/KR970068175A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| SG100609A1 (en) | 2003-12-26 |
| JPH09261053A (ja) | 1997-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970031450A (ko) | 주파수 변환기 및 이를 이용한 무선 수신기(Frequency Converter and Radio Receiver Using the Same) | |
| KR100893885B1 (ko) | 다중-비트 시그마-델타 변조기용의 디더링 및 다중-한계값생성 기능을 갖는 정전용량이 작고, 킥백 잡음이 낮은다중-레벨 양자화기 입력단 | |
| WO2003065570A3 (en) | Modulator- amplifier | |
| US20100117730A1 (en) | D/A converter circuit and digital input class-D amplifier | |
| KR920003690A (ko) | 광수신회로 | |
| KR970068175A (ko) | 오프셋 조정회로를 가지는 디지털/아날로그 변환 출력회로 | |
| US7345609B2 (en) | Current steering d/a converter with reduced dynamic non-linearities | |
| TW276373B (en) | Low offset comparators based on current copiers | |
| KR100890842B1 (ko) | 저 에너지 아날로그/디지털 컨버터 | |
| KR980003982A (ko) | 전송 평형신호의 디지털 데이터 복원 방법 및 시스템 | |
| KR940020666A (ko) | 복조회로 및 그것을 사용한 통신장치(a demodulation circuit and a communication apparatus using it) | |
| EP1271781B1 (en) | Comparator circuit | |
| JPH0537317A (ja) | パルス位相変調回路 | |
| KR960700561A (ko) | 일치된 출력들을 갖는 연산 상호 콘덕턴스 증폭기(An Operational Transconductance Amplifier with Matched Outputs) | |
| JP2009094584A (ja) | 三角波発生回路 | |
| JPH11312978A (ja) | データ変換装置 | |
| JPH06216726A (ja) | パルス検出装置 | |
| KR0169369B1 (ko) | 주파수 변환기의 캐리어 리크 제거 장치 및 그에 이용되는 샘플링 펄스 발생회로 | |
| JP3761352B2 (ja) | Ｄ／ａ変換器 | |
| JP2023135827A (ja) | 送信回路および送受信回路 | |
| KR100189774B1 (ko) | 전원전압의 변화에 무관한 펄스변환회로 | |
| SU1462461A1 (ru) | Демодул тор-модул тор | |
| KR20030053282A (ko) | 짝수차항 고조파 주파수 체배기를 이용한 광대역 직접디지털 주파수 합성기 | |
| SU1128383A2 (ru) | Преобразователь напр жени в частоту следовани импульсов | |
| JPH0514153A (ja) | 二相クロツク信号発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |