KR970057283A - 2화면 표시장치 - Google Patents
2화면 표시장치 Download PDFInfo
- Publication number
- KR970057283A KR970057283A KR1019950054983A KR19950054983A KR970057283A KR 970057283 A KR970057283 A KR 970057283A KR 1019950054983 A KR1019950054983 A KR 1019950054983A KR 19950054983 A KR19950054983 A KR 19950054983A KR 970057283 A KR970057283 A KR 970057283A
- Authority
- KR
- South Korea
- Prior art keywords
- screen
- signal
- aspect ratio
- line
- counter
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0117—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal
- H04N7/0122—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving conversion of the spatial resolution of the incoming video signal the input and the output signals having different aspect ratios
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1733—Controllable logic circuits
- H03K19/1737—Controllable logic circuits using multiplexers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0135—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level involving interpolation processes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Computer Graphics (AREA)
- Television Systems (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
본 발명의 2화면 표시장치는, 2화면을 표시하기 위한 제1영상신호를 입력받아 4:3으로 수평수축하기위한 제1화면비 변환부와, 상기 2화면을 표시하기 위한 제2영상신호를 입력받아 남은 화면을 8:3으로 수평수축하기 위한 제2화면비 변환부와, 상기 제1 및 제2화면비 변환부의 출력을 다중화하여 2화면 디지탈 영상신호를 출력하기 위한 다중화부와, 상기 다중화부를 제어하기 위한 다중화 제어신호 발생부를 포함하여 구성되며, 2화면 표시시 시청욕구가 큰 화면은 4:3의 좌화면에서 전체 영상을 볼 수 있도록 표시하고, 다른 화면은 추림화를 통해 작은 영상을 볼 수 있도록 함으로써 제품을 다양화할 수 있는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래의 기술에 의한 2화면 디지탈 TV의 화면구성도.
제2도는 본 발명에 의한 2화면 표시장치의 화면구성도.
제3도는 본 발명에 의한 2화면 표시장치의 구성도.
제4도는 제3도 2화면 표시장치의 화면비 변환부의 상세 구성도.
제5도는 제4도 화면비 변환부의 추림화 필터의 상세 구성도.
제6도는 본 발명에 의한 2화면 표시장치의 4:3 추림화 방법도.
제7도는 제4도 디스에이블 카운터부의 상세 구성도.
제8도는 제4도는 지연부의 상세 구성도.
제9도는 멀티플렉서의 상세 구성도.
Claims (7)
- 2화면을 표시하기 위한 제1영상신호를 입력받아 4:3으로 수평수축하기 위한 제1화면비 변환부와, 상기2화면을 표시하기 위한 제2영상신호를 입력받아 남은 화면을 8:3으로 수평수축하기 위한 제2화면비 변환부와, 상기 제1 및 제2화면비 변환부의 출력을 다중화하여 2화면 디지탈 영상신호를 출력하기 위한 다중화부와, 상기 다중화부를 제어하기 위한 다중화 제어신호 발생부를 포함하여 구성된 것을 특징으로 하는 2화면 표시장치.
- 제1항에 있어서, 상기 2화면 표시장치는 제1화면비 변환부와 제2화면비 변환부가 동일하게 구성된 것을 특징으로 하는 2화면 표시장치.
- 제1항에 또는 제2항에 있어서, 상기 제1화면비 변환부는, 두 입력영상 데이타의 시작위치를 맞추기 위한 필드 메모리와, 상기 필드메모리에서 출력된 영상데이타를 수평수축하기 위한 샘플 메모리와, 상기 필드메모리의 출력과 샘플 메모리의 출력을 입력으로 하여 수평수축된 데이타를 보간하기 위한 보간 필터와, 화면에 표시되는 수평 위치를 맞추기 위한 라인 메모리와, 4화소값들 중 마지막 값이 상기 라인 메모리에 기록되는 것을 금지하기 위한 디스에이블 카운터를 포함하여 구성되어 좌화면 선택 모드가 입력되면 좌화면을 표시하고, 상기 필드메모리에 저장할 때 한화소씩 건너뛰도록 클럭을 1/2분주 하여 상기 영상데이타를 2:1 수축시키는 클럭분주기 및 멀티플렉서와, 상기 라인 메모리의 읽기리셋을 쓰기리셋의 11/16라인만큼 지연시키기 위한 지연부를 추가 연결하여 우화면 선택모드가 입력되면 우화면을 표시하도록 구성된 것을 특징으로 하는 2화면 표시장치.
- 제2항에 있어서, 상기 보간 필터는,⅔,⅓, 0 승산기가 차례로 연결된 제1디멀티플렉서와, 상기 승산기가 역순으로 연결된 제2디멀티플렉서 및 상기 제1, 제2디멀티플렉서의 출력을 가산하는 가산기를 포함하여 구성된 것을 특징으로 하는 2화면 표시장치.
- 제2항에 있어서, 상기 디스에이블 카운터부는, 2비카운터와, 상기 2비카운터의 출력을 논리곱하는 낸드게이트를 포함하여 구성된 것을 특징으로 하는 2화면 표시장치.
- 제2항에 있어서, 상기 지연부는, 수평동기신호를 리셋신호로 하는 카운터와, 상기 카운터의 값을 라인X(11/16)값과 비교하는 비교기와, 상기 비교기와 수평동기신호를 입력으로 하여 우화면 모드 선택신호가 입력되면 라인X(11/16) 이후의 신호를 출력하는 멀티플렉서를 포함하여 구성된 것을 특징으로 하는 2화면 표시장치.
- 제2항에 있어서, 상기 다중화 제어신호 발생부는, 수평동기신호를 리셋신호로 하는 카운터와, 상기 카운터의 값을 라인X(12/16)값과 비교하는 비교기와, 상기 수평동기신호와 비교기의 출력을 입력으로하여 라인X(12/16) 구간동안은 하이신호를 출력하고, 나머지 라인X(4/16) 구간동안은 로우신호를 출력하는 J-K 플립플롭을 포함하여 구성된 것을 특징으로 하는 2화면 표시장치.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950054983A KR100390484B1 (ko) | 1995-12-22 | 1995-12-22 | 2화면표시장치및방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950054983A KR100390484B1 (ko) | 1995-12-22 | 1995-12-22 | 2화면표시장치및방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970057283A true KR970057283A (ko) | 1997-07-31 |
KR100390484B1 KR100390484B1 (ko) | 2003-09-06 |
Family
ID=37421854
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950054983A KR100390484B1 (ko) | 1995-12-22 | 1995-12-22 | 2화면표시장치및방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100390484B1 (ko) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07184138A (ja) * | 1993-12-24 | 1995-07-21 | Toshiba Corp | 2画面映像処理回路 |
KR0147579B1 (ko) * | 1994-01-17 | 1998-09-15 | 김광호 | 와이드 텔레비젼에서의 두 화면 동시 시청회로 |
-
1995
- 1995-12-22 KR KR1019950054983A patent/KR100390484B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100390484B1 (ko) | 2003-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR920015356A (ko) | 전자카메라시스템에 있어서 재생시 화면편집장치 | |
KR890012486A (ko) | 그래픽 타이틀 영상 신호겹침장치 | |
KR970057340A (ko) | 텔레비젼의 2화면 구성장치 | |
JPH1079905A (ja) | ディジタルディスプレイ装置の画像サイズ調整方法及びその画像サイズ調整回路 | |
KR100234395B1 (ko) | 다양한 온 스크린 디스플레이 기능들을 수행하는장치 및 방법 | |
KR100850773B1 (ko) | 디스플레이 장치의 화상 평가 모듈 | |
KR970057283A (ko) | 2화면 표시장치 | |
KR980013299A (ko) | 자화면을 이용하는 영상 확대 장치 및 방법 | |
KR970071446A (ko) | 엘. 씨. 디. (lcd) 모니터의 해상도 변환 장치 | |
KR100241443B1 (ko) | 격행주사 모드-순차주사 모드 변환회로 | |
KR100695914B1 (ko) | 영상신호의 포맷변환장치 | |
JPH104529A (ja) | 画像表示装置 | |
KR900007618B1 (ko) | 입체 텔레비젼의 플리커 제거장치 | |
KR0176317B1 (ko) | 2화면 표시장치 | |
KR100230299B1 (ko) | 멀티 폐회로 tv 장치 | |
KR0147152B1 (ko) | 메모리 어드레스를 이용한 다수화면분할 및 정지화면 구현 방법 | |
KR200283945Y1 (ko) | 화질 열화 방지가 가능한 다중 화면 분할기 | |
KR960030681A (ko) | 광폭티브이용 화면두배주사 및 화면종횡비 변환장치 | |
JP2698190B2 (ja) | 分割動画モニタ装置 | |
KR950002422A (ko) | 멀티비젼 시스템에서의 화면처리장치 | |
JP4239475B2 (ja) | 走査線変換装置 | |
KR940023269A (ko) | 디지탈 영상신호 처리회로 | |
KR910009064A (ko) | 모자이크 효과 발생 장치 | |
JP3621746B2 (ja) | ディジタル画像データの書込み装置および読取装置ならびに書込み方法および読取方法 | |
KR950007496A (ko) | 티 브이(tv) 화면 종횡비 변환 방법과 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
N231 | Notification of change of applicant | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080319 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |