KR970055404A - 지연(Delay) 조절회로 - Google Patents
지연(Delay) 조절회로 Download PDFInfo
- Publication number
- KR970055404A KR970055404A KR1019950058890A KR19950058890A KR970055404A KR 970055404 A KR970055404 A KR 970055404A KR 1019950058890 A KR1019950058890 A KR 1019950058890A KR 19950058890 A KR19950058890 A KR 19950058890A KR 970055404 A KR970055404 A KR 970055404A
- Authority
- KR
- South Korea
- Prior art keywords
- outputting
- delay circuit
- signal
- present
- level signals
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
Abstract
본 발명은 지연(Delay)회로에 관한 것으로서, 특히 펄스의 위치를 조절하므로 신호동기를 맞추며 샘플링(sampling)시간에 대한 마진(margin)을 확보하도록 한 지연회로에 관한 것이다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 지연회로는 제어신호의 증, 감에 의해서 선형적으로 상반되도록 변화하는 복수개의 레벨신호를 출력하는 증폭부와, 입력신호의 엣지에 의해 상기 증폭부에서 출력된 복수개의 레벨신호 중 하나를 출력시키는 절환부와, 상기 절환부의 출력신호에 따라 입력신호를 선형적으로 지연하여 출력하는 비교부로 이루어짐을 특징으로 한다.
따라서, 본 발명에 따른 지연회로는 지연을 정밀제어하므로 정교한 제어를 원하는 회로에 사용되어지며, 샘플링회로에 적용되어 데이타의 복구 및 동작범위를 크게 개선할 수 있는 효과가 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 지연회로를 나타낸 타이밍도,
제4도는 본 발명에 따른 증폭부의 상세도 및 동작타이밍도.
Claims (1)
- 제어신호의 증, 감에 의해서 선형적으로 상반되도록 변화하는 복수개의 레벨신호를 출력하는 증폭부와, 입력신호의 엣지에 의해 상기 증폭부에서 출력된 복수개의 레벨신호중 하나를 출력시키는 절환부와, 상기 절환부의 출력신호에 따라 입력신호를 선형적으로 지연하여 출력하는 비교부로 이루어짐을 특징으로 하는 지연회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950058890A KR0179146B1 (ko) | 1995-12-27 | 1995-12-27 | 지연회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950058890A KR0179146B1 (ko) | 1995-12-27 | 1995-12-27 | 지연회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970055404A true KR970055404A (ko) | 1997-07-31 |
| KR0179146B1 KR0179146B1 (ko) | 1999-04-01 |
Family
ID=19445112
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950058890A KR0179146B1 (ko) | 1995-12-27 | 1995-12-27 | 지연회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR0179146B1 (ko) |
-
1995
- 1995-12-27 KR KR1019950058890A patent/KR0179146B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR0179146B1 (ko) | 1999-04-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900006909A (ko) | 음향효과장치 | |
| KR870005279A (ko) | 제어장치 | |
| KR890009083A (ko) | 재기동가능한 멀티바이브레이터 | |
| KR940010083A (ko) | 동기식 반도체메모리장치의 데이타출력버퍼 | |
| KR970008876A (ko) | 펄스폭 변조(pulse width modulation)회로 | |
| KR910008964A (ko) | 분할비율이 변화될 수 있는 주파수 분할회로 | |
| KR920022677A (ko) | 주파수 체배기 | |
| KR950034256A (ko) | 반도체 장치의 입력회로 | |
| KR970060222A (ko) | 동기형 반도체 메모리 장치 | |
| KR970055404A (ko) | 지연(Delay) 조절회로 | |
| KR910020698A (ko) | 클럭 추출 회로 | |
| KR970009136A (ko) | 램프구동장치에서 다이나믹/스태틱신호 변환회로 및 방법 | |
| KR950024433A (ko) | 데이타 출력 회로 및 반도체 기억 장치 | |
| KR930001087A (ko) | 디지탈 신호 처리기 | |
| KR920022111A (ko) | 신호 선택회로 | |
| KR890017658A (ko) | 전자악기의 adsr 데이터 출력 제어시스템 | |
| KR970055397A (ko) | 신호 지연회로 | |
| KR910020694A (ko) | 디지탈 신호 처리 장치 | |
| KR920018564A (ko) | Vga에 내장된 ramdac의 전원제어회로 | |
| KR920011281A (ko) | 컬러 tv의 화면색 편집회로 | |
| KR930010751A (ko) | Led의 밝기조정방법 | |
| KR970055529A (ko) | 메모리의 데이타 입력버퍼회로 | |
| KR910018884A (ko) | 조광 제어방식 | |
| KR920020459A (ko) | 오디오 녹음장치 | |
| KR980001175A (ko) | 피드백시스템의 히스테리시스 동작특성 제어방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20051021 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |