KR970053637A - 칩 크기형 반도체패키지 - Google Patents

칩 크기형 반도체패키지 Download PDF

Info

Publication number
KR970053637A
KR970053637A KR1019950058809A KR19950058809A KR970053637A KR 970053637 A KR970053637 A KR 970053637A KR 1019950058809 A KR1019950058809 A KR 1019950058809A KR 19950058809 A KR19950058809 A KR 19950058809A KR 970053637 A KR970053637 A KR 970053637A
Authority
KR
South Korea
Prior art keywords
chip
bonded
semiconductor package
semiconductor chip
size
Prior art date
Application number
KR1019950058809A
Other languages
English (en)
Other versions
KR100411809B1 (ko
Inventor
이선구
Original Assignee
황인길
아남산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 황인길, 아남산업 주식회사 filed Critical 황인길
Priority to KR1019950058809A priority Critical patent/KR100411809B1/ko
Publication of KR970053637A publication Critical patent/KR970053637A/ko
Application granted granted Critical
Publication of KR100411809B1 publication Critical patent/KR100411809B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 반도체칩의 실크기 정도로 제조되는 반도체패키지인 CSP에 관한 것으로, 본 발명에서는 패키지형태는 BGA이며, 패키지 사이즈를 거의 칩사이즈의 크기에 해당하는 새로운 반도체 패키지인 CSP를 창안함으로써, 전자기기의 소형화, 박형화, 다기능화의 실현을 가능토록 함과 동시에 휴대용 전자기기의 범용화 및 컴퓨터 기기의 기술 혁신을 꾀할 수 있도록 한 획기적인 발명이다.

Description

칩 크기형 반도체패키지.
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 구성도이다.

Claims (3)

  1. 겉면에 보호막(1a)이 입혀진 반도체칩(1)과; 상기 반도체칩(1)에 접착 연결되며, 상기 반도체칩(1)의 입출력 패턴과 동일한 패턴의 범프(2c)를 형성한 전도성 테이프(2)와; 상기 전도성 테이프(2)에 접착되며 열압착시 압착죈 부분만이 통전되는 성질을 갖는 이방성 접착재인 ACF(3)와; 상기 ACF(3)에 접착되며 저면으로 다수의 솔더볼(4a)이 부착된 기판(4)과; 상기 기판(4)과 반도체칩(1)의 측면부에 코팅물질(5)을 코팅함으로써 칩 사이즈 크기의 패키지를 구성토록 함을 특징으로 하는 칩 크기형 반도체패키지.
  2. 제1항에 있어서, 전도성 테이프(2)는 폴리이미드필름이 몸체(2a)로 구성되고, 이 몸체(2a)의 일측 상면에는 카파포일(2b)이 일정 패턴을 이루며 접착되어 있고, 이 카파포일(2b)은 몸체(2a)를 관통하는 전도성 금속인 범프(2c)에 의해 전기적인 통전이 가능하도록 한 구조로 구성됨을 특징으로 하는 칩 크기형 반도체패키지.
  3. 제1항에 있어서, 반도체칩(1)이 접착된 전도성 테이프(2)와 기판(4)의 사이에 전도성 수지(6)를 접착함을 특징으로 하는 칩 크기형 반도체패키지.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950058809A 1995-12-27 1995-12-27 크기형반도체패키지 KR100411809B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950058809A KR100411809B1 (ko) 1995-12-27 1995-12-27 크기형반도체패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950058809A KR100411809B1 (ko) 1995-12-27 1995-12-27 크기형반도체패키지

Publications (2)

Publication Number Publication Date
KR970053637A true KR970053637A (ko) 1997-07-31
KR100411809B1 KR100411809B1 (ko) 2004-03-31

Family

ID=37422918

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950058809A KR100411809B1 (ko) 1995-12-27 1995-12-27 크기형반도체패키지

Country Status (1)

Country Link
KR (1) KR100411809B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100447895B1 (ko) * 1997-09-13 2004-10-14 삼성전자주식회사 칩 스케일 패키지 및 그 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020058201A (ko) * 2000-12-29 2002-07-12 마이클 디. 오브라이언 반도체패키지 및 그 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01235261A (ja) * 1988-03-15 1989-09-20 Hitachi Ltd 半導体装置及びその製造方法
JPH0410635A (ja) * 1990-04-27 1992-01-14 Shimadzu Corp フリップチップ実装方法
JP2835145B2 (ja) * 1990-05-28 1998-12-14 株式会社東芝 電子装置
JPH05304246A (ja) * 1992-04-28 1993-11-16 Nitto Denko Corp マルチチップモジュール実装用コネクターおよびこれを用いた実装構造

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100447895B1 (ko) * 1997-09-13 2004-10-14 삼성전자주식회사 칩 스케일 패키지 및 그 제조방법

Also Published As

Publication number Publication date
KR100411809B1 (ko) 2004-03-31

Similar Documents

Publication Publication Date Title
KR100667145B1 (ko) 적층형 마이크로 전자 패키지
KR970013239A (ko) 반도체장치 및 그 실장 구조
KR960006721A (ko) 칩을 흡열부에 직접 결합하기 위한 방법 및 장치
KR930009026A (ko) 반도체패키지 및 그 실장방법
EP0896368A4 (en) FILM SUPPORT STRIP, SEMICONDUCTOR ASSEMBLY AND DEVICE, MANUFACTURING METHOD THEREOF, MOUNTING PLATE AND ELECTRONIC EQUIPMENT
KR930024140A (ko) 반도체장치 및 그 제조방법
US20060033217A1 (en) Flip-chips on flex substrates, flip-chip and wire-bonded chip stacks, and methods of assembling same
US20040070080A1 (en) Low cost, high performance flip chip package structure
KR970030538A (ko) 반도체 칩 본딩방법
KR970053637A (ko) 칩 크기형 반도체패키지
ATE481734T1 (de) Selektive verbindung bei der ic-kapselung
CA2273223A1 (en) Chip-size package using a polyimide pcb interposer
US7118938B2 (en) Method for packaging a multi-chip module of a semiconductor device
JPH06120296A (ja) 半導体集積回路装置
JP4343727B2 (ja) 半導体装置
JP2005116881A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR950009998A (ko) 반도체 장치
KR100411810B1 (ko) 플립기술을이용한크기형반도체패키지
KR940005200A (ko) 배선기판상의 배선표면 처리방법
KR20010058579A (ko) 반도체패키지 및 이를 위한 웨이퍼의 상호 접착방법
KR970077561A (ko) 금속 기판을 이용한 칩 스케일 패키지(Chip Scale Package)
JPH03155144A (ja) ベアー半導体ｉｃチップ実装方法
KR19980056452U (ko) 고미세형 집적회로의 방열 장치
JP2005079303A (ja) 半導体パッケージ、電子機器および半導体パッケージの製造方法
EP0343379A3 (en) Thin film package for mixed bonding of a chip

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121204

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20131206

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20141202

Year of fee payment: 12

EXPY Expiration of term