KR970053500A - 반도체 소자의 소자분리막 형성방법 - Google Patents

반도체 소자의 소자분리막 형성방법 Download PDF

Info

Publication number
KR970053500A
KR970053500A KR1019950069742A KR19950069742A KR970053500A KR 970053500 A KR970053500 A KR 970053500A KR 1019950069742 A KR1019950069742 A KR 1019950069742A KR 19950069742 A KR19950069742 A KR 19950069742A KR 970053500 A KR970053500 A KR 970053500A
Authority
KR
South Korea
Prior art keywords
device isolation
material layer
forming
layer
isolation region
Prior art date
Application number
KR1019950069742A
Other languages
English (en)
Other versions
KR100190010B1 (ko
Inventor
김창규
김재덕
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950069742A priority Critical patent/KR100190010B1/ko
Priority to JP18594696A priority patent/JP3676502B2/ja
Priority to US08/730,463 priority patent/US5866466A/en
Publication of KR970053500A publication Critical patent/KR970053500A/ko
Application granted granted Critical
Publication of KR100190010B1 publication Critical patent/KR100190010B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H01L21/76235—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls trench shape altered by a local oxidation of silicon process step, e.g. trench corner rounding by LOCOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

반도체 소자의 소자분리막 및 그 형성방법에 대해 기재되어 있다. 소자분리막 형성방법은, 반도체기판 상에 패드산화막 및 제1물질층을 적층하는 단계, 제1물질층 상에 제2물질층을 형성하는 단계, 제1소자분리 영역 및 제2소자분리 영역보다 넓은 제2소자분리 영역의 패드산화막이 노출되도록 제1 및 제2물질층들을 패터닝함으로써 제1 및 제2물질층으로 된 패턴을 형성하는 단계, 패턴이 형성되어 있는 반도체기판 전면에 스페이서층을 형성하는 단계, 스페이서층을 이방성식각함으로써 제1소자분리 영역에서는 패드산화막을 완전히 덮는 플럭층을 형성하고, 제2소자분리 영역에서는 패턴의 측벽을 덮는 스페이서를 형성하는 단계, 스페이서를 통하여 노출되는 반도체기판을 산화시킴으로써 제2소자분리 영역에 산화 레이저를 형성하는 단계, 플럭층, 스페이서 및 제2물질층을 제거하는 단계, 남은 제1물질층 및 산화 레이저를 식각마스크로 하여 노출된 반도체기판을 식각함으로써 트렌치를 형성하는 단계, 트렌치가 형성되어 있는 반도체기판 전면에 절연물질층을 형성하는 단계 및 절연물질층을 에치백함으로써 상기 제1소자분리 영역에는 제1소자분리막을 형성하고, 제2소자분리 영역에는 제2소자분리막을 형성하는 단계를 포함하는 것을 특징으로 한다. 따라서, 디슁 현상이 발생하지 않는다.

Description

반도체 소자의 소자분리막 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도 내지 제2D도는 본 발명의 방법에 의한 소자분리막 형성방법을 설명하기 위해 도시한 단면도들이다.
제3A도 내지 제3G도는 본 발명의 일 실시예에 의한 소자분리막 형성방법을 설명하기 위해 도시한 단면도들이다.

Claims (11)

  1. 제1소자분리 영역에 형성된 제1소자분리막과 상기 제1소자분리 영역보다 넓은 제1소자분리 영역에 형성된 제2소자분리막을 구비하는 반도체 소자에 있어서, 상기 제2소자분리막은, 상기 제2소자분리 영역의 중앙부를 둘러싸도록 형성된 트렌치 내에 매몰되고, 상기 제2소자분리 영역의 중앙부에 형성된 필드산화막을 덮는 모양으로 형성된 것을 특징으로 하는 반도체 소자의 소자분리막.
  2. 제1항에 있어서, 상기 제1 및 제2소자분리막은 화학기상중착방식으로 중착된 산화물로 형성되어 있는 것을 특징으로 하는 반도체 소자의 소자분리막.
  3. 반도체기판 상에 패드산화막 및 제1물질층을 적층하는 제1단계; 상기 제1물질층 상에 제2물질층을 형성하는 제2단계; 제1소자분리 영역 및 상기 제1소자분리 영역보다 넓은 제2소자분리 영역의 패드산화막이 노출되도록 상기 제1 및 제2물질층들을 패터닝함으로써 상기 제1 및 제2물질층으로 된 패턴을 형성하는 제3단계; 상기 패턴이 형성되어 있는 반도체기판 전면에 스페이서층을 형성하는 제4단계; 상기 스페이서층을 이방성식각함으로써 상기 제1소자분리영역에서는 패드산화막을 완전히 덮는 플럭층을 형성하고, 상기 제2소자분리 영역에서는 상기 패턴의 측벽을 덮는 스페이서를 형성하는 제5단계; 상기 스페이서를 통하여 노출되는 반도체기판을 산화시킴으로써 상기 제2소자분리 영역에 산화 레이저(raiser)를 형성하는 제6단계; 상기 플럭층, 스페이서 및 제2물질층을 제거하는 제7단계; 남은 상기 제1물질층 및 산화 레이저를 식각마스크로 하여 노출된 반도체기판을 식각함으로써 트렌치를 형성하는 제8단계; 상기 트렌치가 형성되어 있는 반도체기판 전면에 절연물질층을 형성하는 제9단계; 및 상기 절연물질층을 에치백함으로써 상기 제1소자분리 영역에는 제1소자분리막을 형성하고, 상기 제2소자분리 영역에는 제2소자분리막을 형성하는 제10단계를 포함하는 것을 특징으로 하는 반도체소자의 소자분리막 형성방법.
  4. 제3항에 있어서, 상기 제2물질층 및 스페이서층은 산화방지용 물질로 형성되는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  5. 제4항에 있어서, 상기 제2물질층과 스페이서층은 실리콘 나이트라이드로 형성되고, 상기 제1물질층은 옥시 실리콘 나이트라이드, 보론 나이트라이드, 알루미늄 및 텅스텐등 중 어느 하나로 형성되는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  6. 제3항에 있어서, 상기 제1단계 후, 상기 제1물질층 상에 제3물질층을 형성하는 단계를 더 포함하고, 상기 제3단계 후, 상기 패턴이 형성되어 있는 반도체기판 전면에 제4물질층을 형성하는 단계를 더 포함하고, 상기 제7단계 후, 제4물질층을 제거하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  7. 제6항에 있어서, 상기 제10단계 시, 상기 에치백은 상기 제1물질층의 표면이 노출될 때까지 진행되는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  8. 제6항에 있어서, 상기 제1물질층, 제2물질층 및 스페이서층은 실리콘 나이트라이드로 형성되고, 상기 제3 및 제4물질층은 산화물로 형성되는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  9. 반도체기판 상에 패드산화막, 제1물질층, 제2물질층, 제3물질층, 제4물질층 및 제5물질층을 차례대로 적층하는 제1단계; 제1소자분리 영역 및 상기 제1소자분리 영역보다 넓은 제2소자분리 영역의 패드산화막이 노출되도록 상기 제1 내지 제5물질층들을 패터닝함으로써 상기 제1 내지 제5물질층으로 된 패턴을 형성하는 제2단계; 상기 패턴이 형성되어 있는 반도체기판 전면에 제6물질층 및 스페이서층을 형성하는 제3단계; 상기 스페이서층을 이방성식각함으로써 상기 제1소자분리 영역에서는 패드산화막을 완전히 덮는 플럭층을 형성하고, 상기 제2소자분리 영역에서는 패턴의 측벽을 덮는 스페이서를 형성하는 제4단계; 상기 스페이서를 통하여 노출되는 반도체기판을 산화시킴으로써 상기 제2소자분리 영역에 산화 레이저(raiser
    )를 형성하는 제5단계; 상기 플럭층, 스페이서 및 제5물질층을 제거하는 제6단계; 상기 제1 내지 제4물질층 및 산화 레이저를 식각마스크로 하여 노출된 반도체기판을 식각함으로써 트렌치를 형성하는 제7단계; 상기 트렌치가 형성되어 있는 반도체기판 전면에 제1절연물질층을 형성한 후, 이를 이방성식각함으로써 상기 트렌치의 측벽에 스페이서 기둥들을 형성하는 제8단계; 노출된 상기 제3물질층을 제거하는 제9단계; 상기 제3물질층이 제거된 반도체기판 전면에 제2물질층을 형성하는 제10단계; 및 상기 제1물질층의 표면이 노출될 때까지 상기 제2절연물질층을 에치백함으로써 상기 제1소자분리 영역에는 제1소자분리막을 형성하고, 상기 제2소자분리 영역에는 제2소자분리막을 형성하는 제11단계를 포함하는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  10. 제9항에 있어서, 상기 제1, 3 및 5물질층과 스페이서층은 상기 제2, 4 및 6물질층에 대한 식각선택성이 좋은 물질로 형성되는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
  11. 제10항에 있어서, 상기 제1, 3 및 5물질층과 스페이서층은 실리콘 나이트라이드로 형성되고, 상기 제2, 4 및 6물질층은 산화물로 형성되는 것을 특징으로 하는 반도체 소자의 소자분리막 형성방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950069742A 1995-12-30 1995-12-30 반도체 소자의 소자분리막 형성방법 KR100190010B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950069742A KR100190010B1 (ko) 1995-12-30 1995-12-30 반도체 소자의 소자분리막 형성방법
JP18594696A JP3676502B2 (ja) 1995-12-30 1996-07-16 半導体素子の素子分離膜の形成方法
US08/730,463 US5866466A (en) 1995-12-30 1996-10-15 Methods of fabricating trench isolation regions with risers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950069742A KR100190010B1 (ko) 1995-12-30 1995-12-30 반도체 소자의 소자분리막 형성방법

Publications (2)

Publication Number Publication Date
KR970053500A true KR970053500A (ko) 1997-07-31
KR100190010B1 KR100190010B1 (ko) 1999-06-01

Family

ID=19448568

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950069742A KR100190010B1 (ko) 1995-12-30 1995-12-30 반도체 소자의 소자분리막 형성방법

Country Status (3)

Country Link
US (1) US5866466A (ko)
JP (1) JP3676502B2 (ko)
KR (1) KR100190010B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100418576B1 (ko) * 2001-06-30 2004-02-11 주식회사 하이닉스반도체 반도체 소자의 트렌치형 소자분리막 형성방법

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6090685A (en) * 1997-08-22 2000-07-18 Micron Technology Inc. Method of forming a LOCOS trench isolation structure
KR100252897B1 (ko) * 1998-01-10 2000-04-15 김영환 반도체 소자의 소자 격리층 형성 방법
US6054364A (en) * 1998-09-08 2000-04-25 Advanced Micro Devices Chemical mechanical polishing etch stop for trench isolation
US6187650B1 (en) * 1999-11-05 2001-02-13 Promos Tech., Inc. Method for improving global planarization uniformity of a silicon nitride layer used in the formation of trenches by using a sandwich stop layer
US6413836B1 (en) * 2000-09-20 2002-07-02 Vanguard International Semiconductor Corporation Method of making isolation trench
US6410403B1 (en) * 2000-11-02 2002-06-25 Promos Technologies, Inc. Method for planarizing a shallow trench isolation
US6756284B2 (en) * 2002-09-18 2004-06-29 Silicon Storage Technology, Inc. Method for forming a sublithographic opening in a semiconductor process
US6699772B1 (en) * 2002-09-18 2004-03-02 Gian Sharma Hybrid trench isolation technology for high voltage isolation using thin field oxide in a semiconductor process
KR100480625B1 (ko) * 2002-10-24 2005-03-31 삼성전자주식회사 트렌치 소자분리막 형성방법 및 그 소자분리막을 구비하는반도체 소자
KR100450392B1 (ko) * 2002-11-27 2004-09-30 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
JP2006261220A (ja) * 2005-03-15 2006-09-28 Nec Electronics Corp 半導体装置及びその製造方法
US8168000B2 (en) * 2005-06-15 2012-05-01 International Rectifier Corporation III-nitride semiconductor device fabrication
KR101487370B1 (ko) * 2008-07-07 2015-01-30 삼성전자주식회사 마스크 레이아웃의 형성 방법 및 마스크 레이 아웃

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1200725B (it) * 1985-08-28 1989-01-27 Sgs Microelettronica Spa Struttura di isolamento in dispositivi mos e procedimento di preparazione della stessa
US5004703A (en) * 1989-07-21 1991-04-02 Motorola Multiple trench semiconductor structure method
JP2641781B2 (ja) * 1990-02-23 1997-08-20 シャープ株式会社 半導体素子分離領域の形成方法
US5120675A (en) * 1990-06-01 1992-06-09 Texas Instruments Incorporated Method for forming a trench within a semiconductor layer of material
KR960008518B1 (en) * 1991-10-02 1996-06-26 Samsung Electronics Co Ltd Manufacturing method and apparatus of semiconductor device
JP2608513B2 (ja) * 1991-10-02 1997-05-07 三星電子株式会社 半導体装置の製造方法
JPH05206263A (ja) * 1992-01-29 1993-08-13 Sharp Corp 半導体装置の製造方法
KR960004443B1 (ko) * 1992-03-19 1996-04-03 삼성전자주식회사 커패시터를 갖는 반도체 장치 및 그 제조방법
US5292689A (en) * 1992-09-04 1994-03-08 International Business Machines Corporation Method for planarizing semiconductor structure using subminimum features
US5356513A (en) * 1993-04-22 1994-10-18 International Business Machines Corporation Polishstop planarization method and structure
KR960005556B1 (ko) * 1993-04-24 1996-04-26 삼성전자주식회사 반도체장치의 소자분리방법
US5362669A (en) * 1993-06-24 1994-11-08 Northern Telecom Limited Method of making integrated circuits
US5346584A (en) * 1993-07-28 1994-09-13 Digital Equipment Corporation Planarization process for IC trench isolation using oxidized polysilicon filler
US5494857A (en) * 1993-07-28 1996-02-27 Digital Equipment Corporation Chemical mechanical planarization of shallow trenches in semiconductor substrates
US5372968A (en) * 1993-09-27 1994-12-13 United Microelectronics Corporation Planarized local oxidation by trench-around technology
US5385861A (en) * 1994-03-15 1995-01-31 National Semiconductor Corporation Planarized trench and field oxide and poly isolation scheme
US5492858A (en) * 1994-04-20 1996-02-20 Digital Equipment Corporation Shallow trench isolation process for high aspect ratio trenches

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100418576B1 (ko) * 2001-06-30 2004-02-11 주식회사 하이닉스반도체 반도체 소자의 트렌치형 소자분리막 형성방법

Also Published As

Publication number Publication date
US5866466A (en) 1999-02-02
JP3676502B2 (ja) 2005-07-27
JPH09191047A (ja) 1997-07-22
KR100190010B1 (ko) 1999-06-01

Similar Documents

Publication Publication Date Title
KR970060447A (ko) 반도체 소자의 아이솔레이션 방법
KR970072297A (ko) 반도체 장치의 소자분리막 형성 방법
KR970053500A (ko) 반도체 소자의 소자분리막 형성방법
TW256941B (en) Simple planarized trench isolation and field oxide formation using poly-silicon
KR970013074A (ko) 반도체장치의 평탄화방법 및 이를 이용한 소자분리방법
JPH06295953A (ja) 半導体装置の製造方法
KR970053384A (ko) 반도체장치의 소자분리 영역 형성방법
KR950010018A (ko) 절연재로 채워진 홈에 의해 형성되는 필드 절연영역을 갖는 반도체 몸체를 포함한 반도체 장치 제조방법
KR960012359A (ko) 실리콘 질화물의 에칭 방법
JPH10116893A (ja) 半導体装置及び素子分離膜形成方法
KR970077486A (ko) 반도체 장치의 트렌치 소자 분리 방법
KR980006363A (ko) 반도체 장치 및 그 제조방법
KR980006066A (ko) 반도체 장치의 소자 분리막 형성방법
KR970023993A (ko) 반도체 장치의 소자 분리 방법
KR970053396A (ko) 고집적 반도체 소자의 소자분리 산화막 제조방법
KR980012486A (ko) 반도체 소자의 커패시터 제조 방법
KR20010058429A (ko) 반도체소자의 격리영역 형성방법
KR970077484A (ko) 반도체장치의 소자분리막 형성방법
KR100225945B1 (ko) 반도체 소자의 소자분리막 형성방법
KR970023825A (ko) 스페이서 필라를 이용한 반도체장치의 평탄화 방법
KR970077773A (ko) 반도체장치의 트렌치 소자분리방법
KR970067768A (ko) 반도체 소자 격리 제조방법
KR970060450A (ko) 트렌치를 이용한 반도체 소자의 분리 방법
KR20040001457A (ko) 반도체소자의 소자분리방법
KR940002996A (ko) 반도체장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090102

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee