KR970049452A - 자리이동-가산기(shift-adder)를 이용한 필터링계수구현방법 - Google Patents
자리이동-가산기(shift-adder)를 이용한 필터링계수구현방법 Download PDFInfo
- Publication number
- KR970049452A KR970049452A KR1019950068697A KR19950068697A KR970049452A KR 970049452 A KR970049452 A KR 970049452A KR 1019950068697 A KR1019950068697 A KR 1019950068697A KR 19950068697 A KR19950068697 A KR 19950068697A KR 970049452 A KR970049452 A KR 970049452A
- Authority
- KR
- South Korea
- Prior art keywords
- bit
- data
- filtering coefficient
- adder
- shift
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/50—Adding; Subtracting
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computing Systems (AREA)
- Mathematical Optimization (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
본 발명은 자리이동-가산기를 이용하여 전송되는 신호의 필터링계수를 구하는 방법에 관한 것으로, 자라이동-가산기(shift-adder)를 이용한 필터링 계수구현방법에 관한 것이다. 따라서, 본 발명은 자리이동-가산기를 이용하여 임의의 필터링계수 k를 구하는데 있어서, 가산기의 연산이 필요하지 않는 부분의 데이타는 그대로 출력으로 전달하고, 필요한 부분만을 연산을 하여 출력함으로써 연산속도를 단축하고, 하드웨어의 크기를 줄일 수 있는 잇점을 제공한다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 바람직한 일 실시예에 따른 자리이동-가산기를 이용한 필터링계수 구현장치의 구성도,
제3도는 본 발명의 다른 실시예를 설명하기 위한 자리이동-가산기를 이용한 계수구현장치의 구성도.
Claims (4)
- 부호값이 포함된 N비트의 입력데이타의 필터링계수를 k를 구하여 M비트의 데이타를 출력하는 방법에 있어서, 상기 필터링계수 k를 1/2N(N=0,1,2,…)의 두수의 합으로 표현가능하게 분해하는 필터링계수분해단계; 상기 입력되는 N비트의 데이타중 연산이 불필요한 n자리비트부분을 판단하는 자리판단단계;및 상기 연산이 불필요한 n자리비트의 데이타는 그대로 M비트의 해당 자리비트로 전달하고, 연산이 필요한 데이타는 부분만을 소정 비트 자리이동하여 제1가산데이타 및 제2가산데이타를 구성하여 연산을 하는 연산단계를 포함하는 자리이동-가산기를 이용한 필터링계수구현방법.
- 제1항에 있어서, 상기 자리판단단계는 상기 입력비트의 사인비트와 상기 필터링계수분해단계에서 1/2N으로 표현되는 두수를 비교하여 작은 수의 마지막비트는 덧셈연산이 불필요한 n자리비트로 판단하는 것을 특징으로 하는 자리이동-가산기를 이용한 필터링계수구현방법.
- 제1항에 있어서, 상기 연산단계는 상기 사인비트 다음자리의 비트의 연산결과는 그 다음비트의 연산결과에서 발생된 캐리값을 적용하는 것을 특징으로 하는 자리이동-가산기를 이용한 필터링계수구현방법.
- 제1항에 있어서, 상기 연산단계는 상기 입력신호를 소정 비트 자리이동하여 제1가산데이타 및 제2가산데이타를 구성할 때, 자리이동을 함으로써 발생하는 데이타가 없는 상위 소정 비트자리는 상기 입력되는 신호의 부호값으로 채우는 것을 특징으로 하는 자리이동-가산기를 이용한 필터링계수구현방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950068697A KR100270814B1 (ko) | 1995-12-30 | 1995-12-30 | 자리이동-가산기를 이용한 필터링계수구현방법 및 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950068697A KR100270814B1 (ko) | 1995-12-30 | 1995-12-30 | 자리이동-가산기를 이용한 필터링계수구현방법 및 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970049452A true KR970049452A (ko) | 1997-07-29 |
| KR100270814B1 KR100270814B1 (ko) | 2000-11-01 |
Family
ID=19448196
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950068697A KR100270814B1 (ko) | 1995-12-30 | 1995-12-30 | 자리이동-가산기를 이용한 필터링계수구현방법 및 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100270814B1 (ko) |
-
1995
- 1995-12-30 KR KR1019950068697A patent/KR100270814B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR100270814B1 (ko) | 2000-11-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910003504A (ko) | 디지탈 신호 처리 회로 | |
| KR920006843A (ko) | 반도체 연산장치 | |
| KR970049452A (ko) | 자리이동-가산기(shift-adder)를 이용한 필터링계수구현방법 | |
| KR970057913A (ko) | Mpeg-2 복호화기의 역양자화기 | |
| KR960028475A (ko) | 다수의 부호책을 갖는 피티에스 벡터양자화 부호기 | |
| JP2838326B2 (ja) | ディジタル乗算器 | |
| JP3097081B2 (ja) | 段数可変ｍ系列符号発生器 | |
| JP3106525B2 (ja) | 加算方式及びその回路 | |
| KR970059919A (ko) | 나머지 계산방법 및 회로 | |
| EP0649093B1 (en) | Logic gate testing | |
| KR940009866A (ko) | 그룹 트리 구조 알고리즘(GTSM; Group Tree Structure Method)을 적용한 고속 승산기 | |
| KR970049437A (ko) | 계수비트 가변형 3x3 매트릭스 | |
| KR970050868A (ko) | 병렬 crc 디코더 | |
| KR940010793A (ko) | 동작 추정처리의 입력 데이타 제어회로 | |
| KR900015474A (ko) | 디지탈 데이타 팽창 방법 및 데이타 팽창 회로 | |
| KR960027643A (ko) | 가변율 클락 발생 장치 및 방법 | |
| KR970022702A (ko) | 병렬 사이클릭 리던던시 체크(crc) 엔코더 | |
| KR920009074A (ko) | 퍼스널 컴퓨터를 이용한 n비트 디지탈 펄스 발생장치 | |
| KR960028472A (ko) | 피티에스 벡터양자화 부호기의 코드발생기 | |
| JPH09213081A (ja) | データの書き込み又は読み出し方法、及び、書き込み又 は読み出し装置 | |
| KR970029029A (ko) | 마이크로 프로세서의 어드레스단자 축소 장치 및 방법 | |
| KR980004038A (ko) | 멀티 비트의 crc 연산 방법 | |
| KR970009383A (ko) | 갈로아 필드 곱셈기를 이용한 리드-솔로몬 디코더 | |
| JPH0713743A (ja) | 乗算器 | |
| KR920013942A (ko) | 코드 발생 및 데이타 멀티플렉싱 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| AMND | Amendment | ||
| J201 | Request for trial against refusal decision | ||
| B601 | Maintenance of original decision after re-examination before a trial | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 19990128 Effective date: 20000330 |
|
| S901 | Examination by remand of revocation | ||
| GRNO | Decision to grant (after opposition) | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080731 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |