KR970030571A - 게이트 형성을 위한 식각 공정의 데미지(Damage) 측정방법 - Google Patents
게이트 형성을 위한 식각 공정의 데미지(Damage) 측정방법 Download PDFInfo
- Publication number
- KR970030571A KR970030571A KR1019950043119A KR19950043119A KR970030571A KR 970030571 A KR970030571 A KR 970030571A KR 1019950043119 A KR1019950043119 A KR 1019950043119A KR 19950043119 A KR19950043119 A KR 19950043119A KR 970030571 A KR970030571 A KR 970030571A
- Authority
- KR
- South Korea
- Prior art keywords
- etching process
- gate
- material layer
- layer
- forming material
- Prior art date
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 반도체 기판 상에 게이트 절연막을 개재하여 형성된 게이트 형성 물질층을 식각하여 게이트 영역 외의 부분을 제거하는, 게이트 형성을 위한 식각 공정을 진행한 후, 식각 공정의 데미지(Damage)를 측정방법으로써, 식각 공정 후의 게이트 형성물질층의 측면에 노출된 게이트 절연막과 게이트 형성물질층을 덮는 전도층을 형성하고, 전도층과 반도체 기판 사이의 전류 및 전압 특성을 이용하여 식각 공정의 데미지를 측정하는 단계를 포함하여 이루어진다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명에 따른 일실시예를 설명하기 위해 도시한 반도체 소자의 일부 단면도.
Claims (2)
- 반도체 기판 상에 게이트 절연막을 개재하여 형성된 게이트 형성물질층을 식각하여 게이트 영역 외의 부분을 제거하는, 게이트 형성을 위한 식각 공정을 진행한 후, 상기 식각 공정의 데미지(Damage)를 측정방법으로써, 상기 식각 공정후의 게이트 형성물질층의 측면에 노출된 게이트 절연막과 게이트 형성물질층을 덮는 전도층을 형성하고, 상기 전도층과 상기 반도체 기판 사이의 전류 및 전압 특성을 이용하여 상기 식각 공정의 데미지를 측정하는 단계를 포함하여 이루어진 방법.
- 제1항에 있어서, 상기 게이트 형성물질층은 도핑된 폴리실리콘과 실리사이드층을 포함하는 층인 것이 특징인 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950043119A KR970030571A (ko) | 1995-11-23 | 1995-11-23 | 게이트 형성을 위한 식각 공정의 데미지(Damage) 측정방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019950043119A KR970030571A (ko) | 1995-11-23 | 1995-11-23 | 게이트 형성을 위한 식각 공정의 데미지(Damage) 측정방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR970030571A true KR970030571A (ko) | 1997-06-26 |
Family
ID=66588445
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019950043119A KR970030571A (ko) | 1995-11-23 | 1995-11-23 | 게이트 형성을 위한 식각 공정의 데미지(Damage) 측정방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR970030571A (ko) |
-
1995
- 1995-11-23 KR KR1019950043119A patent/KR970030571A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960043238A (ko) | 리세스 채널 구조를 갖는 반도체 소자 및 그의 제조방법 | |
| KR970060510A (ko) | 반도체 장치 및 그 제조 방법 | |
| KR960024604A (ko) | 이중 채널 박막트랜지스터 및 그 제조방법 | |
| KR950001901A (ko) | 콘택홀 제조방법 | |
| KR940022839A (ko) | 반도체 장치 및 그 제조방법 | |
| KR970030571A (ko) | 게이트 형성을 위한 식각 공정의 데미지(Damage) 측정방법 | |
| KR970054431A (ko) | 모스 트랜지스터 및 그 제조방법 | |
| KR960002696A (ko) | 박막트랜지스터 제조 방법 | |
| KR970052377A (ko) | 반도체 소자 제조 방법 | |
| KR980006427A (ko) | 반도체 소자의 제조방법 | |
| KR970003479A (ko) | 반도체 장치의 매복접촉 형성방법 | |
| KR980005439A (ko) | 반도체 장치의 콘택 형성 방법 | |
| KR970018704A (ko) | 수직구조의 mos트랜지스터를 갖는 반도체장치 및 그 제조방법 | |
| KR950021781A (ko) | 반도체 소자의 게이트 측벽 스페이서 형성 방법 | |
| KR970030498A (ko) | 반도체장치의 제조방법 | |
| KR960002560A (ko) | 반도체소자의 콘택 제조방법 | |
| KR920007217A (ko) | 마스크롬 및 그 제조방법 | |
| KR970052367A (ko) | 반도체 장치의 콘택홀 형성방법 | |
| KR960039397A (ko) | 마스크롬 셀 제조방법 | |
| KR900005563A (ko) | 반도체 장치의 제조방법 | |
| KR960039378A (ko) | 반도체 메모리장치의 커패시터 제조방법 | |
| KR960036058A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR920010827A (ko) | 반도체 장치의 소자격리 방법 | |
| KR970053985A (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR930003382A (ko) | 반도체 메모리 소자의 커패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| B601 | Maintenance of original decision after re-examination before a trial | ||
| J301 | Trial decision |
Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 19990107 Effective date: 19991029 |