KR970029740A - 고전위 발생기 - Google Patents

고전위 발생기

Info

Publication number
KR970029740A
KR970029740A KR1019950039156A KR19950039156A KR970029740A KR 970029740 A KR970029740 A KR 970029740A KR 1019950039156 A KR1019950039156 A KR 1019950039156A KR 19950039156 A KR19950039156 A KR 19950039156A KR 970029740 A KR970029740 A KR 970029740A
Authority
KR
South Korea
Prior art keywords
node
gate
voltage
high potential
signal
Prior art date
Application number
KR1019950039156A
Other languages
English (en)
Other versions
KR0179551B1 (ko
Inventor
박진호
정동식
Original Assignee
김주용
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업 주식회사 filed Critical 김주용
Priority to KR1019950039156A priority Critical patent/KR0179551B1/ko
Priority to TW085113400A priority patent/TW434566B/zh
Priority to US08/742,682 priority patent/US5754418A/en
Priority to JP29213496A priority patent/JP3311612B2/ja
Priority to GB9622829A priority patent/GB2306719B/en
Publication of KR970029740A publication Critical patent/KR970029740A/ko
Application granted granted Critical
Publication of KR0179551B1 publication Critical patent/KR0179551B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 반도체 기억장치의 고전위 발생기에 관한 것으로, 외부전원과 내부전원을 사용하는 디바이스에서 동작전압구간내에서는 전하펌프회로를 동작시키지 않고 상기 외부전압으로 하여금 직접 고전위를 공급하도록 하고, 그외의 전압구간에서는 상기 전하펌프회로에서 생성된 고전위를 사용함으로써 파워소모를 줄이게 하였다.

Description

고전위 발생기
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 제1실시예에 따른 고전위 발생기의 블럭도.
제3도는 제2도에 도시된 동작전압 검출부의 회로도.
제4도는 제2도에 도시된 번-인 테스트 전압 검출부의 회로도.
제5도는 제2도에 도시된 검출기 드라이버부의 회로도.

Claims (14)

  1. 고전위(Vpp) 전압레벨을 감지한 신호를 링 오실레이터부로 출력하는 고전위 검출수단과, 파워-업 신호가 액티브될 때 전위레벨을 감지한 상기 고전위 검출수단의 출력 신호에 의해 펄스 신호를 발생하는 링 오실레이터와, 상기 링 오실레이터로부터의 펄스 신호에 의해 고전위 펌프 수단의 전하 펌핑 동작을 제어하기 위한 펌프 제어수단과, 상기 펌프 제어수단으로부터 출력된 신호에 의하여 출력단자로 전하를 펌핑시켜 주기 위한 고전위 펌프 수단을 포함하는 반도체 기억창치의 고전위 발생기에 있어서, 외부전압(Vext)이 동작전압구간내에 진입하는 것을 감지한 신호를 출력하는 동작전압 검출수단과, 상기 외부전압이 동작전압구간 이상일때 이를 감지한 신호를 출력하는 번-인 테스트 전압 검출수단과, 상기 외부전압을 상기 출력단자로 전달시켜 주는 스위치 수단과, 상기 동작전압 검출수단 및 번-인 테스트 전압 검출수단으로부터의 출력신호에 따라 상기 고전위검출수단 또는 스위치 수단을 선택하여 동작시키는 검출기 드라이버 수단을 구비하는 것을 특징으로 하는 고전위 발생기.
  2. 제1항에 있어서, 상기 동작전압 검출수단은, 외부전압(Vext) 및 노드(N1) 사이에 접속되며 게이트가 전원전압(Vcc)에 연결된 PMOS트랜지스터(MP1)와, 전원전압 및 노드(N2) 사이에 접속되며 게이트가 접지전압에 연결된 PMOS트랜지스터(MP2)와, 상기 노드(N1,N2) 및 접지전압(Vss) 사이에 각각 접속되며 게이트가 공통으로 상기 노드(N1)에 연결된 NMOS트랜지스터(MN1,MN2)와, 상기 노드(N2) 및 츨력노드(N3) 사이에 짝수 개로 접속된 인버터로 구성됨을 특징으로 하는 고전위 발생기.
  3. 제2항에 있어서, 상기 인버터는 적어도 한개 이상의 홀수 개로 구성된 것을 특징으로 하는 고전위 밭생기.
  4. 제1항에 있어서, 상기 번-인 테스트 전압 검출수단은, 외부전압(Vext) 및 노드(N4) 사이에 접속되며 게이트가 전원전압에 연결된 PMOS트랜지스터(MP3)와, 전원전압 및 노드(N5) 사이에 접속되며 게이트가 접지전압에 연결된 PMOS트랜지스터(MP4)와, 상기 노드(N4,N5) 및 접지전압 사이에 각각 접속되며 게이트가 상기 노드(N4)에 공통으로 연결된 NMOS트랜지스터(MN3,MN4)와, 상기 노드(N5) 및 출력노드(N6) 사이에 적어도 한개 이상의 홀수 개로 접속된 인버터로 구성된 것을 특징으로 하는 고전위 발생기.
  5. 제4항에 있어서, 상기 인버터는 짝수 개로 구성된 것을 특징으로 하는 고전위 발생기.
  6. 제1항에 있어서, 상기 스위치 수단은, 상기 검출기 드라이버 수단으로부터의 출력신호(detecter)를 입력하는 노드(N9)와, 상기 노드(N9) 및 노드(N10) 사이에 접속된 인버터(G2)와, 전원전압 및 노드(N11) 사이에 접속되며 게이트가 노드(N12)에 연결된 PMOS트랜지스터(MP5)와, 전원전압 및 노드(N12) 사이에 접속되며 게이트가 상기 노드(N11)에 연결된 PMOS트랜지스터(MP6)와, 상기 노드(N11) 및 접지전압 사이에 접속되며 게이트가 상기 노드(N10)에 연결된 NMOS트랜지스터(MN5)와, 상기 노드(N12) 및 접지전압 사이에 접속되며 게이트에 상기 노드(N10)의 전위가 반전된 신호를 입력하는 NMOS트랜지스터(MN6)와, 전원전압 및 노드(N13) 사이에 접속되며 게이트가 상기 노드(N12)에 연결된 PMOS트랜지스터(MP7)와, 상기 노드(N13) 및 접지전압 사이에 접속되며 게이트가 상기 노드(N12)에 연결된 NMOS트랜지스터(MN7)와, 고전위(Vpp) 및 노드(N14) 사이에 접속되며 게이트에 상기 노드(N9)가 연결된 PMOS트랜지스터(MP8)와, 상기 노드(N14) 및 외부전압(Vext) 사이에 접속되며 게이트가 상기 노드(N13)에 연결된 PMOS트랜지스터(MP9)로 구성된 것을 특징으로 하는 고전위 발생기.
  7. 제1항에 있어서, 상기 검출기 드라이버 수단은, 상기 동작전압 검출부(22) 및 번-인 테스트 전압 검출부(23)로부터의 출력신호(N3,N6)를 입력으로 하여 NOR연산한 값을 노드(N7)로 출력하는 NOR게이트(G1)와, 상기 노드(N7) 및 출력노드(N8) 사이에 적어도 한개 이상의 홀수 개로 접속된 인버터로 구성된 것을 특징으로 하는 고전위 발생기.
  8. 제7항에 있어서, 상기 검출기 드라이버 수단은, 상기 NOR게이트(G1) 대신에 NAND게이트를 사용하고, 상기 인버터는 짝수 개로 구성된 것을 특징으로 하는 고전위 발생기.
  9. 제1항에 있어서, 상기 고전위 검출수단은, 상기 외부전압(Vext) 및 노드(N15) 사이에 접속되며 게이트에 전원전압이 인가되는 PMOS트랜지스터(MP10)와, 전원전압 및 노드(N17) 사이에 접속되며 게이트가 접지전압에 연결된 PMOS트랜지스터(MP11)와, 상기 노드(N15,N17) 및 노드(N16,N19) 사이에 각각 접속되며 게이트가 공통으로 상기 노드(N15)에 연결된 NMOS프랜지스터(MN18,MN19)와, 상기 노드(N16,N19) 및 접지전압 사이에 접속되며 게이트에 상기 검출기 드라이버 수단으로부터의 출력신호(detecter)가 인가되는 NMOS트랜지스터(MN10, MN11)와, 상기 노드(N17) 및 출력노드(N18) 사이에 접속된 짝수 개의 인버터로 구성된 것을 특징으로 하는 고전위 발생기.
  10. 제1항에 있어서, 상기 고전위 검출 수단은, 상기 외부전압(Vext) 및 노드(N21) 사이에 접속되며 게이트에 전원전압이 인가되는 PMOS트랜지스터(MP12)와, 전원전압 및 노드(N22) 사이에 접속되며 게이트가 접지전압에 연결된 PMOS트랜지스터(MP13)와, 상기 노드(N21,N22) 및 노드(N24) 사이에 접속되며 게이트가 공통으로 상기 노드(N21)에 연결된 NMOS트랜지스터(MN12,MNl3)와, 상기 노드(N24) 및 접지전압 사이에 접속되며 게이트에 상기 검출기 드라이버부(24)의 출력신호(detecter)가 인가되는 NMOS트랜지스터(MN4)와, 상기 노드(N22) 및 출력노드(N23) 사이에 짝수 개로 접속된 인버터로 구성된 것을 특징으로 하는 고전위 발생기.
  11. 고전위(Vpp) 전압레벨을 감지한 신호를 링 오실레이터로 출력하는 고전위 검출수단과, 파워-업 신호가 액티브될 때 전위레벨을 감지한 상기 고전위 검출수단의 출력 신호에 의해 펄스 신호를 발생하는 링 오실레이터와, 상기 링 오실레이터로부터의 펄스 신호에 의해 고전위 펌프 수단의 전하 펌핑 동작을 제어하기 위한 펌프 제어수단과, 상기 펌프 제어수단으로부터 출력된 신호에 의하여 출력단자로 전하를 펌핑시켜 주기위한 고전위 펌프 수단을 포함하는 반도체 기억장치의 고전위 발생기에 있어서, 외부전압(Vext)이 동작전압구간내에 진입하는 것을 감지한 신호를 출력하는 번-인 테스트 전압 검출수단과, 상기 외부전압을 상기 출력단자로 전달시켜주는 스위치 수단과, 상기 동작전압 검출수단 및 번-인 테스트 전압 검출수단으로부터의 출력신호에 따라 상기 링 오실레이터 또는 스위치 수단을 선택하여 동작시키는 오실레이터 드라이버 수단을 구비하는 것을 특징으로 하는 고전위 발생기.
  12. 제11항에 있어서, 상기 스위치 수단은, 상기 오실레이터 드라이버 수단으로부터의 출력신호(in)를 입력하는 노드(N33)와, 전원전압 및 노드(N34) 사이에 접속되며 게이트가 노드(N35)에 연결된 PMOS트랜지스터(MP18)와, 상기 전원전압 및 노드(N35) 사이에 접속되며 게이트가 상기 노드(N34)에 연결된 PMOS트랜지스터(MP19)와, 상기 노드(N34) 및 접지전압 사이에 접속되며 게이트가 상기 노드(N33)에 연결된 NMOS트랜지스터(MNl9)와, 상기 노드(N35) 및 접지전압 사이에 접속되며 게이트에 상기 노드(N33)의 전위가 반진된 신호를 입력하는 NMOS트랜지스터(MN20)와, 전원전압 및 노드(N36) 사이에 접속되며 게이트가 상기 노드(N35)에 연결된 PMOS트랜지스터(MP20)와, 상기 노드(N36) 및 접지전압사이에 접속되며 게이트가 상기 노드(N35)에 연결된 NMOS트랜지스터(MN21)와, 고전위(Vpp) 및 노드(N37) 사이에 접속되며 게이트에 상기 노드(N33)의 전위가 반전된 신호를 입력하는 PMOS트랜지스터(MP21)와, 상기 노드(N37) 및 외부전압(Vext) 사이에 접속되며 게이트가 상기 노드(N36)에 연결된 PMOS트랜지스터(MP22)로 구성된 것을 특징으로 하는 고전위 발생기.
  13. 제11항에 있어서, 상기 오실레이터 드라이버 수단은, 상기 동작전압 검출수단 및 번-인 테스트 전압검출수단으로터의 츨력신호(N27,N30)를 입력으로 하여 NAND연산한 값을 노드(N31)로 출력하는 MOR게이트(G4)와, 상기 노드(N31) 및 출력노드(N32) 사이에 적어도 한개 이상의 홀수 개로 접속된 인버터로 구성된 것을 특징으로 하는 고전위 발생기.
  14. 제11항에 있어서, 상기 링 오실레이터는, 상기 오실레이터 드라이버 수단으로부터의 출력신호(N32)와 상기 고전위 검출수단으로부터의 출력신호(ose_in) 및 노드(N39)를 입력으로 하여 NOR연산한 값을 노드(N40)으로 출력하는 NOR게이트(G7)와, 상기 노드(N40) 및 노드(N39) 사이에 홀수 개로 접속된 인버터와, 상기 노드(N40) 및 제1출력노드(N41) 사이에 접속된 인버터(G8)와, 상기 제1출력노드(N41) 및 제2출력노드(N42) 사이에 접속된 인버터(G9)로 구성된 것을 특징으로 하는 고전위 발생기.
    ※ 참고사항:최초출원 내용에 의하여 공개하는 것임.
KR1019950039156A 1995-11-01 1995-11-01 고전위 발생기 KR0179551B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019950039156A KR0179551B1 (ko) 1995-11-01 1995-11-01 고전위 발생기
TW085113400A TW434566B (en) 1995-11-01 1996-10-30 High voltage generation circuit for semiconductor memory device
US08/742,682 US5754418A (en) 1995-11-01 1996-10-31 High voltage generation circuit for semiconductor memory device
JP29213496A JP3311612B2 (ja) 1995-11-01 1996-11-01 高電位発生器
GB9622829A GB2306719B (en) 1995-11-01 1996-11-01 High voltage generation circuit for semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950039156A KR0179551B1 (ko) 1995-11-01 1995-11-01 고전위 발생기

Publications (2)

Publication Number Publication Date
KR970029740A true KR970029740A (ko) 1997-06-26
KR0179551B1 KR0179551B1 (ko) 1999-04-15

Family

ID=19432601

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950039156A KR0179551B1 (ko) 1995-11-01 1995-11-01 고전위 발생기

Country Status (5)

Country Link
US (1) US5754418A (ko)
JP (1) JP3311612B2 (ko)
KR (1) KR0179551B1 (ko)
GB (1) GB2306719B (ko)
TW (1) TW434566B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100457160B1 (ko) * 2002-03-25 2004-11-16 주식회사 하이닉스반도체 반도체 메모리 테스트 장치
KR100530868B1 (ko) * 1997-07-31 2006-02-09 삼성전자주식회사 내부 전원 전압 발생 회로들을 갖는 반도체 장치
KR100596856B1 (ko) * 1999-12-30 2006-07-04 주식회사 하이닉스반도체 전하 펌프 회로

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6215708B1 (en) 1998-09-30 2001-04-10 Integrated Device Technology, Inc. Charge pump for improving memory cell low VCC performance without increasing gate oxide thickness
KR100550637B1 (ko) 2000-12-30 2006-02-10 주식회사 하이닉스반도체 저전압 감지기를 내장한 고전압 검출기
KR100470997B1 (ko) * 2002-04-26 2005-03-10 삼성전자주식회사 웨이퍼 번인 테스트에 사용하기 적합한 전압 발생기제어방법 및 전압 발생기의 동작제어를 위한 제어회로를갖는 반도체 메모리 장치
JP4274786B2 (ja) * 2002-12-12 2009-06-10 パナソニック株式会社 電圧発生回路
JP2004227710A (ja) * 2003-01-24 2004-08-12 Renesas Technology Corp 半導体記憶装置
KR100586545B1 (ko) * 2004-02-04 2006-06-07 주식회사 하이닉스반도체 반도체 메모리 장치의 오실레이터용 전원공급회로 및 이를이용한 전압펌핑장치
KR100633329B1 (ko) * 2004-05-06 2006-10-12 주식회사 하이닉스반도체 반도체 소자의 승압전압 생성회로
KR100796782B1 (ko) * 2005-12-13 2008-01-22 삼성전자주식회사 반도체 메모리 장치의 승압전압 발생회로 및 승압전압발생방법
US7639540B2 (en) * 2007-02-16 2009-12-29 Mosaid Technologies Incorporated Non-volatile semiconductor memory having multiple external power supplies
CN101577266B (zh) * 2008-05-08 2012-01-25 台湾积体电路制造股份有限公司 等离子体损伤的检测测试结构及评估方法
US9159378B2 (en) * 2010-12-13 2015-10-13 Broadcom Corporation Performance monitor with memory ring oscillator
US9105321B1 (en) * 2014-06-06 2015-08-11 Winbond Electronics Corp. Memory device and driving circuit adopted by the memory device
TWI502605B (zh) * 2014-11-13 2015-10-01 Winbond Electronics Corp 記憶裝置和適用於記憶裝置之驅動電路

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4638464A (en) * 1983-11-14 1987-01-20 International Business Machines Corp. Charge pump system for non-volatile ram
JPS62134894A (ja) * 1985-12-06 1987-06-17 Mitsubishi Electric Corp 半導体記憶装置
US5063304A (en) * 1990-04-27 1991-11-05 Texas Instruments Incorporated Integrated circuit with improved on-chip power supply control
JP3243249B2 (ja) * 1990-11-28 2002-01-07 シャープ株式会社 半導体記憶装置
US5424629A (en) * 1991-04-11 1995-06-13 Matsushita Electric Industrial Co., Ltd. Power circuit for a semiconductor apparatus
KR930008886B1 (ko) * 1991-08-19 1993-09-16 삼성전자 주식회사 전기적으로 프로그램 할 수 있는 내부전원 발생회로
KR940008286B1 (ko) * 1991-08-19 1994-09-09 삼성전자 주식회사 내부전원발생회로
JPH05151773A (ja) * 1991-11-29 1993-06-18 Mitsubishi Electric Corp ダイナミツク型半導体記憶装置
JP2838344B2 (ja) * 1992-10-28 1998-12-16 三菱電機株式会社 半導体装置
JP3147991B2 (ja) * 1992-05-25 2001-03-19 株式会社東芝 半導体記憶装置
KR950003014B1 (ko) * 1992-07-31 1995-03-29 삼성전자 주식회사 반도체 메모리 장치의 번-인 테스트회로 및 번-인 테스트방법
KR960005387Y1 (ko) * 1992-09-24 1996-06-28 문정환 반도체 메모리의 번 인 테스트(Burn-In Test) 장치
FR2696598B1 (fr) * 1992-10-01 1994-11-04 Sgs Thomson Microelectronics Circuit élévateur de tension de type pompe de charge avec oscillateur bootstrapé.
US5530640A (en) * 1992-10-13 1996-06-25 Mitsubishi Denki Kabushiki Kaisha IC substrate and boosted voltage generation circuits
KR960000837B1 (ko) * 1992-12-02 1996-01-13 삼성전자주식회사 반도체 메모리장치
JP3420606B2 (ja) * 1993-03-15 2003-06-30 株式会社東芝 高電圧発生装置
US5430402A (en) * 1993-09-10 1995-07-04 Intel Corporation Method and apparatus for providing selectable sources of voltage
JP3207745B2 (ja) * 1995-03-31 2001-09-10 東芝マイクロエレクトロニクス株式会社 コンパレータ回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100530868B1 (ko) * 1997-07-31 2006-02-09 삼성전자주식회사 내부 전원 전압 발생 회로들을 갖는 반도체 장치
KR100596856B1 (ko) * 1999-12-30 2006-07-04 주식회사 하이닉스반도체 전하 펌프 회로
KR100457160B1 (ko) * 2002-03-25 2004-11-16 주식회사 하이닉스반도체 반도체 메모리 테스트 장치

Also Published As

Publication number Publication date
TW434566B (en) 2001-05-16
GB2306719A (en) 1997-05-07
KR0179551B1 (ko) 1999-04-15
JPH09185884A (ja) 1997-07-15
US5754418A (en) 1998-05-19
JP3311612B2 (ja) 2002-08-05
GB2306719B (en) 2000-06-28
GB9622829D0 (en) 1997-01-08

Similar Documents

Publication Publication Date Title
KR970029740A (ko) 고전위 발생기
KR960009394B1 (ko) 동적 임의 접근 메모리용 전원 회로
KR0120565B1 (ko) 래치-업을 방지한 씨모스형 데이타 출력버퍼
JP4074690B2 (ja) 電圧レベル変換回路
US5777939A (en) Bit line sense amplifier driving circuit of a semiconductor memory device
JPH09116416A (ja) 入出力バッファ回路
JP7240900B2 (ja) パワーオンクリア回路及び半導体装置
KR100303921B1 (ko) 반도체메모리소자의dll회로
KR100295066B1 (ko) 반도체메모리장치의데이타출력장치
US7015731B2 (en) CMOS output buffer circuit
KR0171941B1 (ko) 백 바이어스 전위 발생회로
KR100228770B1 (ko) 백 바이어스 전압 발생기
KR100889310B1 (ko) 전압공급회로
KR19990019750A (ko) 기판 바이어스전압 감지장치
KR100206595B1 (ko) 데이타 입력 버퍼
KR100799099B1 (ko) 파워-업 신호 발생 장치
KR100344817B1 (ko) 1/2vcc발생장치
KR100295293B1 (ko) 노이즈감소형입력장치
KR0167236B1 (ko) 전원전압레벨 감지회로
KR100265613B1 (ko) 링 오실레이터
KR101120941B1 (ko) 시스템 안정화 회로
KR100235965B1 (ko) 기판전위 발생기
JP3181306B2 (ja) 半導体集積回路
KR960002915Y1 (ko) 데이타 출력용 버퍼회로
KR20010058379A (ko) 전압 스위치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111024

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20121022

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee