KR970029064A - 동기형 반도체 메모리장치의 디코딩 회로 - Google Patents
동기형 반도체 메모리장치의 디코딩 회로 Download PDFInfo
- Publication number
- KR970029064A KR970029064A KR1019950044241A KR19950044241A KR970029064A KR 970029064 A KR970029064 A KR 970029064A KR 1019950044241 A KR1019950044241 A KR 1019950044241A KR 19950044241 A KR19950044241 A KR 19950044241A KR 970029064 A KR970029064 A KR 970029064A
- Authority
- KR
- South Korea
- Prior art keywords
- address
- memory device
- semiconductor memory
- decoding
- synchronous semiconductor
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/06—Address interface arrangements, e.g. address buffers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/22—Control and timing of internal memory operations
- G11C2207/2218—Late write
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Static Random-Access Memory (AREA)
- Dram (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야
반도체 메모리 장치의 디코딩 회로에 관한 것이다.
2. 발명이 해결하려고 하는 기술적 과제
디코딩의 고속동작을 제공함에 있다.
3. 발명의 해결방법의 요지
동기형 반도체 메모리장치의 디코딩 회로는 외부에서 어드레스 버퍼로 인가되는 어드레스를 리드용 어드레스와 라이트용 어드레스로 구별시 라이트 인에이블 신호를 상기 어드레스의 디코딩 후에 인가하는 구조로 된 리드 어드레스 디코더 및 라이트 어드레스 디코더를 가진다.
4. 발명의 중요한 용도
동기형 반도체 메모리장치내의 디코더로서 유효 적합하게 사용된다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명의 동기형 반도체 메모리장치의 디코딩 회로도,
제3도는 동기형 반도체 메모리장치의 리드 및 라이트 동작의 타이밍도.
Claims (2)
- 동기형 반도체 메모리장치의 디코딩 회로에 있어서, 외부에서 어드레스 버퍼로 인가되는 어드레스를 리드용 어드레스와 라이트용 어드레스로 구별시 라이트 인에이블 신호를 상기 어드레스의 디코딩 후에 인가하는 구조로 된 리드 어드레스 디코더 및 라이트 어드레스 디코더를 가짐을 특징으로 하는 디코딩 회로.
- 동기형 반도체 메모리장치의 디코딩 방법에 있어서, 외부에서 어드레스 버퍼로 인가되는 어드레스를 리드용 어드레스와 라이트용 어드레스로 구별할 경우에 리드용 어드레스와 라이트용 어드레스를 구별하기 위한 인에이블 신호를 상기 인가되는 어드레스의 디코딩 후에 제공함에 의해 동작의 속도를 높이는 것을 특징으로 하는 디코딩 방법.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950044241A KR0184464B1 (ko) | 1995-11-28 | 1995-11-28 | 동기형 반도체 메모리장치의 디코딩 회로 |
TW085113204A TW353175B (en) | 1995-11-28 | 1996-10-29 | Decoding method of synchronous semiconductor memory device and decoding circuit thereof |
US08/758,645 US5815459A (en) | 1995-11-28 | 1996-11-27 | Address decoding . . . semiconductor memory |
JP8318287A JPH09167494A (ja) | 1995-11-28 | 1996-11-28 | 同期形半導体メモリ装置のアドレスデコーディング回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950044241A KR0184464B1 (ko) | 1995-11-28 | 1995-11-28 | 동기형 반도체 메모리장치의 디코딩 회로 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970029064A true KR970029064A (ko) | 1997-06-26 |
KR0184464B1 KR0184464B1 (ko) | 1999-05-15 |
Family
ID=19436046
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950044241A KR0184464B1 (ko) | 1995-11-28 | 1995-11-28 | 동기형 반도체 메모리장치의 디코딩 회로 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5815459A (ko) |
JP (1) | JPH09167494A (ko) |
KR (1) | KR0184464B1 (ko) |
TW (1) | TW353175B (ko) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100283470B1 (ko) * | 1998-12-09 | 2001-03-02 | 윤종용 | 반도체 메모리 장치의 어드레스 발생회로 |
KR100384775B1 (ko) * | 2000-11-23 | 2003-05-22 | 주식회사 하이닉스반도체 | 쿼드 데이터 레이트 싱크로노스 에스램의 리드/라이트를위한 워드라인 및 비트라인 구동 방법 및 그 회로 |
JP4511462B2 (ja) * | 2003-06-30 | 2010-07-28 | 富士通セミコンダクター株式会社 | 半導体記憶装置 |
KR100875665B1 (ko) * | 2007-03-30 | 2008-12-24 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63146298A (ja) * | 1986-12-10 | 1988-06-18 | Mitsubishi Electric Corp | 可変語長シフトレジスタ |
US5255238A (en) * | 1988-09-08 | 1993-10-19 | Hitachi, Ltd. | First-in first-out semiconductor memory device |
US5220529A (en) * | 1990-08-20 | 1993-06-15 | Fujitsu Limited | One-chip first-in first-out memory device having matched write and read operations |
US5268863A (en) * | 1992-07-06 | 1993-12-07 | Motorola, Inc. | Memory having a write enable controlled word line |
US5369621A (en) * | 1992-08-26 | 1994-11-29 | Hewlett-Packard Company | Domino style address predecoder |
JPH0757469A (ja) * | 1993-08-11 | 1995-03-03 | Nec Corp | メモリ回路 |
US5602780A (en) * | 1993-10-20 | 1997-02-11 | Texas Instruments Incorporated | Serial to parallel and parallel to serial architecture for a RAM based FIFO memory |
US5406518A (en) * | 1994-02-08 | 1995-04-11 | Industrial Technology Research Institute | Variable length delay circuit utilizing an integrated memory device with multiple-input and multiple-output configuration |
US5513139A (en) * | 1994-11-04 | 1996-04-30 | General Instruments Corp. | Random access memory with circuitry for concurrently and sequentially writing-in and reading-out data at different rates |
-
1995
- 1995-11-28 KR KR1019950044241A patent/KR0184464B1/ko not_active IP Right Cessation
-
1996
- 1996-10-29 TW TW085113204A patent/TW353175B/zh not_active IP Right Cessation
- 1996-11-27 US US08/758,645 patent/US5815459A/en not_active Expired - Lifetime
- 1996-11-28 JP JP8318287A patent/JPH09167494A/ja not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US5815459A (en) | 1998-09-29 |
KR0184464B1 (ko) | 1999-05-15 |
JPH09167494A (ja) | 1997-06-24 |
TW353175B (en) | 1999-02-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR880008228A (ko) | 표시장치 | |
KR890008691A (ko) | 데이타 프로세서 디바이스 | |
KR910001771A (ko) | 반도체 메모리 장치 | |
KR970012701A (ko) | 워드라인 순차제어 반도체 메모리 장치 | |
KR910008730A (ko) | 반도체 기억장치 | |
KR970029064A (ko) | 동기형 반도체 메모리장치의 디코딩 회로 | |
KR910006994A (ko) | 센스 앰프회로 | |
KR910005208A (ko) | 학습 장치 | |
KR960043523A (ko) | 클램프기능을 가지는 데이타 출력버퍼 | |
KR910010513A (ko) | 다이나믹램의 분리회로 | |
KR970023423A (ko) | 반도체 메모리장치의 워드라인 구동방법 | |
KR960001999A (ko) | 메모리 뱅크 선택회로 | |
KR970023429A (ko) | 반도체 메모리소자의 비트라인 방전방법 | |
KR910001759A (ko) | 반도체 메모리장치 | |
KR930001217A (ko) | 반도체 기억장치 | |
KR970023394A (ko) | 반도체 메모리장치의 메모리활성화방법 | |
KR910012928A (ko) | 컴퓨터의 메모리 확장 시스템 | |
KR970051256A (ko) | 반도체 메모리 장치의 고속 데이타 액세스 방법 | |
KR960015232A (ko) | 캐시 메모리의 기능을 갖는 메모리 장치 | |
KR910006909A (ko) | 디스플레이 제어장치 | |
KR970029848A (ko) | 반도체 메모리 장치의 메모리 영역 활용방법 | |
KR930014028A (ko) | 어드레스 프로그램 선택회로 | |
KR980004943A (ko) | 컬럼 어드레스 버퍼 래치 인에이블 방법 및 그 장치 | |
KR970049502A (ko) | 액세스 시간을 줄인 레지스터 액세스 회로 | |
KR970049590A (ko) | 메모리의 읽기 및 쓰기제어장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20091214 Year of fee payment: 12 |
|
LAPS | Lapse due to unpaid annual fee |