KR970024600A - 레벨시프트회로 - Google Patents

레벨시프트회로 Download PDF

Info

Publication number
KR970024600A
KR970024600A KR1019950037291A KR19950037291A KR970024600A KR 970024600 A KR970024600 A KR 970024600A KR 1019950037291 A KR1019950037291 A KR 1019950037291A KR 19950037291 A KR19950037291 A KR 19950037291A KR 970024600 A KR970024600 A KR 970024600A
Authority
KR
South Korea
Prior art keywords
drain
source
gate
output signal
nmos transistor
Prior art date
Application number
KR1019950037291A
Other languages
English (en)
Inventor
백승범
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950037291A priority Critical patent/KR970024600A/ko
Publication of KR970024600A publication Critical patent/KR970024600A/ko

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

본 발명은 시스템의 신호레벨을 변환하여 출력하는 레벨시프터회로에 관한 것으로서, 그 구성은 게이트에는 제1입력신호(A)가 인가되고, 소스에는 제1전원전압으로서 접지(GND)가 연결되며 그리고 드레인에는 제1출력신호(OUTB)가 출력되도록 접속된 제1NMOS 트랜지스터(N1)와; 게이트에는 제2입력신호(B)가 인가되고, 소스에는 접지(GND)가 연결되며 그리고 드레인에는 제2출력신호(OUT)가 출력되도록 접속된 제2NMOS 트랜지스더(N2)와; 게이트에는 제2출력신호(OUT)가 인가되고, 드레인에는 상기 제1NMOS 트랜지스터(N1)의 드레인에 연결되며 그리고 소스에는 제1접속노드(DO1)가 연결되는 제1PM0S 트랜지스터(P1)와; 게이트에는 제1출력신호(OUTB)가 인가되고, 드레인에는 상기 제2NMOS 트랜지스터(N2)의 드레인에 연결되며 그리고 소스에는 상기 제2접속노드(DO2)가 연결되는 제2PMOS 트랜지스터(P2)와; 게이트와 드레인이 상기 제1접속노드(DO1)에 공통적으로 접속되어 있고, 그리고 소스에는 제2전원전압(VDDB)이 접속되는 제3PMOS 트랜지스터(P3)와; 게이트와 드레인이 상기 제2접속노드(DO2)에 공통적으로 접속되어 있고, 그리고 소스에는 상기 제2전원전압(VDDB)이 접속되는 제4PMOS 트랜지스터(P4)를 포함한다. 상술한 본 발명의 레벨시프트회로는 종래와 같은 폭과 길이를 유지하면서 지연시간이 개선된 출력파형과 소비전류가 적은 효과를 갖는다.

Description

레벨시프트회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 제1실시예에 따른 레벨시프트회로의 구성을 보여주는 회로도;
제5도는 본 발명의 제2실시예에 따른 레벨시프트회로의 구성을 보여주는 회로도.

Claims (2)

  1. 시스템간의 신호레벨을 변환하여 출력하는 레벨시프터회로에 있어서, 게이트에는 제1입력신호(A)가 인가되고, 소스에는 제1전원전압으로서 접지(GND)가 연결되며 그리고 드레인에는 제1출력신호(OUTB)가 출력되도록 접속된 제1NMOS 트랜지스터(N1)와; 게이트에는 제2입력신호(B)가 인가되고, 소스에는 접지(GND)가 연결되며 그리고 드레인에는 제2출력신호(OUT)가 출력되도록 접속된 제2NMOS 트랜지스터(N2)와; 게이트에는 제2출력신호(OUT)가 인가되고, 드레인에는 상기 제1NMOS 트랜지스터(N1)의 드레인에 연결되며 그리고 소스에는 제1접속노드(DO1)가 연결되는 제1PMOS 트랜지스터(P1)와; 게이트에는 제1출력신호(OUTB)가 인가되고, 드레인에는 상기 제2NMOS 트랜지스터(N2)의 드레인에 연결되며 그리고 소스에는 상기 제2접속노드(DO2)가 연결되는 제2PMOS 트랜지스터(P2)와; 게이트와 드레인이 상기 제1접속노드(DO1)에 공통적으로 접속되어 있고, 그리고 소스에는 제2전원전압(VDDB)이 접속되는 제3PMOS 트랜지스터(P3)와; 게이트와 드레인이 상기 제2접속노드(DO2)에 공통적으로 접속되어 있고, 그리고 소스에는 상기 제2전원전압(VDDB)이 접속되는 제4PMOS 트랜지스터(P4)를 포함하는 것을 특징으로 하는 레벨시프트회로.
  2. 시스템간의 신호레벨을 변환하여 출력하는 레벨시프터회로에 있어서, 게이트에는 제1입력신호(A)가 인가되고, 소스에는 제1전원전압으로서 접지(GND)가 연결되며 그리고 드레인에는 제1출력신호(OUTB)가 출력되도록 접속된 제1NMOS 트랜지스터(N1)와; 게이트에는 제2입력신호(B)가 인가되고, 소스에는 접지(GND)가 연결되며 그리고 드레인에는 제2출력신호(OUT)가 출력되도록 접속된 제2NMOS 트랜지스터(N2)와; 게이트에는 제2출력신호(OUT)가 인가되고, 드레인에는 상기 제1NMOS 트랜지스터(N1)의 드레인에 연결되며 그리고 소스에는 제1접속노드(DO1)가 연결되는 제1PMOS 트랜지스터(P1)와; 게이트에는 제1출력신호(OUTB)가 인가되고, 드레인에는 상기 제2NMOS 트랜지스터(N2)의 드레인에 연결되며 그리고 소스에는 상기 제2접속노드(DO2)가 연결되는 제2PMOS 트랜지스터(P2)와; 게이트와 소스가 상기 제2전원전압(VDDB)이 공통적으로 접속되어 있고, 그리고 드레인에는 상기 제1접속노드(DO1)가 접속되는 제3PMOS 트랜지스터(P3)와; 게이트와 소스가 상키 제2전원전압(BDDB)이 공통적으로 접속되어 있고, 그리고 드레인에는 상기 제2접속노드(DO2)가 접속되는 제4PMOS 트랜지스터(P4)를 포함하는 것을 특징으로 하는 레벨시프트회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950037291A 1995-10-26 1995-10-26 레벨시프트회로 KR970024600A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950037291A KR970024600A (ko) 1995-10-26 1995-10-26 레벨시프트회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950037291A KR970024600A (ko) 1995-10-26 1995-10-26 레벨시프트회로

Publications (1)

Publication Number Publication Date
KR970024600A true KR970024600A (ko) 1997-05-30

Family

ID=66584588

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950037291A KR970024600A (ko) 1995-10-26 1995-10-26 레벨시프트회로

Country Status (1)

Country Link
KR (1) KR970024600A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100686983B1 (ko) * 2000-03-01 2007-02-27 후지쯔 가부시끼가이샤 레벨 컨버터 회로
KR20210071891A (ko) * 2017-05-24 2021-06-16 에스케이하이닉스 주식회사 송수신 회로 및 수신 회로

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100686983B1 (ko) * 2000-03-01 2007-02-27 후지쯔 가부시끼가이샤 레벨 컨버터 회로
KR20210071891A (ko) * 2017-05-24 2021-06-16 에스케이하이닉스 주식회사 송수신 회로 및 수신 회로

Similar Documents

Publication Publication Date Title
KR900002328A (ko) 감지회로
KR970013707A (ko) 레벨 시프트 반도체 장치
KR900002566A (ko) 버퍼회로
KR920015365A (ko) 입출력 버퍼회로
KR910002127A (ko) 전원절환회로
KR930020850A (ko) 레벨 변환회로
KR960009413A (ko) 디지탈 전압 시프터 및 이를 이용한 시스템
KR900002558A (ko) 출력회로
KR900002457A (ko) 출력버퍼회로
KR970072701A (ko) 정전기 보호회로
KR900011152A (ko) 전원전압 강하검파 및 초기화회로 재설정 회로
KR960012462A (ko) 반도체 집적 회로 및 그 제조 방법
KR970067337A (ko) 게이트 절연 박막을 가진 cmos 트랜지스터를 포함하는 고전압 레벨 시프트 회로
KR970066578A (ko) 고전압 검출기 회로
KR940004833A (ko) 씨엠오에스(cmos)회로의 래치업 저감출력 드라이버 및 래치업 저감방법
KR970024600A (ko) 레벨시프트회로
KR960027331A (ko) 버퍼회로 및 바이어스회로
KR970701947A (ko) 클록 스윙을 감소시킨 저전력손실 집적회로(low loss integrated circuit with reduced clock swing)
KR970019032A (ko) 신호 레벨 변환 회로(Signal Level Converting Circuit)
KR960019978A (ko) 펄스 발생기
KR910021035A (ko) 출력회로
KR960026787A (ko) 전류 모드 감지 증폭기를 구비하는 집적 회로
KR890004495A (ko) 리셋트신호 발생회로
KR950012459A (ko) 다(多)비트 출력 메모리 회로용 출력 회로
KR970008566A (ko) 반도체 집적회로

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination