KR970024024A - 서브 워드라인과 스트랩 구조를 갖는 반도체 메모리 장치(A semiconductor memory device having subword line and strap structure) - Google Patents

서브 워드라인과 스트랩 구조를 갖는 반도체 메모리 장치(A semiconductor memory device having subword line and strap structure) Download PDF

Info

Publication number
KR970024024A
KR970024024A KR1019950035953A KR19950035953A KR970024024A KR 970024024 A KR970024024 A KR 970024024A KR 1019950035953 A KR1019950035953 A KR 1019950035953A KR 19950035953 A KR19950035953 A KR 19950035953A KR 970024024 A KR970024024 A KR 970024024A
Authority
KR
South Korea
Prior art keywords
word line
memory cell
memory device
semiconductor memory
sub word
Prior art date
Application number
KR1019950035953A
Other languages
English (en)
Other versions
KR100204537B1 (ko
Inventor
이상재
전준영
차기영
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019950035953A priority Critical patent/KR100204537B1/ko
Publication of KR970024024A publication Critical patent/KR970024024A/ko
Application granted granted Critical
Publication of KR100204537B1 publication Critical patent/KR100204537B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines

Landscapes

  • Semiconductor Memories (AREA)

Abstract

본 발명은 스트랩 메탈층을 사용하여 메모리 셀 어레이의 양 에지부분에 배열되는 서브 워드라인 구동단을 배제시킴으로써 칩 면적을 감소시킬 수 있는 서브 워드라인과 스트랩 구조를 갖는 반도체 메모리장치에 관한 것이다.
본 발명의 반도체 메모리장치는 메모리 셀 어레이의 스트랩영역까지 확장된 워드라인과, 콘택을 통해 워드라인과 단락된 도전층을 구비한 적어도 하나이상의 서브 워드라인 구동단이 메모리 셀 어레이사이에 배열된 구조를 갖는다.

Description

서브 워드라인과 스트랩 구조를 갖는 반도체 메모리 장치(A semiconductor memory device having subword line and strap structure)
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 일반적인 반도체 메모리 장치의 메모리 셀 어레이의 구조도,
제2도는 종래의 메인 워드라인과 서브 워드라인 구동단의 연결 상태도,
제3도는 본 발명의 실시예에 따른 메인 워드라인과 서브 워드라인 구동단의 연결 상태도.

Claims (3)

  1. 각 메모리 셀블럭에 복수개의 메모리 셀 어레이를 갖는 반도체 메모리 장치에 있어서, 메모리 셀 어레이의 스트랩영역까지 확장된 워드라인과, 콘택을 통해 워드라인과 단락된 도전층을 구비한 적어도 하나이상의 서브 워드라인 구동단이 메모리 셀 어레이사이에 배열된 것을 특징으로 하는 반도체 메모리장치.
  2. 제 1 항에 있어서, 도전층은 메탈층인 것을 특징으로 하는 반도체 메모리장치.
  3. 각 메모리 셀블럭이 복수개의 메모리셀 어레이(MCA/SA1-MCA/SA4)를 구비한 반도체 메모리장치에 있어서, 이웃하는 메모리 셀 어레이(MCA/SA1-MCA/SA4)사이에는 다수의 서브 워드라인 구동단(SWD21, SWD31, SWD41)이 배열되고, 중앙의 서브 워드라인 구동단(SWD31)으로부터 스트랩영역까지 확장된 워드라인(WL1,WL3,‥‥)과 다른 서브 워드라인 구동단(SWD21, 41)에 연결된 워드라인(WL2, WL4,‥‥)이 반복 배열된 것을 특징으로 하는 반도체 메모리장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950035953A 1995-10-18 1995-10-18 서브 워드라인과 스트랩 구조를 갖는 반도체 메모리 장치 KR100204537B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950035953A KR100204537B1 (ko) 1995-10-18 1995-10-18 서브 워드라인과 스트랩 구조를 갖는 반도체 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950035953A KR100204537B1 (ko) 1995-10-18 1995-10-18 서브 워드라인과 스트랩 구조를 갖는 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR970024024A true KR970024024A (ko) 1997-05-30
KR100204537B1 KR100204537B1 (ko) 1999-06-15

Family

ID=19430519

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950035953A KR100204537B1 (ko) 1995-10-18 1995-10-18 서브 워드라인과 스트랩 구조를 갖는 반도체 메모리 장치

Country Status (1)

Country Link
KR (1) KR100204537B1 (ko)

Also Published As

Publication number Publication date
KR100204537B1 (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR910013266A (ko) 반도체 메모리 어레이의 구성방법
KR970071803A (ko) 계층적 워드라인 구조를 갖는 반도체 메모리 소자
KR890008947A (ko) 알루미늄-실리콘 합금 배선막과 실리콘 기판간에 오옴접속을 갖는 반도체 메모리장치
KR940008103A (ko) 반도체 독출전용 메모리
KR910013287A (ko) 반도체 메모리장치의 병렬 테스트방법
KR940022836A (ko) 낸드형 쎌 구조를 가지는 불휘발성 반도체집적회로
IE53775B1 (en) Semiconductor memory device
KR970029785A (ko) 멀티 서브워드라인 드라이버를 갖는 반도체 메모리장치
KR950006852A (ko) 고속동작을 위한 입출력라인구동방식을 가지는 반도체메모리장치
KR920008773A (ko) 반도체 기억장치
KR920001545A (ko) 반도체 기억장치
KR930014591A (ko) 반도체 메모리 장치의 워드라인과 워드라인 드라이버 구성방법
KR960038978A (ko) 다수개의 뱅크들을 가지는 반도체 메모리 장치
KR970024024A (ko) 서브 워드라인과 스트랩 구조를 갖는 반도체 메모리 장치(A semiconductor memory device having subword line and strap structure)
KR910006987A (ko) 반도체기억장치
KR960036055A (ko) 반도체 메모리
US6870752B2 (en) High density mask ROM having flat-type bank select
JP2515029B2 (ja) 半導体記憶装置
KR940022859A (ko) 디램소자
KR910006998A (ko) 반도체 기억 장치
KR960036052A (ko) 로우리던던시기능을 가지는 반도체메모리장치
KR970071801A (ko) 반도체 기억장치
KR100233287B1 (ko) 칩 사이즈를 줄이기 위한 리페어 컬럼 구조를 갖는 반도체메모리장치
KR960025748A (ko) 반도체메모리소자의 메모리셀어레이 활성화방법
KR960039399A (ko) 마스크 롬의 구조

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070228

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee