KR970010650B1 - 반도체집적회로의 고전압 검출회로 - Google Patents

Abstract

내용없음

Description

반도체집적회로의 고전압 검출회로

제1도는 종래기술의 의해 고전압 검출회로를 보여주는 회로도

제2도는 본 발명에 의한 고전압 검출회로의 실시예를 보여주는 회로도

본 발명은 반도체집적회로에 관한 것으로, 특히 칩(chip) 외부에서 공급되는 고전압이 예정된 레벨(level)로 될시에 이를 정확하게 검출하는 고전압 검출회로(high voltage detector)에 관한 것이다.

반도체집적회로에는 예컨대 신뢰성 검사를 위한 번-인(burn-n)테스트나 또는 그 외의 목적을 위하여 전원전압 Vcc 이상의 높은 전압레벨을 갖는 고전압이 공급되거나 또는 생성된다. 특히 번-인테스트시에는 대개 외부에서 공급되는 고전압이 바로 칩 내부의 쎌어레이로 공급되거나, 또는 외부에서는 고전압 인가로부터 칩 내부에서 또다른 고전압이 발생된다. 그리고 이러한 고전압의 인가시 칩이 이를 감지하기 위하여 칩 내부에 고전압 검출회로가 구비된다. 이때 칩의 번-인 모드 동작을 위해서 칩 외부에서 고전압을 인가할 시에 이를 고전압 검출회로가 오동작하지 않고 정확하게 고전압의 전압레벨을 감지하는 것이 중요하게 된다. 만일 번-인 모드로 진행되기 위하여 칩에 고전압을 인가하였는데도 고전압 검출회로가 이를 제대로 감지하지 못하는 경우나, 번-인 모드가 아닌 상황하에서 원하지 않는 고전압이 칩의 핀에 인가되었을 경우에 이에 대해 고전압 검출회로가 정확하게 대응하지 못하게 되면, 전력소비의 억제외에도 신뢰성확보가 어렵게 된다.

이러한 문제를 만족시키기 위하여 히로미 가와시마(Hiromi Kawashima)등에 특허허여된 미합중국특허 4,812,680호(발명의 명칭 : HIGH VOLTAGE DETECTING CIRCUIT)는 개선된 고전압 검출회로를 개시하고 있다. 제1도는 상기의 특허에 개시된 고전압 검출회로를 보여주고 있다. 상기 특허를 참조하여 제1도의 구성상 특징을 간략히 살펴보면 다음과 같다. 즉, 제1도에 의한 고전압 검출회로의 구성은, 핀(PIN)과 연결되는 입력단자(input terminal) 2와, 전원전압 Vcc와 접진전압 GND로 각각 설치된 제1 및 제2전원공급수단과, 입력단자 2에 인가되는 전압의 레벨이 전압전압 Vcc 이상이 될 시에만 도통동작하는 차단트랜지스터 6과, 저항수단으로서의 트랜지스터 4와, 레벨변환(level shift)수단으로서의 트랜지스터 12,...,20의 구성상 요지로 된다. 이러한 구성에 따른 동작특성을 살펴보면 다음과 같다. 제1도의 구성에서 노멀(normal) 상태에서의 입력전압은 전원전압 Vcc 레벨인 5V로 된다. 그리고 이 5V보다 높은 전압이 입력단자 2에 공급되면 고전압 검출회로는, 이전의 동작상태와는 다른 동작상태 즉, 중앙신호 OUT이 변화된다. 이때의 동작을 살펴보면 다음과 같다. 입력단자 2에 0 내지 5V사이의 전압이 인가되고 전원전압 Vcc에 안정한 5V가 가해지면 트랜지스터 6에서 소오스(source)단자의 전압레벨이 Vcc가 가해지는 게이트보다 트랜지스터 4의 Vtp만큼 낮으므로 트랜지스터 6은 비도통(turn-off)상태가 되고 트랜지스터 8은 도통(turn-on)된다. 이때에는 접속노드 10의 전압레벨은 로우(low)로, 접속노드 16의 전압레벨은 하이(high)가 되어, 출력신호 OUT은 로우상태가 되어 리드/라이트(read/write)동작과 같은 노멀 동작은 수행하게 된다. 그리고 입력단자 2에 전원전압 Vcc보다 높은 전압이 공급되면, 트랜지스터 6이 도통된다. 이때에는 접속노드 10의 전압레벨이 하이로 접속노드 16의 전압레벨이 로우로 되어, 출력신호 OUT이 하이 상태로 되는 바, 이로부터 특별(specific)한 모드 예컨대 즉, 번-인 모드를 정상적으로 수행하게 된다. 이러한 동작상의 특징에 의해 칩 외부에서 소정의 고전압을 공급하게 되면 제1도의 고전압 검출회로는 공급되는 고전압의 전압레벨을 감지하여 이로부터 특별한 모드로서의 번-인 모드를 수행할 수 있게 된다.

그러나 상기 제1도의 회로구성하에서는 다음과 같은 문제점이 발생하게 된다. 즉 제1도의 구성에서 입력 단자 2에 걸리는 고전압의 전압레벨에 따라 스위칭동작이 결정되는 트랜지스터 6의 게이트전압이 전원전압 Vcc로 사용됨에 의해 번-인 모드시 전원전압 Vcc의 레벨을 충분히 높이는 데에는 한계가 있게 된다. 이 전원전압 Vcc의 전압레벨을 보다 신뢰성있는 번-인 테스트를 위해 충분히 놓이게되면 입력단자 2로부터 접지전압 GND로 직류전류가 과도하게 흐를 위험이 있으며, 또한 트랜지스터 6이 비도통할 염려가 있게 된다. 한편 이 전원전압Vcc의 전압레벨이 낮게 되면 접속노드 22에 충전되는 전압의 레벨이 충분히 하이 상태로 되기 어렵게 되어 오히려 오동작할 염려가 있게 된다.

따라서 본 발명의 목적은 공급되는 고전압이 소망의 레벨로 될 시에 이를 정확하게 검출하는 고전압 검출회로를 제공함에 있다.

본 발명의 다른 목적은 번-인 모드로의 진행을 위하여 공급되는 고전압을 정확하게 감지하여 신뢰성 있는 번-인 테스트가 이루어지게 하는 고전압 검출회로를 제공함에 있다.

본 발명의 또다른 목적은 전원전압 Vcc의 레벨에 무관하게 정확한 고전압의 레벨을 검출하는 고전압 검출회로를 제공함에 있다.

이러한 본 발명의 목적들을 달성하기 위하여 본 발명은, 특정단자에 고전압이 공급될시에 이 공급되는 전압레벨이 소망의 레벨일시에만 이를 정확하게 검출하는 고전압 검출회로를 향한 것이다.

본 발명에 의한 고전압 검출회로는, 미리 예정된 고전압이 인가되는 고전압단자와, 상기 고전압단자에 접속되고 상기 고전압단자에 인가되는 전압레벨이 상기 예정된 값으로 될시에 출력신호를 활성화시키는 바이어스부와, 상기 고전압단자에 접속되고 상기 바이어스부의 출력신호와 소정의 기준신호를 각각 입력하여 이를 비교하고 상기 바이어스부의 출력신호가 상기 기준신호보다 전압레벨이 더 높을 시에 출력신호를 활성화시키는 전압레벨비교기와, 상기 고전압단자에 접속되고 상기 전압레벨비교기의 출력신호를 입력하여 이 신호의 스윙레벨을 증폭시키는 전압보상부와, 상기 전압보상부의 출력신호에 응답하여 승압전압을 출력하는 레벨변환(level shift)부를 구비한다. 상기 고전압단자에 인가되는 고전압은 소망시 미리 예정된 값으로 공급된다.

이하 본 발명의 바람직한 실시예가 첨부된 도면의 참조와 함께 상세히 설명될 것이다.

여기에서 사용되는 고전압 검출회로란 용어는, 사용자의 요구 또는 설계자의 의도에 따라 미리 예정된 레벨을 가지는 고전압이 칩의 특정 단자에 공급될시에 이 고전압이 예정된 레벨에 정확히 일치하는 경우에 활성화신호를 발생시키는 회로를 나타낸다.

한편, 후술되는 실시예에서는 본 발명에 따른 고전압 검출회로가 번-인 고전압을 검출하는 것을 예로 들어 설명될 것이다.

제2도는 본 발명에 의한 고전압 검출회로를 보여주고 있다. 제2도의 구성은 다음과 같다. 제2도의 구성을 크게 분류하면 점선블럭으로 도시된 바와 같이, 바이어스부(100A)과 전압레벨비교기(100A)와 전압보상부(100C)와 레벨변화부(100D)와 드라이버부(84, 86)로 이루어진다. 여기에서 바이어스부(100A)의 구성은, 칩 외부와 연결되는 고전압단자 30과 출력노드 N4사이에 채널이 직렬로 연결되는 4개의 전압강하소자 32, 34,36,38(각각 피오오스(PMOS)트랜지스터로 도시되어 있음)와, 상기 출력노드 N4와 접지전압단 GND사이에 접속된 트랜지스터 40으로 이루어진다. 전압레벨비교기(100B)의 구성은, 고전압단자 30에 접속된 저항소자 42를 통해 공급되는 전원을 소오스전원으로 하고 바이어스부(100A)의 출력신호와 기준전압신호 Vref를 각각 입력비교하는 공지의 차동증폭기(44,46,...,52)로 이루어진다. 여기서 기준전압신호 Vref는 논문 l992 Symposium on VLSI Circuits Digest of Technical Papers의 페이지 p110-111 (논문제목 : Variable Vcc Design Techniques for Battery Operated DRAMs) 사이에 개시된 기준전압발생회로의 출력신호와 같은 것으로 사용할 수 있으며, 그 전압레벨은Vcc 정도로 된다. 전압보상회로(100C)의 구성은, 고전압단자 30과 접지전압단 GND사이에 채널이 서로 직렬로 연결되고 게이트가 는 전압레벨비교기(100B)의 출력노드 N7에 공통접속되는 3개의 풀엎용트랜지스터 54, 56, 58 및 4개의 풀다운트랜지스터 60, 62, 64, 66 그리고 풀엎용트랜지스터 58과 풀다운트랜지스터 60의 공통접속노드 N9에 입력단자가 연결되고 고전압단자 30과 접지전압단 GND사이에 전류통로가 형성되는 씨모오스인버터(68, 70)로 이루어진다. 레벨변환부(100D)의 구성은, 전압보상회로(100C)의 출력신호를 승압전압(또는 펌핑(pumping)전압이라고도 알려져 있다.) Vpp 레벨로 변환시키는 구성으로서 전압보상회로(100C)의 출력노드 N10에 게이트접속되는 풀다운트랜지스터 74와 출력노드 N10에 씨모오스인버터(80,82)를 통해 게이트접속되는 풀다운트랜지스터 78과, 풀다운트랜지스터 74와 78에 각각 채널이 직렬로 접속되고 서로 래치구성되는 풀엎트랜지스터 72, 76으로 이루어진다. 여기에서 씨모오스 인버터(80,82)의 소오스전원단자는 고전압단자 30에 접속되고, 풀엎트랜지스터 72, 76은 승압전압 Vpp를 소오스전원으로 하며, 풀엎트랜지스터 76과 풀다운트랜지스터 78의 공통접속노드 N13이 출력노드로 된다. 드라이버부(84,86)는 도시된 바와 같이 각각 승압전압 Vpp를 소오스전원으로 하는 2개의 직렬연결된 씨모오스인버터 84,86으로 이루어진다. 이때 씨모오스인버터 86의 출력신호 OUT이 고전압 검출회로의 출력신호로되며, 이 출력신호 OUT은 제2도의 회로가 번-인 전압 검출용으로 실시됨에 따라 번-인 인에이블신호로 되는BIE로 대치될 수 있다. 한편 제2도의 회로구성은, 노멀동작시에 고전압단자 30에 공급되는 전압 레벨은 4.3V이하이고, 번-인시에는 그 이상인 경우를 고려하여 실시된 경우를 고려하여 실시된 구성이다.

제2도의 구성에 의거 본 발명에 따른 고전압 검출회로의 동작특성을 설명하면 다음과 같다. 먼저, 본 발명의 용이한 이해를 도모하기 위하여 각 구성부별 동작특성을 설명하면 다음과 같다. 제2도의 구성에 바이어스부(100A)는, 고전압단자 30에 걸리는 고전압의 전압레벨에 대응하여 출력노드 N4의 전압레벨을 특정 레벨(즉, 고전압단자 30에 걸리는 전압의 레벨이 충분히 높은 4.3V이상으로 될때까지 출력신호의 레벨변동이 없게 됨.)로 잡아주게 되는데 이는 전압강하소자로 되는 4개의 피모오스트랜지스터 34,36,38,40의 사이즈(size)에 의해 조절되어진다. 전압레벨비교기(100B)는, 바이어스부(100A)의 출력노드 N4와 기준전압신호 Vref의 각 전압레벨을 비교하게 되는데, 노드 N4가 기준전압신호 Vref보다 더 낮을 경우에는 출력노드 N7이 차아지-다운(charge-down)되어 로우가 되고, 노드 N4가 기준전압신호 Vref보다 더 높은 경우에는 출력노드 N7이 차이지-엎(chage-up)되어 하이가 되도록 한다. 전압보상회로(100C)는 전압레벨비교기(100B)의 출력노드 N7의 상태가 완전히 접지전압 GND 레벨 또는 전원전압 Vcc 레벨로 되지 못하는 것을 해결하게 되는데, 이는 두개의 인버터단(즉, (54,...,66)과, (68,70))을 거쳐 출력노드 N10에서는 전압레벨이 완전히 로우 또는 하이가 되도록 한다. 여기서 인버터단 54,...,66는, 풀엎단에 3개의 피모오스트랜지스터 54,56,58 그리고 풀다운단에 4개의 엔모오스트랜지스터 60,62,64,66로 구성되는 것과 같이 다수개의 트랜지스터들로 이루어지는데, 이로부터 외부온도의 변화로부터 그 보상(compensation)이 신속하게 이루어지는 효과도 있게 된다. 한편 레벨변화부(100D)는, 활성화신호로 되는 하이상태의 신호를 전원전압 Vcc 레벨이 아니라 전원저압 Vcc 레벨보다 더 높은 레벨인 Vpp 레벨로 출력하기 위한 회로이다.

제2도의 회로구성에 따른 노멀동작과 번-인시의 각 동작을 살펴보면 다음과 같다. 먼저,

(ⅰ) 노멀시의 동작은 다음과 같다. 이때에는 고전압단자 30에 4.3V 이하의 전압이 공급된다. 이때 바이어스부(100A)의 고전압단자 30으로 공급되는 전압레벨로부터 4개의 전압강하소자 32,34,36,38을 거친후의 출력노드 N4에 차아지되는 전압레벨은 Vref보다 낮게 된다. (여기서 피모오스트랜지스터 32,34,36,38는 저항용으로 사용되기 때문에 저항값을 나타내는 임계전압(threshold voltage)을 0.5 내지 0.7V 사이의 전압으로 실시하게 된다.) 따라서 전압레벨변화부(100B)의 접속노드 N6, N7에 걸리는 전압을 살펴보면. N4 노드에 접속된 엔모오스트랜지스터 48보다 Vref 신호와 접속하는 엔모오스트랜지스터 50이 더 많은 차아지(charge)를 통과시키게 된다. 이로부터 접속노드 N7에 걸리는 차아지는 엔모오스트랜지스터 50의 임계전압 이하로 내려간다 그래서 접속노드 N7은 로우, 접속노드 N9는 하이', 접속노드 N10은 `로우, 접속노드 N12는 하이, 그리고 접속노드 Nl3은 로우로 됨에 따라 출력신호 OUT즉, ψBIE또는 비활성상태인 로우로 된다. 이와같이 외부에서 소망의 또는 미리 예정된 고전압이 인가되지 않을 시에 본 발명에 고전압 검출회로는 완전히 비활성화상태를 유지하게 됨에 따라 고전압 검출의 신뢰성을 향상시키게 된다.

(ⅱ) 번-인 모드시의 동작은 다음과 같다. 이때 고전압단자 30에 공급되는 전압레벨은 4.3V이상으로 된다. 그래서 바이어스부(100A)의 중앙노드 N4에 차아지되는 전압은, 고전압단자 30에 인가되는 전압의 레벨이 4.3V(이 전압레벨은 다소 조절될 수 있다)이상으로되는 시점에서 Vref보다 더 높은 전압레벨로 된다. 그래서 이 출력노드 N4에 게이트가 접속된 엔모오스트랜지스터 48은 Vref에 게이트가 접속된 엔모오스트랜지스터 50보다 더 강한 전계(electric field)의 형성으로 인하여 접속노드 N6의 방전레벨은 접속노드 N7의 방전레벨보다 더 크게 된다. 따라서 접속노드 N7은 하이로 되고, 접속노드 N9는 로우, 접속노드 N10은 하이로 된다. 이때 전압레벨비교기(100B)에서 출력되는 하이 레벨은 완전히 하이 레벨을 갖지 못하지만, 이는 전압보상회로(100C)에서 보상되어 접속노드 N10의 하이레벨은 완전한(즉, 고전압단자 30에 인가되는 전압레벨에 상응하도록) 하이 레벨로 된다. 한편 접속노드 N10의 하이와 접속노드 N12는 로우상태에 따라 레벨변환부(100D)의 출력노드 Nl3은 승압전압 Vpp 레벨의 하이로 된다. 그래서 고전압 검출회로의 출력신호 OUT(또는 ψBIE)이 드라이버부(84,86)를 통해서 승압전압 Vpp 레벨의 하이로 발생된다. 따라서 이 출력신호 OUT(또는 ψBIE)의 발생에 의해 칩 내부에서는 번-인 모드가 수행된다. 이와같이 본 발명에 의한 고전압 검출회로는 고전압단자 30에 인가되는 전압의 레벨이 소망이 또는 미리 예정된 레벨의 값을 가지는 경우에 한해서만 활성화신호를 출력함에 의해 에컨대 번-인 모드와 같이 고전압의 검출이 정확하게 이루어져야만 하는 곳에 적절하게 대응할 수 있게 된다.

제2도의 고전압 검출회로는 본 발명의 기술적 사상에 입각하여 실현한 최적의 실시예이지만, 각 트랜지스터 등의 구성은 논리를 고려하여 적절히 다르게 실시할 수도 있을 것이다. 한편 본 발명에 의한 고전압 검출회로는 번-인 모드를 위한 회로구성으로 실시한 것을 예로 들어 개시하였지만, 이는 그 용도에 따라 다른 목적을 위해서도 적절히 실시될 수 있을 것이다.

상술한 바와 같이 본 발명은 소망의 고전압이 고전압단자에 공급될 시에 이를 정확하게 검출하는 고전압 검출회로를 제공할 수 있게 된다. 또한 고전압이 필요로 되는 모드를 수행함에 있어서 칩의 오동작에 의해 발생되는 칩의 신뢰성 저하문제를 해결할 수 있다.

Claims (5)

1. 반도체집적회로의 고전압 검출회로에 있어서, 미리 예정된 고전압이 인가되는 고전압단자와, 상기 고전압단자에 접속되고 상기 고전압단자에 인가되는 전압레벨이 상기 예정된 값으로 될시에 출력신호를 활성화시키는 바이어스부와, 상기 고전압단자에 접속되고 상기 바이어스부의 출력신호와 소정의 기준신호를 각각 입력하여 이를 비교하여 상기 바이어스부의 출력신호가 상기 기준신호보다 전압레벨이 더 높을 시에 출력신호를 활성화시키는 전압레벨비교기와, 상기 고전압단자에 접속되고 상기 전압레벨비교기의 출력신호를 입력하여 이 신호의 스윙레벨을 증폭시키는 전압보상부와, 상기 전압보상부의 출력신호에 응답하여 승압전압을 출력하는 레벨변환부를 구비함을 특징으로 하는 고전압 검출회로.
2. 제1항에 있어서, 상기 바이어스부가, 상기 고전압단자와 출력노드와의 사이에 채널이 직렬로 연결되는 다수개의 전압강하소자와, 상기 출력노드와 접지전압단과의 사이에 접속된 풀다운트랜지스터로 이루어짐을 특징으로 하는 고전압 검출회로.
3. 제1항에 있어서, 상기 전압레벨비교기가, 상기 고전압단자와 접속노드와의 사이에 접속된 저항소자와, 상기 접속노드를 통해 공급되는 전원을 소오스전원으로 하고 상기 바이어스부의 출력신호와 기준전압신호를 각각 입력비교하는 차동증폭기로 이루어짐을 특징으로 하는 고전압 검출회로.
4. 제1항에 있어서, 상기 전압보상부가, 상기 고전압단자와 접속노드와의 사이에 채널이 직렬연결되고 상기 전압레벨비교기의 출력신호를 공통으로 게이트입력하는 다수개의 풀엎용트랜지스터와, 상기 접속노드와 접지전압단과의 사이에 채널이 서로 직렬로 연결되고 상기 전압레벨비교기의 출력신호를 공통으로 게이트 입력하는 다수개의 풀다운용트랜지스터와, 상기 접속노드에 입력단자가 연결되고 상기 고전압단자와 접지 전압단과의 사이에 전류통로가 형성되어 전압보상부의 출력신호를 출력하는 씨모오스인버터로 이루어짐을 특징으로 하는 고전압 검출회로.
5. 제1항에 있어서, 상기 레벨변환부가, 상기 고전압단자와 접지전압단과의 사이에 형성되고 상기 전압보 상부의 출력신호에 의해 구동되는 래치회로와, 상기 고전압단자와 접지전압단과의 사이에 형성되고 상기 래치회로의 출력신호를 증폭하는 드라이버회로로 이루어짐을 특징으로 하는 고전압 검출회로.