KR970009481A - 다층 세라믹 회로 기판의 제조방법 - Google Patents

다층 세라믹 회로 기판의 제조방법 Download PDF

Info

Publication number
KR970009481A
KR970009481A KR1019950023552A KR19950023552A KR970009481A KR 970009481 A KR970009481 A KR 970009481A KR 1019950023552 A KR1019950023552 A KR 1019950023552A KR 19950023552 A KR19950023552 A KR 19950023552A KR 970009481 A KR970009481 A KR 970009481A
Authority
KR
South Korea
Prior art keywords
powder
ceramic circuit
circuit board
multilayer ceramic
average particle
Prior art date
Application number
KR1019950023552A
Other languages
English (en)
Other versions
KR0173234B1 (ko
Inventor
김철호
Original Assignee
이형도
삼성전기 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이형도, 삼성전기 주식회사 filed Critical 이형도
Priority to KR1019950023552A priority Critical patent/KR0173234B1/ko
Priority to US08/687,838 priority patent/US5740603A/en
Priority to JP8201809A priority patent/JP2787026B2/ja
Publication of KR970009481A publication Critical patent/KR970009481A/ko
Application granted granted Critical
Publication of KR0173234B1 publication Critical patent/KR0173234B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은 LIS 소자 및 일반 전자소자를 실장하기 위한 다층 세라믹 회로기판을 제조하는 방법에 관한 것으로써, 세라믹 분말과 함께 혼합되는 Pb-Zn-B계 유리분말의 입도를 두가지로 분류하고 입도가 분류된 분말의 혼합비를 적절히 조절하여 저온에서 소성하므로써, 고분자 공극형성원료의 첨가없이도 내부에 적당한 크기 및 양의 폐쇄기공을 형성시켜 절연성 내습성이 우수하고 유전율이 낮은 다공성 다층 세라믹 회로기판을 제조하고자 하는데, 그 목적이 있다.
본 발명은 평균입경이 9~20㎛인 분말 : 50~90wt%및 평균입경이 3㎛ 이하인 분말 : 10~50wt%로 이루어진 Pb-Zn-B계 유리분말 : 30~70wt%와 세라믹스 분말 : 30~70wt%를 혼합하는 단계; 상기와 같은 혼합된 혼합물과 유기 바인더를 용제용매에 균일하게 분산시켜 점도가 3000cps 이하인 슬러리(slurry)를 제조하는 단계; 상기 슬러리를 캐스팅(casting)하여 그린시이트(green sheet)를 형성하는 단계; 상기 그린 시이트의 소정 위치에 관통홀(through-hole)을 형성한 후, 도체전극을 주입하고, 시이트 표면에 도체전극을 인쇄하는 단계; 도체전극이 인쇄된 기판을 적층한 후 열압착하는 단계; 및 압착한 시이트를 탈 바인더 시킨 후 650~750℃에서 소성하는 단계를 포함하여 다층 세라믹 회로 기판을 제조하는 방법을 그 요지로 한다.

Description

다층 세라믹 회로 기판의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 제조된 다층 세라믹 회로기판의 단면모식도, 제2도는 본 발명에 따른 제조된 다층 세라믹 기판의 파단면에 대한 SEM 사진, 제3도는 기판의 소성온도 변화 따른 수축율 변화를 나타내는 그래프.

Claims (4)

  1. 평균입경이 9~20㎛인 분말 : 50~90wt%및 평균입경이 3㎛ 이하인 분말 : 10~50wt%로 이루어진 Pb-Zn-B계 유리분말 : 30~70wt%, 세라믹스 분말 : 30~70wt%를 혼합하는 단계; 상기와 같은 혼합된 혼합물과 유기 바인더를 용제용매에 균일하게 분산시켜 점도가 3000cps 이하인 슬러리(slurry)를 제조하는 단계; 상기 슬러리를 캐스팅(casting)하여 그린시이트(green sheet)를 형성하는 단계; 상기 그린 시이트의 소정 위치에 관통홀(through-hole)을 형성한 후, 도체전극을 주입하고, 시이트 표면에 도체전극을 인쇄하는 단계; 도체전극이 인쇄된 기판을 적층한 후 열압착하는 단계; 및 압착한 시이트를 탈 바인더 시킨 후 650~750℃에서 소성하는 단계를 포함하여 구성되는 다층 세라믹 회로 기판의 제조방법.
  2. 제1항에 있어서, 상기 Pb-Zn-B계 유리분말이 평균입경이 9~20㎛인 분말 : 30~50wt%와 평균입경이 3㎛ 이하인 분말 : 50~70wt%로 이루어진 것을 특징으로 하는 다층 세라믹 회로기판의 제조방법.
  3. 제1항에 있어서, 세라믹스 분말이 Al2O3분말인 것을 특징으로 하는 다층 세라믹 회로기판의 제조방법.
  4. 제1항서 제3항 중의 어느 한 항에 있어서, 유기바인더가 PVA, PVB 및 아크릴수지로 이루어진 그룹으로부터 선택된 1종인 것을 특징으로 하는 다층 세라믹 회로기판의 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950023552A 1995-07-31 1995-07-31 다층 세라믹 회로 기판의 제조방법 KR0173234B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019950023552A KR0173234B1 (ko) 1995-07-31 1995-07-31 다층 세라믹 회로 기판의 제조방법
US08/687,838 US5740603A (en) 1995-07-31 1996-07-26 Method for manufacturing low dielectric constant multiple layer ceramic circuit board
JP8201809A JP2787026B2 (ja) 1995-07-31 1996-07-31 低誘電率多層セラミック回路基盤の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950023552A KR0173234B1 (ko) 1995-07-31 1995-07-31 다층 세라믹 회로 기판의 제조방법

Publications (2)

Publication Number Publication Date
KR970009481A true KR970009481A (ko) 1997-02-24
KR0173234B1 KR0173234B1 (ko) 1999-05-01

Family

ID=19422484

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950023552A KR0173234B1 (ko) 1995-07-31 1995-07-31 다층 세라믹 회로 기판의 제조방법

Country Status (1)

Country Link
KR (1) KR0173234B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100478127B1 (ko) * 2002-09-03 2005-03-21 (주) 알엔투테크놀로지 유전체 세라믹 조성물
KR100574847B1 (ko) * 2001-06-13 2006-04-27 가부시키가이샤 덴소 인쇄회로기판 및 그의 제조방법
CN110557897A (zh) * 2019-10-09 2019-12-10 新野县立新电子有限公司 一种环保印刷线路板生产工艺

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101224687B1 (ko) * 2011-06-30 2013-01-21 삼성전기주식회사 다층 세라믹 기판 및 그 제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100574847B1 (ko) * 2001-06-13 2006-04-27 가부시키가이샤 덴소 인쇄회로기판 및 그의 제조방법
KR100478127B1 (ko) * 2002-09-03 2005-03-21 (주) 알엔투테크놀로지 유전체 세라믹 조성물
CN110557897A (zh) * 2019-10-09 2019-12-10 新野县立新电子有限公司 一种环保印刷线路板生产工艺

Also Published As

Publication number Publication date
KR0173234B1 (ko) 1999-05-01

Similar Documents

Publication Publication Date Title
US4812422A (en) Dielectric paste and method of manufacturing the paste
KR100462289B1 (ko) 도체 페이스트, 세라믹 다층기판, 및 세라믹 다층기판의제조방법
JPH0649594B2 (ja) 結晶化可能な低誘電率低誘電体損組成物
KR960001354B1 (ko) 다층 유리-세라믹 회로판의 제조방법
KR101086804B1 (ko) 저온 소성 세라믹 회로 기판
US3784887A (en) Process for making capacitors and capacitors made thereby
KR970009481A (ko) 다층 세라믹 회로 기판의 제조방법
US5740603A (en) Method for manufacturing low dielectric constant multiple layer ceramic circuit board
JP3678260B2 (ja) ガラスセラミックス組成物
KR940002032B1 (ko) 그린쉬트 준비방법
JPH088416B2 (ja) セラミック多層回路基板の製造方法
KR970009482A (ko) 저유전율 다층 세라믹 회로 기판의 제조방법
JP3087656B2 (ja) 低温焼結無機組成物
Park et al. Dielectric properties of Ni-coated BaTiO 3-PMMA composite
JP2003342064A (ja) ガラスセラミック焼結体および多層配線基板
JPS60113986A (ja) 銅導体セラミック回路基板の製造方法
JPS593909A (ja) セラミツクコンデンサ用電極ペ−スト
JP2002173362A (ja) 誘電体磁器組成物及びそれを用いた多層基板
JP2700920B2 (ja) コンデンサー内蔵複合回路基板
JPH041519B2 (ko)
JPH0350149A (ja) セラミックグリーンシートの製造方法
JP2009231542A (ja) ガラスセラミック多層配線基板およびその製造方法
JPS60171781A (ja) 低誘電率多層基板の製造方法
JP2004335364A (ja) 高誘電率粉末並びに高誘電率樹脂組成物、電子部品
JPH11116272A (ja) 高周波用ガラス粉末およびそれを用いた電気絶縁層

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101011

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee